SMP-MTs kelas08 bahasa dan sastra indonesia 2 maryati sutopo
PERANCANGAN REGULATOR TEGANGAN BERUBAH - …… · PPT file · Web view · 2013-09-19disusun oleh...
Transcript of PERANCANGAN REGULATOR TEGANGAN BERUBAH - …… · PPT file · Web view · 2013-09-19disusun oleh...
disusunoleh
Ir. Bambang Sutopo, M.PhilJurusan Teknik Elektro,
UGM
SKEMA
• Rancanglah sebuah regulator yang :
Tegangan keluaran : 5 s/d 15 Volt
Arus keluaran : 0 s/d 500 mA
• Vin bervariasi dari 27,9 Volt s/d 32,5 Volt
• Dioda zener merupakan penentu tegangan keluaran minimum sebuah regulator maka dipilih dioda zener yang Vz= 3,9 Volt dan arusnya 20 mA. Arus zener max = 80 mA.
• Penentuan Rs digunakan rumus :
1200
10209,38,273
min
Z
ZinS I
VVR
3571080
9,35,323
max
max
Z
ZinS I
VVR
Dipilih RS=1000Ω
• Tegangan maximum masukan : 32,5 volt• Nilai ini harus kurang dari spesifikasi catu daya
tegangan maksimum suatu op-amp.
• Op-amp 741 : 36 Volt
• Vmin=27,8>Vload+2 Volt
amp-op of ratingsupply VVpk
VoltVV load 2min
• VZ=3,9 volt dan VL max = 15 Volt
Rf=(3,85-1) x Ri
Dengan Ri=3,3 kΩ, maka Rf=9,4 kΩ
i
f
RR
19,3
15
• Keluaran op-amp 741 akan mengeluarkan arus paling tidak sebesar 10 mA, untuk mencapai arus kolektor maksimum adalah 500 mA.
• Jadi nilai penguatan arus transistor minimum adalah :
5010500min
• Kondisi terburuk untuk disipasi daya transistor terjadi saat tegangan output turun sampai batas minimum dan beban maksimum
• Pilih transistor yang memiliki = 50 atau lebih dan disipasi daya = 15 Watt atau lebih
WIVVP LOADLOADDCQ 6,125,09,35,29
• Rangkaian regulator ini mempunyai kelemahan yakni : bila terjadi hubung singkat pada output maka transistor akan selalu memberi arus yang dibutuhkan, sampai suatu saat tak tertahan lagi oleh transistor sehingga transistor akan terbakar.
• Kondisi arus besar seperti ini harus dibatasi.
SKEMA
Batas arus
V
I
• Penambahan transistor T2 dengan RSC, akan mampu mengatasi short circuit.
• Bila arus beban membesar maka tegangan VRsc juga membesar, demikian juga VBE.
• Bila tegangan VBE mencapai 0,5 Volt maka transistor T2 akan mulai menghantar.
• Bila arus bertambah besar maka transistor T2 akan jenuh, sehingga VCE = 0,3 Volt.
• Artinya tegangan Output akan 0,3 dan transistor T1 akan OFF.
• Kalau op-amp tidak terlindungi terhadap arus short circuit ke ground maka akan merusakkan op-amp.
• Cari op-amp yang mempunyai perlindungan terhadap short circuit.
SCSC
BEbatas RR
VI 5,0
• Saat terjadi hubung singkat, arus yang mengalir sangat besar, tegangan output nol, sehingga penurunan tegangan ditanggung oleh transistor.
• I=ISC dan Vout=0
• Transistor harus dilindungi terhadap arus sangat besar ini skema arus terlipat
• Dengan cara ini, saat arus membesar, tegangan output dipertahankan konstan sampai dengan tercapai besar arus tertentu (Iknee)
• Bila permintaan arus melbihi batas ini maka tegangan output dan arus output akan berkurang.
• R3 dan R4 merupakan pembagi tegangan VRSC
• Transistor T2 tetap OFF sampai arus cukup besar, membuat tegangan VBE >0,5 sehingga transistor T2 ON.
• Transistor T2 mulai menghantar, mengambil sebagian arus basis T1, sehingga membuat T1 mulai OFF.
• Penurunan arus akan mengurangi tegangan output dan tegangan beban.
• Kedua tegangan ini akan berkurang dengan laju penurunan yang sama. (biasanya RSC jauh lebih kecil dari hambatan beban).
• Tetapi tegangan basis T2 berkurang lebih lambat dibanding tegangan output karena adanya R3 dan R4.
• Tegangan basis dan emitor berkurang, tetapi tegangan basis turun dengan lambat.
• Akibatnya : perbedaan tegangan basis dan emitor T2 membesar, membuat T2 menghantar lebih. Kondisi ini mengambil lebih banyak arus basis T1, sehingga membuat T1 kurang menghantar.
• Proses ini berlangsung terus sampai V0=0 dan V1 cukup besar untuk mempertahankan tegangan 0,5 Volt pada R4 dan sambungan basis emitor T2.
• Arus hubung singkat Isc, dicapai oleh penurunan I dan V0
• Arus membalik mulai saat tegangan VBE (Q2)=0,5 volt diatas tegangan output.
• VR4 dihasilkan dari pembagi tegangan V1
• Hubungan V1 dan Vreg
• Substitusi menghasilkan VR4
V 5,04 regR VV
43
144 RR
VRVR
SCKreg RIVV 1
SCKregR RIVRR
RV
43
44
• Menghasilkan IK
• Eliminasi VR4
• Menghasilkan ISC
SC
reg
SC
RK R
VRRVRRI
4
443
SC
reg
SC
regK R
VRRVRR
I
4
43 5,0
4
43 5,0RRRRISC
SC
• Rencanakan rangkaian foldback dengan spesifikasi sbb :
– Ik = 100 mA
– Isc = 20 mA
– Vreg = 8 Volt
• Pilih R4=10kΩ
5,05,05,0
KregSC
regSC IVI
VR
44
3 5,0RRRIR SCSC
• Applications and Design with Analog Integrated Circuits
• oleh J. Michael Jacob
• Reston Publishing Company, Virginia• 1982
• Halaman : 68 s/d 136