on tap hdh

5/11/2018 on tap hdh - slidepdf.com

http://slidepdf.com/reader/full/on-tap-hdh-55a0c95340eb1 1/12

R4

Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều HànhThờ i gian làm bài: 90 phút.

Đề thi số 1 1. Lờ i gọi hệ thống là gì. Các phươ ng pháp truyền tham số giữa tiến trình và Hệ điều hành.2. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên k ết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơ

nào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.

3. Tại một thời điểm cho trạng thái hệ thống như sau:

Tiến trình Thờ i gian đến Thờ i gian sử dụng CPU

P1 0.0 0.5

P2 0.5 1.5

P3 1.0 2.0

P4 1.5 5.0

P5 2.0 10

Tính thờ i gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối: SJF (Shortest Job First) độc quyền

SJF (Shortest Job First) không độc quyền

4. Trong các sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích.

a) R2 P2

R1P1 R3

P3

P5 R5 .

P4 b) R6

R1 P2

P P3

R2

P4

5. Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1 Giả sử tại thờ i điểm ban đầu các trang 1, 2, 3, 4 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trườ ng hợ p hệ thống cframes, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật: LRU(Least Recently Used).

6. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:

Tiến trình P1 P2 P3

Công việc X2 = X1 + X2X1 = X1 * X

X1 = X1 / X2 X3 = X2 + X1X2 = X – X1

Mã Assembly LOAD Reg1, X1LOAD Reg2, X2

LOAD Reg1, X1LOAD Reg2, X2




ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, X

MUL Reg1, Reg

SAVE X1, Reg1

DIV Reg1, Reg2

SAVE X1, Reg1

ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, X

SUB Reg, Reg1

SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợ i ready

thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch FCFS(First Come

Server)





Đề thi số 1 1. Phân biệt chươ ng trình và tiến. Mô tả các bướ c chuyển trạng thái của tiến trình. Trong chế độ điều phối đơ n mức vớ

thống đơ n CPU, tại một thời điểm có bao nhiêu hang đợ i waiting, ready, running; mối quan hệ giữa tài nguyên và hàn

waiting .

2. Trong đoạn găng có thể có nhiều tiến trình không. Cho ví dụ.



P1 0.0 10

P2 0.5 6

P3 1.0 3

P4 1.5 7

P5 2.0 1

Tính thờ i gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:FCFS (First Come First Server)

SJF (Shortest Job First) độc quyền

SJF (Shortest Job First) không độc quyền

4. Cho sơ đồ phân phối tài nguyên sau:

R2

P2

R1P1 R3

P3

P5 R5

P4R4

R6 . Cho biết hệ thống có deadlock không. Giải thích.


1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1 Giả sử tại thờ i điểm ban đầu các trang 1, 2, 3, 4 đang có mặt trong bộ nhớ . Vẽ lượ c đồ phân phối frames và tính

lỗi trang(page fault) trong trườ ng hợ p hệ thống có 5 frames theo các giải thuật: FIFO, LRU.6. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:



X1 = X1 * X2 X3 = X2 + X1X2 = X – X1


ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, X

MUL Reg1, Reg

SAVE X1, Reg1


MUL Reg1, Reg2

SAVE X1, Reg1


ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, X

SUB Reg, Reg1

SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các ti ến trình đến hàng đợ i ready t

thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch RR(Robin Round) thờ i gian lượ ng tử bằng thờ i gian thực hiện 2 lệnh assembly.

7. Trong chế độ phân trang, tính số bit địa chỉ dùng cho bộ nhớ ảo 128 trang(page), kích thướ c mỗi trang 1024 bytes. Tínhbit địa chỉ dùng cho không gian nhớ thực kích thướ c 16 trang nhớ vật lý(frame).





Đề thi số 2 1. Phân biệt luồng mức nhân và luồng mức ngườ i dùng. Mô tả hiện tượ ng phân mành trong và phân mành ngoài. Có các h

tượ ng phân mành trong: cơ chế đa chươ ng trình vớ i phân vùng biến đổi. Giải thích.2. Khi một tiến trình ở trong đoạn găng, nó có thế ở trạng thái: running, ready không. Giải thích.


Tiến trình Thờ i gian đến Độ ư u tiên Thờ i gian sử dụng

CPU

P1 0.0 5 20

P2 2.0 1 5

P3 1.0 4 3

P4 3.0 2 7

P5 5.0 3 5

Tính thờ i gian hoàn thành trung bình và thờ i gian đợ i trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:a. FCFS (First Come First Server)

b. Điều phối theo độ ưu tiên(độ ưu tiên nhỏ hơ n đượ c chọn thực hiện trướ c)

4. Cho hệ thống có 4 tài nguyên cùng kiểu chia cho 3 tiến trình. Mỗi t iến trình yêu cầu tối đa 2 tài nguyên. Chứng minh

thống không có deadlock..


1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1 Giả sử tại thờ i điểm ban đầu các trang 1, 2, 3, 4, 5, 6 đang có mặt trong bộ nhớ . Vẽ lượ c đồ phân phối frames và tính sốtrang(page fault) trong trườ ng hợ p hệ thống có 7 frames theo các giải thuật: FIFO, LRU.

6. Cho các tiến trình P1, P2, P3 thực hiện các công việc trong bảng sau:



X1 = X1 * X2 X3 = X2 + X1X2 = X – X1


ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, X

MUL Reg1, Reg

SAVE X1, Reg1


MUL Reg1, Reg2

SAVE X1, Reg1


ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, X

SUB Reg, Reg1

SAVE X2, Reg

Giả sử: X1, X2, X3, X là các bi

ến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các ti ến trình đến hàng đợ i ready tthứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch RR(Robin Round)

thờ i gian lượ ng tử bằng thờ i gian thực hiện 3 lệnh assembly.

7. Trong chế độ phân trang 2 mức( địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để đvị một ô nhớ trong trang. Tính kích thướ c bộ nhớ vật lý và kích thướ c 1 trang nhớ vật lý.





Đề thi số 2 1>Phân biệt mô hình phân phối nhớ liên tục và phân phối nhớ gián đoạn. Chỉ ra sự phân mành trong và phân mành ngoài tr

mô hình phân phối MFT, MVT, phân đoạn, phân trang.2>Phân phối frames là gì. Phân biệt phân phối công bằng, phân phối theo kích thướ c, phân phối có ưu tiên. Cơ chế phân p

nào cho phép thay thế toàn cục, cơ chế nào cho phép thay thế cục bộ. Giải thích.

3>Tại một thờ i điểm cho trạng thái hệ thống như sau:

Tiến trình Thờ i gian đến Độ ư u tiên Thờ i gian sử dụng

CPU

P1 0.0 2 20

P2 5.0 1 5

P3 1.0 3 30

P4 4.0 4 5

P5 2.0 5 10

Tính thờ i gian hoàn thành trung bình và thờ i gian đợ i trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:

FCFS (First Come First Server)

Điều phối theo độ ưu tiên

4>Bài toán Cây cầu cũ: Để tránh sụp đổ, ngườ i ta chỉ có cho phép tối đa 3 xe lưu thông đồng thờ i qua một cây cầu rất cũ. Hãy xây dựng thủ tục

ArriveBridge(int direction) và ExitBridge() kiểm soát giao thông trên cầu sao cho: Tại mỗi thờ i điểm, chỉ cho phép tối3 xe lưu thông trên cầu.Mỗi chiếc xe k hi đến đầu cầu sẽ gọi ArriveBridge(direction) để kiểm tra điều kiện lên cầu, và khi đã qua cầu đượ c sẽ gọExitBridge() để báo hiệu k ết thúc.

Giả sử hoạt động của mỗi chiếc xe đượ c mô tả bằng một tiến trình Car() sau đây:

Car(int direction) /* direction xác định hướ ng di chuyển của mỗi chiếc xe.*/

{

RuntoBridge(); // Đi về phía cầu

ArriveBridge(direction);// Đến cầu

PassBridge(); // Đi trên cầu

Exit Bridge();//Rờ i cầu

RunfromBridge(); / / Đã qua cầu

}

Chỉ ra đoạn găng trong tiến trình trên. Giải thích.5>Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1

Giả sử tại thờ i điểm ban đầu các trang 1, 2 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trườ ng hợ p hệ thống có 3 frameslược đồ phân phối frames theo các giải thuật: FIFO(First In First Out), LRU(Least Recenly Used).

6>Cho các tiến trình P1, P2, P3 thực hiện các công việc trong bảng sau:



X1 = X1 / X2 X3 = X2 + X1X2 = X – X1


ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, X

MUL Reg1, Reg

SAVE X1, Reg1


MUL Reg1, Reg2

SAVE X1, Reg1


ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, X

SUB Reg, Reg1SAVE X2, Reg

Giả sử: X1, X2, X3, X là các bi

ến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các ti ến trình đến hàng đợ i ready t

thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành. Giả sử hệ thống sử dụng lập lịch:

a. FCFS

b. Theo độ Ư u tiên có độc quyền, trong đó: P1(độ ưu tiên = 3, thờ i điểm đến = 0, thờ i gian thực hiện = 10); P2(độtiên = 1, thờ i điểm đến = 9, thờ i gian thực hiện = 9); P3(độ ưu tiên = 2, thời điểm đến = 5, thờ i gian thực hiện =



Đề thi số 1

7. Trong giải thuật RR thờ i gian đợ i của một tiến trình phụ thuộc vào hai yếu tố cơ bản nào.

8. Một tiến trình ở trong đọan găng có thể ở những trạng thái nào. Giải thích.



P1 0 15

P2 2 10

P3 4 2

P4 5 5

P5 10 1Tính thờ i gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối SJF (Shortest Job First)quyền.

10. Trong giải thuật lập lịch Round-Robin vớ i thờ i gian lượ ng tử bằng 3, giả sử thờ i điểm hiện tại chỉ có một tiến trình t

hàng đợ i ready có thờ i gian sử dụng CPU là 10. Tính thờ i gian hoàn thành của tiến trình (bỏ qua thờ i gian chuyển trạng

tiến trình).

11. Trong sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích ngắn gọn.

R2 P2

R1P1 R3

P3

P5 R5

P4R4

R6 12. Trong cơ chế phân trang đơ n giản, kích thướ c bộ nhớ vật lý 32MB, kích thướ c 1 trang nhớ là 1MB và không gian địa

logic có 10 trang. Tính số bit địa chỉ vật lý và logic.

13. Thao tác nguyên tử là gì. Test&Set() trong giải pháp Peterson có phải là thao tác nguyên tử không.14. Cho một chươ ng trình gồm các môdun sau:

- Mô-dun chươ ng trình chính A(đòi hỏi bộ nhớ 10KB); mọi mô-dun ctr khác đều phụ thuộc vào nó. Mô-đun A

dụng 2 môdun độc lập B(30KB), C(20KB)

- B sử dụng 2 mô-dun độc lập D(20KB), E(10K)

- C sử dụng 2 mô-dun độc lập G(10KB), H(10KB)

- H sử dụng 2 mô-dun độc lập I(10KB), J(5KB)

Cây chươ ng trình như sau:

A 10KB

B 30KB C 20KB

D 20KB E 10K G 10K H 10KB

I 10KB J 5K

Tính tổng dung lượ ng bộ nhớ cần thiết để thực hiện chươ ng trình này khi áp dụng cơ chế Overlay






X1 = X1 * X2 X3 = X2 + X1X2 = X – X1


ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, XMUL Reg1, Reg

SAVE X1, Reg1


MUL Reg1, Reg2

SAVE X1, Reg1


ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, XSUB Reg, Reg1

SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 1 và các tiến trình đến hàng đợ i ready theo

tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin vớ i thờ ilượ ng tử bằng thờ i gian thực hiện 10 lệnh Assembly.


Nguyên Lý Hệ Điều Hành

Thờ i gian làm bài: 90 phút.

Đề thi số 1

16. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành trong hay không. Giải thích.17. “Một tiến trình ở trạng thái running thì chắc chắn ở trong đoạn găng”. Đúng hay sai? Giải thích ngắn gọn.



P1 0 15

P2 2 10

P3 4 2

P4 5 5

P5 10 1

Nếu hệ điều hành sử dụng lập lịch Round Robin vớ i thờ i gian lượ ng tử bằng 5 thì sau bao lâu P2 hoàn thành công việc.

19. Trong chế độ phân trang 2 mức( địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để đvị một ô nhớ trong trang. Tính kích thướ c bộ nhớ vật lý và kích thướ c 1 trang nhớ vật lý.

Cho chuỗi tham chiếu trang sau: 1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10

Giả sử tại thờ i điểm ban đầu các trang 1đang có mặt trong bộ nhớ . Tính số lỗi trang (page fault) trong trườ ng hợ p hệ thcó 1 frames theo các giải thuật: FIFO, LRU.

20. Trong cơ chế phân trang đơ n giản, kích thướ c bộ nhớ vật lý 64MB, kích thướ c 1 trang nhớ là 1MB và không gian địa

logic có 15 trang. Tính số bit địa chỉ vật lý và logic.

21. Giả sử có 5 tiến trình P1 → P5 đều muốn vào đoạn găng và ban đầu lock=false , P1 thực hiện đầu tiên, kiểm tra Test

rồi vào đoạn găng. Giả sử khi P1 trong đoạn găng, tất cả tiến trình còn lại đều đã kiểm tra test và set. Sau khi P1 thực

xong đoạn găng thì look đượ c cập nhật bao nhiêu lần và có giá trị bằng bao nhiêu.



22. Cho một chươ ng trình gồm các môdun sau:

- Mô-dun chươ ng trình chính A(đòi hỏi bộ nhớ 10KB); mọi mô-dun ctr khác đều phụ thuộc vào nó. Mô-đun A

dụng 2 môdun độc lập B(30KB), C(35KB)

- B sử dụng 2 mô-dun độc lập D(20KB), E(10K)

- C sử dụng 2 mô-dun độc lập G(10KB), H(10KB)

- H sử dụng 2 mô-dun độc lập I(15KB), J(5KB)

Cây chươ ng trình như sau:

A 10KB

B 30KB C 35KB

D 20KB E 10K G 10K H 10KB

I 15KB J 5K

Tính tổng dung lượ ng bộ nhớ cần thiết để thực hiện chươ ng trình này khi áp dụng cơ chế Overlay


Segment Base Length

0 219 600

1 2300 14

2 90 100

3 1327 580

4 1952 96

Tính địa chỉ vật lý tươ ng ứng vớ i các địa chỉ logic sau:

A. 0,430

B. 3,10C. 2,500






Đề thi số 1

1. Trong một đoạn găng có thể có nhiều tiến trình ở trạng thái running hay không, giải thích.

2. Vớ i giải pháp Test&Set của Peterson, khi một tiến trình trong đoạn găng thì các tiến trình khác có thiết lập lại giá trịclock không. Giải thích ngắn gọn.



P1 0 10

P2 2 10

P3 4 2

P4 6 5

P5 10 1

Tính thờ i gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối RR vớ i thờ i gian lượ ng tử b

2.

4. Trong giải thuật lập lịch Round-Robin vớ i thờ i gian lượ ng tử bằng 3, giả sử thờ i điểm hiện tại có hai tiến trình P1 cógian sử dụng CPU bằng 10, P2 có thờ i gian sử dụng CPU bằng 15 trong hàng đợ i sẵn sàng (P1 đến trướ c P2, không có

trình nào đang sử dụng CPU). Tính thờ i gian hoàn thành của tiến trình (bỏ qua thờ i gian chuyển trạng thái tiến trình).

5. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên k ết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơnào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.


1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5. Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trườ ng hợ p hệ thống5 frames, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật LRU(Least Recently Used).

7. Trong cơ chế phân trang đơ n giản, giả sử số bits để đánh số trang là 8, số bits để đánh địa chỉ ô nhớ trong trang là 10, kh

gian nhớ vật lý gồm 1024 trang nhớ vật lý (frame). Tính dung lượ ng bộ nhớ vật lý. Địa chỉ (100, 200) có phải là địa ch

lệ không. Địa chỉ (512, 100) có hợ p lệ không. Địa chỉ (100, 2024) có hợ p lệ không.




X1 = X1 * X2 X3 = X2 + X1X2 = X – X1

Mã Assembly LOAD Reg1, X1

LOAD Reg2, X2

ADD Reg2, Reg1

SAVE X2, Reg2LOAD Reg, X

MUL Reg1, Reg

SAVE X1, Reg1

LOAD Reg1, X1

LOAD Reg2, X2

MUL Reg1, Reg2

SAVE X1, Reg1

LOAD Reg1, X1

LOAD Reg2, X2

ADD Reg2, Reg1

SAVE X3, Reg2LOAD Reg, X

SUB Reg, Reg1

SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 1 và các tiến trình đến hàng đợ i ready theo

tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin vớ i thờ ilượ ng tử bằng thờ i gian thực hiện 7 lệnh Assembly.





Đề thi số 2

1. Tại sao các frame vật lý có kích thướ c lại là lũy thừa của 2. Trong chế độ phân trang bộ nhớ , cho kích thướ c 1 frame1MB, tính số bits dùng để đánh địa chỉ offset (d) trong dịa chỉ lôgic (p, d).

2. Giải thích tại sao khi phân phối tài nguyên theo chuỗi an toàn thì không xảy ra deallock?.


Tiến trình Thờ i gian đến Thờ i gian sử dụng CPU P1 0 15

P2 2 10

P3 4 2

P4 5 5

P5 10 1

Tính thờ i gian hoàn thành trung bình của các tiến trình nếu hệ điều hành sử dụng lập lịch SJF (Short Job First) khôngquyền.

4. Trong chế độ phân đoạn (địa chỉ lôgic dạng <segment, offset>), hệ thống sử dụng 10bits đánh địa chỉ đoạn, 10bits đán

chỉ offset. Tính kích thướ c bộ nhớ vật lý. Địa chỉ (100, 2024) có phải là địa chỉ hợ p lệ không. Địa chỉ (2024, 100

phải là địa chỉ hợ p lệ không.

Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10

Giả sử tại thờ i điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ . Tính số lỗi trang (page fault) trong trườ ng hhệ thống có 10 frames theo các giải thuật: FIFO, LRU.

5. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành ngoài hay không. Giải thích ngắn gọn.

6. Giả sử có 10 tiến trình P1 → P10 đều muốn vào đoạn găng và ban đầu l oc k =t rue. Hỏi có tiến trình nào (từ P1 đến

vào được đoạn găng không. Sau khi P10 gọi Te st &Se t () thì lock đượ c cập nhật mấy lần. Cho biết giá trị l oc k .


R2

R1P

P

R6 8. Cho bảng phân đoạn:

P

R3

P

R5

PR4

Segment Base Length

0 219 600

1 2300 14

2 90 100

3 1327 580

4 1952 96

Tính địa chỉ vật lý tươ ng ứng vớ i các địa chỉ logic sau:A. 0,430

B. 3,10

C. 2,500

D. 4, 100

E. 6, 10

F. 1, 10






Đề thi số 1

1. Trong một đoạn găng có thể có nhiều tiến trình ở trạng thái running hay không, giải thích.

2. Vớ i giải pháp Test&Set của Peterson, khi một tiến trình trong đoạn găng thì các tiến trình khác có thiết lập lại giá trịclock không. Giải thích ngắn gọn.



P1 0 10

P2 2 10

P3 4 2

P4 6 5

P5 10 1

Tính thờ i gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối RR vớ i thờ i gian lượ ng tử b2.

4. Trong giải thuật lập lịch Round-Robin vớ i thờ i gian lượ ng tử bằng 3, giả sử thờ i điểm hiện tại, trong hàng đợ i sẵn sàn

hai tiến trình P1 có thờ i gian sử dụng CPU bằng 10, P2 có thờ i gian sử dụng CPU bằng 15 (P1 đến trướ c P2, không có

trình nào đang sử dụng CPU). Tính thờ i gian hoàn thành và thờ i gian đợ i của tiến trình P1.

5. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên k ết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơnào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.


1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5.

Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trườ ng hợ p hệ thống5 frames, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật LRU(Least Recently Used).

7. Trong chế độ phân trang 2 mức (địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để đvị một ô nhớ trong trang. Địa chỉ (10, 200, 300) có hợ p lệ không. Địa chỉ (2023, 10, 100) có hợ p lệ không.

8. Trong cơ chế phân trang đơ n giản, giả sử số bits để đánh số trang là 8, số bits để đánh địa chỉ ô nhớ trong trang là 10, khgian nhớ vật lý gồm 1024 trang nhớ vật lý (frame). Tính dung lượ ng bộ nhớ vật lý. Địa chỉ (100, 200) có phải là địa ch

lệ không. Địa chỉ (512, 100) có hợ p lệ không. Địa chỉ (100, 2024) có hợ p lệ không.




X1 = X1 * X2 X3 = X2 + X1X2 = X – X1


ADD Reg2, Reg1

SAVE X2, Reg2

LOAD Reg, X

MUL Reg1, RegSAVE X1, Reg1


MUL Reg1, Reg2

SAVE X1, Reg1


ADD Reg2, Reg1

SAVE X3, Reg2

LOAD Reg, X

SUB Reg, Reg1SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợ i ready thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin vớ igian lượ ng tử bằng thờ i gian thực hiện 7 lệnh Assembly.






Đề thi số 2 1. Tại sao các frame vật lý có kích thướ c lại là lũy thừa của 2. Trong chế độ phân trang bộ nhớ , cho kích thướ c 1 fram

1MB, tính số bits dùng để đánh địa chỉ offset (d) trong dịa chỉ lôgic (p, d).

2. Giải thích tại sao khi phân phối tài nguyên theo chuỗi an toàn thì không xảy ra deallock?.



P1 0 15

P2 2 10

P3 4 2

P4 5 5

P5 10 1

Tính thờ i gian hoàn thành trung bình của các tiến trình nếu hệ điều hành sử dụng lập lịch SJF (Short Job First) khôngquyền.

4. Trong chế độ phân đoạn (địa chỉ lôgic dạng <segment, offset>), hệ thống sử dụng 10bits đánh địa chỉ đoạn, 10bits đán

chỉ offset. Tính kích thướ c bộ nhớ vật lý. Địa chỉ (100, 2024) có phải là địa chỉ hợ p lệ không. Địa chỉ (2024, 100

phải là địa chỉ hợ p lệ không.

Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10 Giả sử tại thờ i điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ . Tính số lỗi trang (page fault) trong trườ ng hhệ thống có 10 frames theo các giải thuật: FIFO, LRU.

5. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành ngoài hay không. Giải thích ngắn gọn.

6. Giả sử có 10 tiến trình P1 → P10 đều muốn vào đoạn găng và ban đầu l oc k =t rue. Hỏi có tiến trình nào (từ P1 đến

vào được đoạn găng không. Sau khi P10 gọi Te st &Se t () thì lock đượ c cập nhật mấy lần. Cho biết giá trị l oc k .


R2 P2

R1P1 R3

P3

P5 R5

P4R4

R6 8. Cho bảng phân đoạn:

Segment Base Length

0 219 600

1 2300 14

2 90 100

3 1327 580

4 1952 96

Tính địa chỉ vật lý tươ ng ứng vớ i các địa chỉ logic sau:A. 0,430

B. 3,10

C. 2,500

D. 4, 100

E. 6, 10

F. 1, 10

on tap hdh

Documents

Transcript of on tap hdh