お客様各位

資料中の「ラピスセミコンダクタ」等名称の

ラピステクノロジー株式会社への変更

2020 年 10 月 1 日をもって、ラピスセミコンダクタ株式会社の LSI 事業部門は、

ラピステクノロジー株式会社に分割承継されました。従いまして、本資料中にあります

｢ラピスセミコンダクタ株式会社｣、｢ラピスセミ｣、「ラピス」といった表記に関しましては、

全て「ラピステクノロジー株式会社」に読み替えて適用するものとさせていただきます。

なお、会社名、会社商標、ロゴ等以外の製品に関する内容については、変更はありま

せん。以上、ご理解の程よろしくお願いいたします。

２０２０年１０月１日

ラピステクノロジー株式会社

Dear customer LAPIS Semiconductor Co., Ltd. ("LAPIS Semiconductor"), on the 1st day of October, 2020, implemented the incorporation-type company split (shinsetsu-bunkatsu) in which LAPIS established a new company, LAPIS Technology Co., Ltd. (“LAPIS Technology”) and LAPIS Technology succeeded LAPIS Semiconductor’s LSI business. Therefore, all references to "LAPIS Semiconductor Co., Ltd.", "LAPIS Semiconductor" and/or "LAPIS" in this document shall be replaced with "LAPIS Technology Co., Ltd." Furthermore, there are no changes to the documents relating to our products other than the company name, the company trademark, logo, etc. Thank you for your understanding.

LAPIS Technology Co., Ltd. October 1, 2020

FJDL7066-02発行日： 2009 年 3 月 26 日

ML7066 特定小電力無線通信用 IC

本書に記載された名称については、一般に各開発メーカの商標又は登録商標です。 本内容は製品の改良などのために予告なしに変更される場合があります。

1/50

■概要

ML7066 は、ARIB STD-T67(特定小電力無線局)及び RCR STD-30(小電力セキュリティ無線局)に準拠し、RF 部・IF 部・

MODEM 部・HOST インターフェース部を 1 チップに集積した、特定小電力無線通信に使用可能な IC です。 ■特長

• ARIB STD-T67(特定小電力無線局)及び RCR STD-30(小電力セキュリティ無線局)に準拠 • 無線周波数範囲 426.0250MHz ～ 426.8375MHz 429.1750MHz ～ 429.9250MHz ※規格により使用が禁止されている周波数があります。 • データ転送スピード 1200/2400/4800bps マンチェスター符号化モードを使用した場合ホストインタフェースは 600/1200/2400bps となります。 • 2 値 FSK 変復調機能 • シンクロナスコミュニケーションインターフェース(SCI)搭載 • レギュレータ搭載

• 電源電圧 2.1V ～ 3.6V • 動作温度 -25℃ ～ 65℃ • 低消費電流 全停止時 0.7μA (Typ.) スリープモード時 4μA (Typ.) アイドルモード時 2mA (Typ.) 送信時 29.5mA (Typ.) 受信時 15.5mA (Typ.)

• パッケージ

48 ピン VQFN P-VQFN48-0707-0.50-T6 商品名：ML7066GD

FJDL7066-01

ML7066

2/50

■ブロック図

RESETN SRESETN EXTCLK POWOFF MODE1 MODE2

SDIN SDO SCLK SINT SCEN DIO DCLK

RF_IN_N

IF1_OUT IF1_IN

RF_IN_P

RF_OUT

PLL_LP PLL_BG VREG_OUT VREG_IN

LC フィルタ

GN

429MHz

455kHz

21.4MHz

シンセサイザ Fractional-N PLL

フィルタ

1st. ミキサ

フィルタ

LNA

PA

SAW フィルタ

429MHz

Limiter

変調器

S C

I &

D

ata

I/F

変複

調コ

ント

ロー

ル

復調器

コントロール

レギュレータ

19.2MHz

TANK1 TANK2

SW_CTRL

VREG_CORE （モニタ専用）

ADC

IF2_OUT IF2_IN

19.2MHz

VBG

周波数変換

FJDL7066-01

ML7066

3/50

■端子接続

48 ピン V-QFN

VBG

VR

EG_C

OR

E VR

EG_I

N

VREG

_OU

T VD

D_P

LL

VDD

_CP

PLL_

LP

PLL_

BG

G

ND

_RF_

IF

TAN

K2

TAN

K1

VDD

_VC

O

36 35 34 33 32 31 30 29 28 27 26 25 REGPDIN 37 24 N.C.

MODE1 38 23 IF2_IN

MODE2 39 22 N.C.

VDDIO 40 21 IF2_OUT

SDIN 41 20 GND_RF_IF

GND 42 19 IF1_IN

SDO 43 18 VDD_IF

SCLK 44 17 IF1_OUT

SCEN 45 16 VDD_MIX

SINT 46 15 RF_IN_P

POWOFF 47 14 GND_RF_IF

EXTCLK 48 13 RF_IN_N

1 2 3 4 5 6 7 8 9 10 11 12

XO

XI

G

ND

D

IO

VDD

IO

DC

LK

SRES

ETN

R

ESET

N

SW_C

TRL

VDD

_RF

GN

D_R

F_IF

R

F_O

UT

TOP VIEW

ご注意：チップ中央の GND は裏面です。

FJDL7066-01

ML7066

4/50

■端子説明

I/O 定義 IRF ： RF 入力端子です。 IA ： アナログ入力端子です。 I ： 通常の入力端子です。 IS ： シュミットトリガ入力端子です。 IU ： プルアップ付き入力端子です。 ID ： プルダウン付き入力端子です。 ORF ： RF 制御出力端子です。 OA ： アナログ出力端子です。 O ： 通常の出力端子です。 OD ： OpenDrain 端子です。

●RF関連・アナログ端子

端子

番号 端子名称 リセット時

属性/値 I/O ActiveLevel 端子機能

12 RF_OUT O ORF － RF アンテナ出力端子 13 RF_IN_N I IRF － RF アンテナ入力端子

15 RF_IN_P I IRF － RF アンテナ入力端子 17 IF1_OUT O OA － 外付フィルタ接続端子

19 IF1_IN I IA － 外付フィルタ接続端子 21 IF2_OUT O OA － 外付フィルタ接続端子

23 IF2_IN I IA － 外付フィルタ接続端子

29 PLL_BG O OA － PLL バイアス端子 30 PLL_LP O OA － 外付 Loop フィルタ接続端子(VCO 側)

26 TANK1 I IA － VCO タンク接続端子 1 27 TANK2 I IA － VCO タンク接続端子 2

9 SW_CTRL O OD － アンテナスイッチ制御信号 ０：送信，HiZ：受信

33 VREG_OUT L OA － レギュレータ出力端子(Typ. 2.2V) 各 RF 用電源端子に接続 それ以外への接続は禁止

35 VREG_CORE L OA － 内部回路用レギュレータ電位出力端子(Typ. 2.2V) モニタ用

36 VBG L OA － レギュレータバックバイアス端子 パスコンを経由して GND へ接続してください。

34 VREG_IN － － － レギュレータ入力端子(Typ. 3.0V)

37 REGPDIN L ID － レギュレータ制御端子（Low 固定としてください） (注意) 外部接続は応用回路参照

FJDL7066-01

ML7066

5/50

●シンクロナスコミュニケーションインターフェース(SCI)関連端子

端子

番号 端子名称 リセット時

属性/値 I/O ActiveLevel 端子機能

41 SDIN I I － シンクロナスコミュニケーションインターフェース データ入力端子

43 SDO L O － シンクロナスコミュニケーションインターフェース データ出力端子

44 SCLK I I P or N シンクロナスコミュニケーションインターフェース クロック入力端子

46 SINT H O L シンクロナスコミュニケーションインターフェース 割り込み出力端子

45 SCEN I IU － シンクロナスコミュニケーションインターフェース チップイネーブル端子

●送受信データ端子

端子

番号 端子名称 リセット時

属性/値 I/O ActiveLevel 端子機能

4 DIO I IO － 送受信データ端子（入力→出力切り替え時の初期値は L）

6 DCLK L O P 送受信クロック出力端子 ●電源端子

端子

番号 端子名称 リセット時

属性/値 I/O ActiveLevel 端子機能

10 VDD_RF － － － PA、LNA 用電源端子

25 VDD_VCO － － － VCO 用電源端子

16 VDD_MIX － － － Mixer1 用電源端子 31 VDD_CP － － － Charge Pump 用電源端子

32 VDD_PLL － － － 分周器、PFD 用電源端子 18 VDD_IF － － － Mixer2、Mixer3、Limiter、RSSI、ADC 用

5 － － －

40 VDDIO

－ － － 電源端子 デジタル IO 部用電源端子

11 － － －

14 － － － 20 － － －

28 －

GND_RF_IF

－ － －

RF 部、IF 部グラウンド端子

3 － － －

42 GND

－ － － デジタルグラウンド端子 IO 部と CORE 部共通グラウンド

FJDL7066-01

ML7066

6/50

●その他の端子

端子

番号 端子名称 リセット時

属性/値 I/O ActiveLevel 端子機能

8 RESETN I IS L ハードウェアリセット端子

7 SRESETN I IU L

スリープ時以外 ソフトウェアリセット MCU からのリセット端子 スリープ時 スリープ解除端子 本端子は RESETN=1 の時のみ有効

2 XI I I P TCXO 接続時：19.2MHz クロック入力 水晶振動子接続時：19．2MHz クロック入力

1 XO O O P TCXO 接続時：開放 水晶振動子接続時：19．2MHz クロック出力

47 POWOFF L O H 外部部品パワーオフ制御端子 レジスタにて極性変更可

48 EXTCLK I I P 外部サブクロック 32.768kHz 入力端子 38 MODE1 I IO － モード設定端子 1

39 MODE2 I I － モード設定端子 2 ●未使用端子の処理

端子未使用時の処理方法を示します。ML7066 の基本動作を損なう端子処理は含まれません。

未使用端子の処理 端子名称 推奨端子処理

MODE1 GND MODE2 GND

SRESETN VDD POWOFF オープン

＜注意＞

ハイインピーダンス入力設定で、端子をオープン状態のままにしておくと消費電流が過大になる恐れがありますので、

未使用の入力ポート及び入出力ポートはプルアップ抵抗付き入力／プルダウン抵抗付き入力に設定することを推奨しま

す。

FJDL7066-01

ML7066

7/50

■リセット機能

ML7066 は、3 つのリセット機能を有します。 (1) RESETN 端子からのリセット

電源立ち上げ時、RESETN 端子をアサートすることにより、レギュレータ回路がパワーダウンされます。それにより、

内部回路及び VREG_OUT に接続される RF 回路のリセットをかけることが出来ます。RESETN 端子の外付け回路

については、応用回路を参照下さい。また、電源立ち上げ時以外でも、RESETN 端子にリセット信号を入力すること

により、内部回路のリセットをかけることが出来ます。リセット後は、クロック安定化回路により、外部 TCXO が安定し

た後に、通常状態に入ります。 (2) SRESETN 端子からのリセット

ホストの GPIO 端子に SRESETN 端子を接続し、ホストからソフトリセットをかけることができます。RESETN 端子が

デアサートの場合のみ有効です。また、スリープ時はスリープ解除端子となります。SRESETN 端子をアサートするこ

とにより、内部回路のリセットをかけることが出来ます。リセット後は、クロック安定化回路により、外部 TCXO が安定し

た後に、通常状態に入ります。 (3) レジスタアクセスによるソフトリセット

SET_RESET.request コマンドにより、レジスタをセットさせて、内部回路のリセットをかけることが出来ます。これは、

スリープ時以外有効です。リセット後は、クロック安定化回路により、外部 TCXO が安定した後に、通常状態に入りま

す。

FJDL7066-01

ML7066

8/50

■パワーマネージメント機能

ML7066 は、通常通信状態(受信状態、送信状態)以外に、3 つの状態の機能を有します。 (1) 全停止状態

リセット状態です。レギュレータがリセット状態となり、RF 回路及び内部回路への電源供給が停止します。リセット

解除後、内部回路は初期化された状態になります。 (2) スリープ状態

EXTCLK 端子からのサブクロックによるタイマー回路が動作している以外は、全ての回路が停止している状態で

す。但し、内部レジスタデータはスリープ状態に入る前の値が、保持されます。スリープ状態の時のみ、SRESETN端子からアサートすることにより、リセットされることなく、通常状態に復帰します。

スリープ状態からの復帰は SCEN 端子をアサートすることでも可能です。ML7066 は内部クロックが安定動作する

までハンドシェークを受け付けないのでご注意ください。SCEN アサート後ハンドシェークが成立しなかった場合、一

旦 SCEN をデアサート後再度 SCEN をアサートしてハンドシェークを行ってください。（内部クロックが安定するまで

約 6ms 必要です） (3) アイドル状態

RF 回路のみ停止している状態です。SCI から通常状態に復帰することが出来ます。

FJDL7066-01

ML7066

9/50

パワーマネージメントフロー

Start

約 6mSWait 水晶発振回路／TCXO 発振安定待ち

vcocal Wait0

T=約 6mS

vcocal_s_o=0

RF 内 VCO 校正完了待ち

電源／リセット投入

Idle

Sleep

sleep=1

TCXO OFF タイマ動作

sleep=1

約 6mSWait

T=約 6mS

PLL 発振安定待ち

INT タイマ割込み ※1

TX_ON or

RX_ON

送受信

動作

送受信動

作完了

SCI アクセス不許可 ※ハンドシェークに

てアクセスイネーブ

ルビットが立ちませ

ん。

sleep=0

IT タイマ、UT タイマ、TX_ON タ

イマもしくは RX_ON タイマを設

定している場合、タイマ満了にて

WakeUp 動作を開始します。

注：Sleep=1 , Sleep=0 は SCI からの Sleep ビットへの書き込み Timer や動作フローによる自動 Sleep、復帰 の状態を示しています。

sleep=1

INT タイマ割込み ※2

TX_OFF タイマ,RX_OFF タイマ

もしくはTRX_OFFタイマを設定

している場合、タイマ満了にて

Sleep モードへ移行致します。

タイマ割込み ※1 タイマ割込み ※2

レギュレータ立ち上げ安定待ちMax 2mS

Wait T≦2mS

Max 2mS Wait

レギュレータ 立ち上げ安定待ち

T≦2mS

SCI アクセ

ス不許可

FJDL7066-01

ML7066

10/50

■モード設定

ML7066 は、下記の通常動作モードとテストモードがあります。 通常動作モード モード 端子設定 機能説明 No. MODE1 MODE2

1 L L SCI： LSB データ入出力

2 H L SCI： MSB データ入出力

(注意) MODE2 により、通常データ通信とテストモードを切り替えます。

FJDL7066-01

ML7066

11/50

■送受信データインターフェース機能

ML7066 は、無線通信を行うために、シリアルインターフェースとして、送信及び受信用データインターフェースを搭載し

ております。 (1) 送受信データ端子 DIO は双方向端子であり、データの流れは送信モード時には HOST→ML7066、受信モード時

には ML7066→HOST となります。なお、DIO の入出力データは常に NRZ となります。 (2) 送受信クロック端子 DCLK は ML7066→HOST にビットクロック(1200/2400/4800kHz)を出力します。送信時 DCLK

の立上がりエッジで HOST からのデータを取り込み、受信時立下がりエッジで HOST へのでデータを更新いたしま

す。 (3) 送信モード時、マンチェスター符号化モードを選択した場合には、HOST から入力された送信データに対して

ML7066 内部でマンチェスタ符号化を行います。これによりマンチェスタ符号化モード時における無線回線上の伝送

速度は HOST から ML7066 に対して入力された送信データレートの２倍の速度となります。従いまして、マンチェスタ

符号化モード時の HOST から ML7066 に対して入力可能な送信データレートは 600/1200/2400bps となります。NRZモードを選択した場合には HOST から入力された送信データをそのまま用いて変調を行なうため、無線回線上の伝

送速度と ML7066 に対して入力された送信データレートは等しくなります。 (4) 受信モード時、マンチェスタ符号化モードを選択した場合には、ML7066 内部でマンチェスタ符号の復号を行ないま

す。これによりマンチェスタ符号化モード時における ML7066→HOST の受信データレートは無線回線上の伝送速

度の 1/2 となります。従いまして、マンチェスタ符号化モード時の ML7066→HOST の受信データレートは

600/1200/2400bps となります。NRZ モードを選択した場合には FSK 復調データをそのまま HOST へ出力するため、

無線回線上の伝送速度と ML7066→HOST の受信データレートは等しくなります。

(5) SET_CMP_DATA.request / confirm コマンドで比較受信データを設定した場合、受信モード時 DIO および DCLKに出力される受信データは設定内容によって異なります。詳細は SET_CMP_DATAコマンドの項目を参照願います。

また、信号を受信しても復調データが設定した比較データと一致しない場合には受信データおよびクロックは出力さ

れません。なお SET_CMP_DATA.request / confirm コマンドで比較受信データを設定していない場合には、復調デ

ータおよび再生ビットクロックをそのまま出力します。このとき、受信開始時にクロック DCLK が完全に再生されるまで

の数バイトの区間では周波数およびデューティー比が正常出力されません。マンチェスタ符号化モード選択時は

SET_CMP_DATA.request によりプリアンブルデータの設定を必ず行ってください。 (6) SET_CMP_DATA.request / confirm コマンドでマンチェスター符号化モードを選択し、受信データで連続して同値を

検出した場合、0 の連続データは 0 を１の連続データは１を上位へ送出します。

マンチェスタ符号化 マンチェスタ符号化モード時、ML7066 へ入力される送信データ(DIO)と無線回線上 伝送されるマンチェスタ符号化されたデータの対応は以下のとおり。

NRZ

ML7066 内部でマンチェ スタ符号化されたデータ

1 0

1 0 1 0 0 1 1 0 1 1 0 1 0 0 1

DCLK

DIO (NRZ)

ML7066 内部でマンチェ スタ符号化されたデータ

（例）

FJDL7066-01

ML7066

12/50

■シンクロナスコミュニケーションインターフェース(SCI)機能

ML7066 は、ホストインターフェースとして、シンクロナスコニュニケーションインターフェース（SCI）を搭載しております。

SCI はスレーブモード専用です。ML7066 からホストへのデータ読み出しは、割り込み端子 SINT によって行われます。 波形定義： ML7066 に搭載される SCI はスレーブ専用でホストからの入力クロックは立ち上がりエッジにのみ適用されます。 送受信データは MSB ファーストと LSB ファーストの 2 種類選択可能です。MODE 端子にてモード設定を行います。SCI特性を参照下さい。

D7 D6 ‥‥ D1 D0

‥‥

‥‥

D7 D6 ‥‥ D1 D0

D0 D1 ‥‥ D6 D7

D0 D1 ‥‥ D6 D7

SCEN

SCLK （ポジティブクロックの場合）

SCLK (ネガティブクロックの場合)

SDI (MSB ファーストの場合) SDO (MSB ファーストの場合)

SDI (LSB ファーストの場合) SDO (LSB ファーストの場合)

図 SCI クロック，データ送受信波形

FJDL7066-01

ML7066

13/50

トランザクション： 転送 1 バイト目でホストと ML7066 間でリクエスト，ステータスの交換を行い、ホスト→ML7066，ML7066→ホストもしくはそ

の両方が可能である場合は 2 バイト目以降のデータ転送を行います。 転送 1 バイト目 ホストは ML7066 へリクエストを送出し同時に ML7066 はホストへステータスを送出します。リクエストおよびステータスは

以下の通りビット 3-2 を使用し、その他は Don’tCare となります。 ホスト，ML7066 双方から送出される同ビットに”1”が立っている場合ホストと ML7066 とのハンドシェークが成功し 2 バイト

目以降のデータ送受信を開始いたします。

ビット リクエスト（ホスト→ML7066） ステータス（ML7066→ホスト）

3 設定データ書き込み要求 設定データ書き込みイネーブル 2 設定データ読み出しイネーブル 設定データ読み出し要求

転送 2 バイト目 コマンド及びデータを含む転送データ長（Length）(1-255 で可変)を示します。 転送 3 バイト目 コマンドを示します。（コマンドの詳細は後述しています。） 転送 4 バイト目 コマンドに付随するデータを示します。（Length-1） 注意： 転送はバイト単位で行い、リトルエンディアンでの出力となります。 ML7066 がデータを読み出してもらいたい場合、割込み（SINT）をアサート致します。 この信号がアサートされると Host は SCEN をアサートして上記トランザクションを実行してください。

FJDL7066-01

ML7066

14/50

転送データフォーマットおよびタイムチャートは以下の通りです。

図．ML7066→ホストデータ読み出し（設定データ転送） （LSB ファースト，2 バイト転送，コマンド 0x0a，データ 0x07）

図．ホスト→ML7066 データ書き込み（設定データ転送） （LSB ファースト，2 バイト転送，コマンド 0x0a，データ 0x07）

※ 転送中は scen は解除”1”しないで下さい。 ※ 割り込み(sintn)は scen が“1”の時のみ変化致します。 ※ 割込み発生後、書き込みのみ行われた場合は一旦割り込みをデアサート後、再度割り込みをアサートする処理を行います。

sintn

scen

sclk

sdi

sdo

sintn

scen

sclk

sdi

sdo

FJDL7066-01

ML7066

15/50

■コマンド一覧

通常のデータ送受信に必要な SCI インターフェースから入力可能なコマンドは下記の通りです。

コマ ンド

名称 機能 方向 ページ

0x00 - - - - 0x01 - - - - 0x02 SET_TRX_STATE.request 送受信切り替え要求 Host→ML7066 17 0x03 SET_TRX_STATE.confirm 送受信切り替え状況通知 Host←ML7066 17 0x04 SET_CHANNEL.request 送受信チャネル設定 Host→ML7066 18 0x05 SET_CHANNEL.confirm 送受信チャネル設定状況通知 Host←ML7066 19 0x06 SET_CMP_DATA.request 受信比較データ設定 Host→ML7066 21 0x07 SET_CMP_DATA.confirm 受信比較データ設定状況通知 Host←ML7066 25 0x08 SET_RSSI_SETTING.request RSSI 設定 Host→ML7066 26 0x09 SET_RSSI_SETTING.confirm RSSI 設定状況通知 Host←ML7066 28 0x0a SET_TX_POW.request 送信パワー設定 Host→ML7066 29 0x0b SET_TX_POW.confirm 送信パワー設定状況通知 Host←ML7066 29 0x0c SET_TIMER.request タイマ設定 Host→ML7066 30 0x0d SET_TIMER.confirm タイマ設定状況通知 Host←ML7066 34 0x0e SET_PLL_FIT.request PLL 周波数微調設定 Host→ML7066 35 0x0f SET_PLL_FIT.confirm PLL 周波数微調設定完了通知 Host←ML7066 36 0x10 SET_TEST.request テスト設定 Host→ML7066 37 0x11 SET_TEST.confirm テスト設定状況通知 Host←ML7066 38 0x12 SET_CLK.request クロック設定 Host→ML7066 39 0x13 SET_CLK.confirm クロック設定状況通知 Host←ML7066 39 0x14 SET_RESET.request リセット設定 Host→ML7066 40 0x15 SET_RESET.confirm リセット設定状況通知 Host←ML7066 40 0x16 SET_CONFIRM.request コンファームイネーブル設定 Host→ML7066 41 0x17 SET_CONFIRM.confirm コンファームイネーブル設定状況通知 Host←ML7066 42 0x18 SET_INT.request 割り込み設定 Host→ML7066 43 0x19 SET_INT.confirm 割り込み設定状況通知 Host←ML7066 44 0x1a SET_SPD.request 速度設定 Host→ML7066 45 0x1b SET_SPD.confirm 速度設定状況通知 Host←ML7066 45 0x1c SET_CMP_DURATION.request データ比較イネーブル時間設定 Host→ML7066 46 0x1d SET_CMP_DURATION.confirm データ比較イネーブル時間状況通知 Host←ML7066 46 0x1e - - - - 0x1f - - - - 0x20 RX_DATA.indication “受信データ検索結果”通知 Host←ML7066 47 0x21 RSSI.indication RSSI 検出結果通知 Host←ML7066 48 0x22 GET_TRX_STATE.request 送受信状態読出し要求 Host→ML7066 50 0x23 GET_TRX_STATE.confirm 送受信状態通知 Host←ML7066 50 0x24 GET_CHANNEL.request 送受信チャネル設定読出し要求 Host→ML7066 51 0x25 GET_CHANNEL.confirm 送受信チャネル設定通知 Host←ML7066 51 0x26 GET_CMP_DATA.request 受信比較データ読出し要求 Host→ML7066 52 0x27 GET_CMP_DATA.confirm 受信比較データ通知 Host←ML7066 52 0x28 GET_RSSI_SETTING.request RSSI 設定/値読出し要求 Host→ML7066 53 0x29 GET_RSSI_SETTING.confirm RSSI 設定/値通知 Host←ML7066 54

FJDL7066-01

ML7066

16/50

コマ ンド

名称 機能 方向 ページ

0x2a GET_TX_POW.request 送信パワー設定値読出し要求 Host→ML7066 55 0x2b GET_TX_POW.confirm 送信パワー設定値通知 Host←ML7066 55 0x2c GET_TIMER.request タイマ設定値読み出し要求 Host→ML7066 56 0x2d GET_TIMER.confirm タイマ設定値通知 Host←ML7066 56 0x2e GET_PLL_FIT.request PLL 周波数微調設定読み出し要求 Host→ML7066 57 0x2f GET_PLL_FIT.confirm PLL 周波数微調設定通知 Host←ML7066 57 0x30 GET_TEST.request テスト設定読出し要求 Host→ML7066 58 0x31 GET_TEST.confirm テスト設定値通知 Host←ML7066 58 0x32 GET_CLK.request クロック設定読出し要求 Host→ML7066 59 0x33 GET_CLK.confirm クロック設定値通知 Host←ML7066 59 0x34 GET_INT.request 割り込み設定読み出し要求 Host→ML7066 60 0x35 GET_INT.confirm 割り込み設定値通知 Host←ML7066 60 0x36 GET_CONFIRM.request コンファームイネーブル設定読出し要求 Host→ML7066 61 0x37 GET_CONFIRM.confirm コンファームイネーブル設定値通知 Host←ML7066 61 0x38 INT.indication 割り込み発生を通知 Host←ML7066 62 0x39 - - - - 0x3a GET_SPD.request 速度設定読出し要求 Host→ML7066 64 0x3b GET_SPD.confirm 速度設定値通知 Host←ML7066 64 0x3c GET_CMP_DURATION.request データ比較イネーブル時間読み出し要求 Host→ML7066 65 0x3d GET_CMP_DURATION.confirm データ比較イネーブル時間通知 Host←ML7066 65 0x3e GET_ERR_COUNTER.request エラーカウンタ読み出し要求 Host→ML7066 66

0x3f GET_ERR_COUNTER.confirm エラーカウンタ読み出し通知 Host←ML7066 66

0x40 -0xff

- - - -

※名称部に“-”が記載されるコマンドは未実装です。 注意） リクエストを発行した場合コンファームを待ってから次のリクエストを発行するようにしてください。

SET_TRX_STATE リクエストは ML7066 の状態によって数 mS の待ち時間が発生する場合があります。

SET_CONFIRM_EN リクエストにてコンファームをディセーブルに設定しているコマンドは対象外です。

FJDL7066-01

ML7066

17/50

■confirm一覧

すべての Confirm をまとめると以下の通りとなります。

Confirm の詳細 内容 データ 説明

INVALID_PARAMETER 0x05 レジスタ設定範囲外 RX_ON 0x06 RX_ON 時に RX_ON 要求 SUCCESS 0x07 Get,Set 要求成功 TRX_OFF 0x08 TRX_OFF 時に TRX_OFF 要求 TX_ON 0x09 TX_ON 時に TX_ON 要求 UNSUPPORTED_ATTRIBUTE 0x0a 設定データオーバーラン,ショート

FJDL7066-01

ML7066

18/50

■基本動作フローチャート例

●間欠受信動作を行う場合の設定

定期的に電波をモニタし受信データの有無を確認する場合の設定を以下に示します。

Start

コマンド0x04

0x04：SET_CHANNEL.request 本コマンドにより受信するチャネルを設

定いたします。（８チャンネルまで設定

可能です。）

コマンド0x06

0x06：SET_CMP_DATA.request 自分当てデータであることを確認する

ための比較データを設定いたします。

（CMP0,1 の 2 面まで設定可能です）

コマンド0x08

0x08：SET_RSSI_SETTING.request で設定したチャネルに電波が飛んでい

るかを確認いたします。

コマンド0x0c

0x0c：SET_TIMER.request 間欠動作を行うためのタイマ設定を行

います。このとき必ずインターバルタイ

マを ON して下さい。MCU はこの時点

で Sleep モードへ移行可能です。

INTVL ==RX_O

SCI ア

クセス

SCI ア

クセス

SCI ア

クセス

SCI ア

クセス

RX_ON

Yes No

Wait Interval

RSSI 判定

判定回数 >=M TIME

Yes No

INTERVAL タイマ値と RX_ON タイ

マ値を比較いたします。

判定結果 ＞＝D_TIME No

Yes

SET_RSSI_SETTING コマンドの

Interval 設定時間 Wait します。

SET_RSSI_SETTING コマンドの

Thresholdの大小比較を行います。

Preamble ＆CMP データ

検出

No Yes

コマンド 0x20

SCI ア

クセス

SINTN 割り込み発生

MCU WakeUp

MCU を Sleep モード

に設定している場合こ

の動作が入ります。

DIO より受信 データ送出

受信完了

Yes No

コマンド0x02

SCI ア

クセス

TRX_ OFF

Duration タイマ満了?

YesNo

SCI ア

クセス

SCI ア

クセス

書き込

み動作

読出し

動作

0x20：RX_DATA. Indication 受信デー

タありを通知します。

コマンド0x1c

SCI ア

クセス 0x1c：SET_CMP_DURATION.request RSSI 値の検出が成功したとき、SET_ CMP_DATA.request にて設定したビ

ット比較を継続する時短を設定いたし

ます。

FJDL7066-01

ML7066

19/50

●間欠送信動作を行う場合の設定

定期的にデータを送出する場合の設定例を以下に示します。

Start

コマンド0x04

0x04：SET_CHANNEL.request 本コマンドにより送信するチャネル

を設定いたします。

コマンド0x06

0x06：SET_CMP_DATA.request Preamble，Start ビット等送出する

固定データを設定いたします。

コマンド0x08

0x08：SET_RSSI_SETTING.request で設定したチャネルに電波が飛んでい

るかを確認いたします。

コマンド0x0c

0x0c：SET_TIMER.request 間欠動作を行うためのタイマ設定を

行います。このとき必ずインターバ

ルタイマを ON して下さい。

INTVL ==TX ON

SCI ア

クセス

SCI ア

クセス

SCI ア

クセス

SCI ア

クセス

RX_ON

Yes No

Wait Interval

RSSI 判定

判定回数 ＞＝M_TIME

Yes No

INTERVAL タイマ値と TX_ON タイ

マ値を比較いたします。

判定結果 ＞＝D_TIME No

Yes

SET_RSSI_SETTING コマンドの

Interval 設定時間 Wait します。

SET_RSSI_SETTING コマンド

の Threshold の大小比較を行

います。

TX_ON

SCI ア

クセス

コマンド0x02

SCI ア

クセス

SCI ア

クセス

書き込

み動作

読出し

動作

コマンド 0x21 0x21：RSSI.indication

衝突がなく、送信状態へ移行

することを通知します。

Yes No

データ送

信完了？ DIO より順次送信データを読

出し送信いたします。

TX_OFF もしくは TRX_OFFタイマにより OFF することも

可能です。

SCI ア

クセス

TX_OFF

FJDL7066-01

ML7066

20/50

●基本送受信フローチャート例

タイマからの送信要求により送信動作を行う際のフロー

SET_RSSI_SETTING.リクエストにて RX_MODE_SEL フィールドに 0x00 を設定いたします。

No

RSSI.indication発行

n=0～7

タイマ割込

み発生 （TX_ON）

No

Yes

※1： 7 を越える設定は-8 を実行

CH n 面イ

ネーブル？

No

Yes

n 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Fail

CH n+1 面イ ネーブル？※1

No

Yes

n+1 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Fail

CH n+7 面イ ネーブル？※1

No

Yes

n+7 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Failループ回数

MAX？

Yes

ループ回数 1 インクリ

TRX_OFF 実行

TX_ON 実行

Priamble, Startbit 設定あり

No

Yes Priamble,Startbit送出完了

ホストからのデー

タ送出完了

前回使用 チャネル面 n=n

ループ回数初期化

No

Yes

Yes

No

FJDL7066-01

ML7066

21/50

ホスト（SCI）からの送信要求により送信動作を行う際のフロー

SET_RSSI_SETTING.リクエストにて RX_MODE_SEL フィールドに 0x02 を設定し、空きチャネルを検出後

SET_TRX_STATE.リクエストにて TX_ON を実行します。

No

RSSI.indication発行

n=0～7

前回 送受信動作 Pass/Fail

Fail

Pass

使用チャネル

面 n=n+1※1

Yes

※1： 7 を越える設定は-8 を実行

CH n 面イ

ネーブル？

No

Yes

n 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Fail

CH n+1 面イ ネーブル？※1

No

Yes

n+1 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Fail

CH n+7 面イ ネーブル？※1

No

Yes

n+7 面設定で RX_ON 実行後 空きチャネル

検索

Pass

Failループ回数

MAX？

Yes

ループ回数 1 インクリ

前回使用 チャネル面 n=n

ループ回数初期化

Host からの RX_ON 要求

SUCCESS？

Yes

ホストより TX_ON 命令実行

No ホストより TRX_OFF 命令実行

FJDL7066-01

ML7066

22/50

タイマからの受信要求により受信動作を行う際のフロー

SET_RSSI_SETTING.リクエストにて RX_MODE_SEL フィールドに 0x00 を設定いたします。 （動作についての補足資料 p75 を参照願います。）

No

RXD.indication発行

n=0～7

前回 送受信動作 Pass/Fail

Fail

Pass

使用チャネル

面 n=n+1※1

タイマ 割込み発生 （RX_ON）

No

Yes

※1： 7 を越える設定は-8 を実行

CH n 面イ

ネーブル？

No

Yes n 面設定で

RX_ON 実行後 キャリア

検索

Pass

Fail

CH n+1 面イ ネーブル？※1

No

Yes

n+1 面設定で RX_ON 実行後

キャリア 検索

Pass

Fail

CH n+7 面イ ネーブル？※1

No

Yes

n+7 面設定で RX_ON 実行後

キャリア 検索

Pass

Failループ回数

MAX？

Yes

ループ回数 1 インクリ

TRX_OFF 実行

受信動作 開始

ホストからの

TRX_OFF 命令

前回使用 チャネル面 n=n

ループ回数初期化

Yes

No

Yes

No

ノイズ判定？ プリアンブル未検出？ スタートビットＮＧ？

FJDL7066-01

ML7066

23/50

ホスト（SCI）からの受信要求により受信動作を行う際のフロー

SET_RSSI_SETTING.リクエストにて RX_MODE_SEL フィールドに 0x00 を設定いたします。 （動作についての補足資料 p75 を参照願います。）

No

RXD.indication発行

n=0～7

前回 送受信動作 Pass/Fail

Fail

Pass

使用チャネル

面 n=n+1※1

※1： 7 を越える設定は-8 を実行

CH n 面イ

ネーブル？

No

Yes

n 面設定で RX_ON 実行後

キャリア 検索

Pass

Fail

CH n+1 面イ ネーブル？※1

No

Yes

n+1 面設定で RX_ON 実行後

キャリア 検索

Pass

Fail

CH n+7 面イ ネーブル？※1

No

Yes

n+7 面設定で RX_ON 実行後

キャリア 検索

Pass

Failループ回数

MAX？

Yes

ループ回数 1 インクリ

TRX_OFF 実行

ホストからの

TRX_OFF 命令

前回使用 チャネル面 n=n

ループ回数初期化

Yes

No

Yes

No

ノイズ判定？ プリアンブル未検出？ スタートビットＮＧ？

RSSIindication 発行にて

ループ回数 MAX を通知RSSIindication 発行 受信動作開始

ホストからの

RX_ON 命令

FJDL7066-01

ML7066

24/50

●送受信動作補足説明

※1 エラー判定は RX_ON から TRX_OFF の動作を行うまでの間に１度でもエラーを判定した場合のことを示します。 ※2 エラー判定は、ノイズエラー、プリアンブルエラー、スタートビット不一致を示します。

RSSI 検出結果 エラー判定 ※1 復調データ 次回開始面数 なし ※2 あり チャネル面を維持

OK あり ※2 なし チャネル面を 1 インクリメント

NG - - チャネル面を 1 インクリメント

FJDL7066-01

ML7066

25/50

■間欠送信動作時のタイマ設定

間欠送信動作時のタイマ設定例を以下に示します。 下図のように、TX_ON タイマを設定することで自動的に送信可能状態を検出し送信動作に移行することが可能です。

MCU は Sleep モード状態であってもデータ送信の直前までに WakeUp 動作を行うことが可能です。 間欠受信動作時のタイマ設定について 間欠受信動作時のタイマ設定例を以下に示します。 下図のように、RX_ON タイマを設定することで自動的に受信可能状態を検出し受信動作に移行することが可能です。

MCU は Sleep モード状態であってもデータ受信の直前に WakeUp 動作を行うことが可能です。

インターバルタイマ

TX_ON タイマ

RSSI 判定時間

TRX_OFF

TX_ON

TRX_OFF

RSSI 判定結果が TX_ON 可能な場合

RSSI 判定時間

TRX_OFF

TRX_OFF

RSSI 判定結果が TX_ON 不可能な場合 (AUTO_OFF 機能有効)

SET_STATE.request TRX OFF

インターバルタイマ

RX_ON タイマ

TRX _OFF

RX_ON

TRX_OFF

RSSI 判定結果が RX_ON 可能で Preamble, Start bit の

検出も成功した場合

RSSI 判定結果が RX_ON 不可能な場合 (AUTO_OFF 機能有効)

RX_OFF タイマ

RSSI 判定時間

SET_STATE.request TRX OFF

TRX _OFF

TRX_OFF

RSSI 判定時間

RSSI 判定結果が RX_ON 可能で Preamble, Start bit 検 出に失敗し続ける場合

TRX _OFF

RX_ON

TRX_OFF

RSSI 判定時間

FJDL7066-01

ML7066

26/50

■タイマ設定値における割り込み発生の有無

下記設定条件におけるタイマ割り込み発生タイミングを以下に示します。 【設定条件】

SET_TIMER.request コマンドによる設定 ACT_En ：１（タイマ満了時当該動作を行います） インターバルタイマ割り込み ：ON RX_ON タイマ割り込み ：ON TRX_OFF タイマ割り込み ：ON

SET_INT.request コマンドによる設定（本コマンドによりホストへ割り込みを通知します） インターバルタイマ割り込み ：ON RX_ON タイマ割り込み ：ON TRX_OFF タイマ割り込み ：ON

【割り込み発生タイミング例（RX_ON タイマ設定値が 8ms 以上の場合その１）】

【割り込み発生タイミング例（RX_ON タイマ設定値が 8ms 以上の場合その２）】

FJDL7066-01

ML7066

27/50

【割り込み発生タイミング例（RX_ON タイマ設定値が 8ms 未満の場合その１）】

【割り込み発生タイミング例（RX_ON タイマ設定値が 8ms 未満の場合その２）】

FJDL7066-01

ML7066

28/50

■割り込み優先順位

コマ ンド

割り込み種別 割り込みタイプ

0x03 SET_TRX_STATE.confirm B0 ●割り込みタイプ A について 0x05 SET_CHANNEL.confirm B1 異なる命令 2 個まで溜められます。 0x07 SET_CMP_DATA.confirm B2 1 つ目の命令に対する割込みが優先され 0x09 SET_RSSI_SETTING.confirm A ます。3 個目の命令を受信すると 2 個目の 0x0b SET_TX_POW.confirm A 命令の割込みはキャンセルされます。 0x0d SET_TIMER.confirm C0 ※ただし 2 個目の命令は実行されます。 0x0f SET_PLL_FIT.confirm A 0x11 SET_TEST.confirm A ●割り込みタイプ B*について 0x13 SET_CLK.confirm A 命令が重複しなければすべての割込み 0x15 SET_RESET.confirm A （ 大 11 個）が溜められます。 0x17 SET_CONFIRM_EN.confirm A 命令の重複は上書きされます。 0x19 SET_INT.confirm C1 割り込みはの優先順位は以下となります。 0x1b SET_SPD.confirm A B0 > B1 > B2 > B5 > B4 > B6 > 下段へ 0x1d SET_CMP_DURATION.confirm B3 上段より B7 > B8 > B3 > B9 > B10 0x20 RX_DATA.indication B4 0x21 RSSI.indication B5 ●割り込みタイプ C*について 0x23 GET_TRX_STATE.confirm B6 命令が重複しなければすべての割込み 0x25 GET_CHANNEL.confirm B7 （ 大 4 個）が溜められます。 0x27 GET_CMP_DATA.confirm B8 命令の重複は上書きされます。 0x29 GET_RSSI_SETTING.confirm A C0-2 と C3 の優先順位は同等で早い方が 0x2b GET_TX_POW.confirm A 優先されます。 0x2d GET_TIMER.confirm C2 C0-2 は以下の優先順位となります。 0x2f GET_PLL_FIT.confirm A C0 > C1 > C2 0x31 GET_TEST.confirm A 0x33 GET_CLK.confirm A ●割り込みタイプ毎の優先順位について 0x35 GET_INT.confirm A 割り込みタイプ毎に優先順位があります。 0x37 GET_CONFIRM_EN.confirm A 異なる割り込みタイプが競合した場合の 0x38 INT.indication C3 優先順位は以下となります。 0x3b GET_SPD.confirm A A > B > C 0x3d GET_CMP_DURATION.confirm B9 0x3f GET_ERR_COUNTER.confirm B10

FJDL7066-01

ML7066

29/50

■DCLK出力タイミング

以下のタイミングにて送信時 DCLK を出力いたします。 【タイマからの TX_ON 実行時】

【SET_CMP_DATA.request コマンドにて送信データを設定している場合】 RSSI.indication の読み出し完了後、ML7066 は送信状態（TX_ON）へ遷移します。TX_ON へ移行後、

SET_CMP_DATA.request コマンドにて設定されたデータの送出を開始し、残り 1 バイトになった時点で DCLK の

出力を開始します。

【SET_CMP_DATA.request コマンドにて送信データを設定していない場合】 RSSI.indication の読み出し完了後、ML7066 は送信状態（TX_ON）へ遷移します。TX_ON へ移行後、DCLK の

出力を開始します。 【SCI からの TX_ON 実行時】

【SET_CMP_DATA.request コマンドにて送信データを設定している場合】 SET_TRX_STATE.reuqest コマンドにて TX_ON 命令を受信後、ML7066 は送信状態（TX_ON）に移行します。

TX_ON 移行完了後、SET_TRX_STATE.confirm を SUCCESS で通知します。この confirm の通知の先頭が出

力された時点から SET_CMP_DATA.request コマンドにて設定されたデータの送出を開始し、残り 1 バイトになっ

た時点で DCLK の出力を開始します。

【SET_CMP_DATA.request コマンドにて送信データを設定していない場合】 SET_TRX_STATE,confirm の通知を開始した時点で DCLK の出力を開始します。

SINT

SET_CMP_DATA.request で設定したデータ送出期間

送信データ残り 1 バイト時点

DCLK

SINT

TX_ON 移行

期間約 1ms SET_CMP_DATA.request で設定したデータ送出期間

送信データ残り 1 バイト時点

DCLK

FJDL7066-01

ML7066

30/50

■RX_DATA.indicaitonとDCLKの関係

Host へ通知する受信データが発生した場合に ML7066 は RX_DATA.indication を Host に対して発行いたします。この

コマンドを Host が読み出すと ML7066 は受信データを順次 Host へ DIO より送出開始いたします。この動作のタイミング

の詳細を以下示します。 ※本通知は SET_CMP_DATA.request にて比較パターンを設定し他場合に発行します。 【タイマを使用した場合】

Sleep

タイマ満了

WakeUp RSSI 検出 復調動作（CMP データ比較） 通知読み出し待ち

設定値超の電波を検出 完了 （CMP データと受信データが一致）

RX_DATAindication 発行

FJDL7066-01

ML7066

31/50

■電気的特性

●絶対最大定格

項目 記号 条件 定格値 単位

電源電圧 （I/O） (*1) VDDIO -0.3～+4.6 V 電源電圧 （RF） (*2) VDD_RF -0.3～+3.6 V レギュレータ入力電圧 VREGIN -0.3～VDDIO+0.3 V デジタル入力電圧 VDIN -0.3～VDDIO+0.3 V RF 入力電圧 VRFIN -0.3～VDD_RF+0.3 V アナログ入力電圧 VAIN -0.3～VDDIO+0.3 V レギュレータ出力電圧 VREGOUT -0.3～VDD_RF+0.3 V デジタル出力電圧 VDO Ta=+25℃ -0.3～VDDIO+0.3 V RF 出力電圧 VRFO VSS=0V -0.3～VDD_RF+0.3 V アナログ出力電圧 VAO -0.3～VDDIO+0.3 V デジタル入力電流 IDI -10～+10 mA RF 入力電流 IRF -2～+2 mA アナログ入力電流 IAI -2～+2 mA デジタル出力電流 IDO -10～+10 mA RF 出力電流 IRFO -2～+2 mA アナログ出力電流 IAO -2～+2 mA 許容損失 Pd Ta=+25℃ 660 mW 保存温度 Tstg － -55～+150 ℃

(*1) VDDIO 端子 (*2) RF 電源端子：VDD_RF 端子, VDD_MIX 端子, VDD_IF 端子, VDD_VCO 端子, VDD_CP 端子, VDD_PLL 端子

FJDL7066-01

ML7066

32/50

●推奨動作条件

項目 記号 条件 小 標準 大 単位 電源電圧 （I/O） VDDIO VDDIO 端子 (*3) 2.1 3.0 3.6 V 電源電圧 （RF） VDD_RF (*2) (*4) RX 1.95 2.1 2.3 V (*2) (*4) TX 1.92 2.1 2.3 V レギュレータ入力電圧 VREGIN VREG_IN 端子 (*3) 2.1 3.0 3.6 V 動作温度 Ta － -25 +25 +65 � デジタル入力立上り時間 TIR デジタル入力端子 （*5） － － 20 ns デジタル入力立下り時間 tIF デジタル入力端子 （*5） － － 20 ns デジタル出力負荷 CDL 全ディジタル出力端子 － － 20 pF マスタークロック FMCK XI 端子 （*20） -4ppm 19.2 +4ppm MHz マスタクロック ・デューティ比

DMCK XI 端子 45 50 55 %

サブクロック FEXTCLK EXTCLK 端子 (*21) -80ppm 32.768 +80ppm kHz サブクロック・デューティ比 DEXTCLK EXTCLK 端子 40 50 60 % SCI クロック入力周波数 FSCLK SCLK 端子 0.1 2 8 MHz SCI クロック入力 ・デューティ比

DSCLK SCLK 端子 45 50 55 %

RF チャネル周波数 1 FRF1 RF_OUT 端子、RF_IN 端子 12.5kHz 間隔

426.0250 － 426.8375 MHz

RF チャネル周波数 2 FRF2 RF_OUT 端子、RF_IN 端子 12.5kHz 間隔

429.1750 － 429.9250 MHz

(*3) VDDIO=VREGIN (*4) VREG_OUT 端子を各 RF 電源端子に接続してください。 (*5) 端子説明の I/O に、I, IS, IU とある端子。 (*20) 入力クロック周波数偏差は下表の通り。 (*21) 参考値です。サブクロックの周波数精度の影響はタイマのみで、送受信動作に対しては精度は問われません。

表．入力クロック周波数と受信特性例

基準クロック周波数精度 21.4MHz 水晶フィルタ(BPF)特性 455kHz セラミックフィルタ（BPF）特性 ±4ppm

±10ppm ±20ppm ±40ppm ±60ppm

±6kHz ±6kHz ±6kHz ±6kHz ±6kHz

±6.0kHz ±7.5kHz ±7.5kHz ±7.5kHz ±7.5kHz

本 LSI の PLL 周波数補正機能をお使いいただくことにより、±4ppm を下回る精度の基準クロック周波数に対応可能です。基準

クロック周波数が±4ppm を下回る精度の場合、PLL 周波数補正機能での補正により所要の送信周波数精度を確保することが

できます。 受信特性につきましては、補正前の基準クロック周波数精度が±4ppm より低い場合、上表通り外付けフィルタの帯域を広くす

る必要があり、これに伴い C/I 特性が劣化いたします。 上表において、基準クロック周波数精度は中心周波数，温度変化を含めた数値です。 基準クロックの温度変化は一律±20ppm にて算出しています。

FJDL7066-01

ML7066

33/50

●電源電流規格

(動作電源電圧：VDDIO=VREGIN=2.1V～3.6V, Ta=-25～+65℃) 項目 記号 条件 小 標準 大 単位

IDDS 全停止状態 (*7) － 0.7 － µA IDD1 スリープ状態 (*7) － 4 － µA IDD3 アイドル状態 (*7) － 2 － mA IDD4 受信状態 (*7) (*8) － 15.5 － mA

電源電流 (*6)

IDD5 送信状態 (*7) (*8) － 29.5 － mA

(*6) 電源電流は、RF 電源端子(VDD_RF 端子, VDD_MIX 端子, VDD_IF 端子, VDD_VCO 端子, VDD_CP 端子, VDD_PLL 端子)とデジタル電源端子(VDDIO 端子, VREG_IN 端子)の合計の電流値です。

(*7) 標準は VDDIO = VREGIN =3.0V、25℃です。 (*8) 以下の条件下での値です。MCU の動作により、この値を超える場合があります。

SCI インターフェースクロック SCLK が 2MHz、データ転送速度が 4800bps の時。

FJDL7066-01

ML7066

34/50

●直流特性

共通特性

(動作電源電圧：VDDIO=VREGIN=2.1V～3.6V, Ta=-25～+65℃) 項目 記号 条件 小 標準 大 単位

VIH1 (*9)(*10)(*11) 除く XI 端子 VDDIO X 0.75 － VDDIO V 高レベル入力電圧

VIH2 XI 端子 VREGCORE

X 0.9 － VREGCORE V

VIL1 (*9)(*10)(*11) 除く XI 端子 0 － VDDIO X 0.1 V 低レベル入力電圧

VIL2 XI 端子 0 － VREGCORE

X 0.25 V

シュミットトリガ 高レベル判定閾値

VT+ (*10) － 1.2 1.8 V

シュミットトリガ 低レベル判定閾値

VT- (*10) 0.4 0.8 － V

IIH1 VIH= VDDIO (*9)(*10)(*11) -2 － 2 μA IIH2 VIH= VREGOUT2 (*19) -2 － 2.3 μA IIL1 VIL=0V (*9)(*10) -2 － 2 μA IIL2 VIL=0V (*11) -200 -25 -5 μA

入力リーク電流

IIL3 VIL=0V (*19) -2.3 － 2 μA VOH1 IOH=-100μA (*13) VDDIO - 0.2 － VDDIO V

IOH=-4mA (VDDIO＝2.7～3.6V) (*13) VDDIO x 0.8 － VDDIO V VOH2

IOH=-4mA (VDDIO＝2.1～2.7V) (*13) VDDIO x 0.7 － VDDIO V 高レベル出力電圧

VOH3 IOH=-100μA (*18) 1.65 － 2.35 V VOL1 IOL=100μA (*13) 0 － 0.2 V VOL2 IOL=4mA (*13) 0 － VDDIO x 0.2 V 低レベル出力電圧 VOL3 IOH=-100μA (*18) 0 － 0.45 V

VREGOUT1 VREG_CORE 端子 スリープ時 (I REGOUT1=5μA)

1.2 1.7 2.2 V

VREGOUT2 VREG_CORE 端子 アイドル時、送信時、受信時 (I REGOUT2=5mA)

1.95 2.2 2.3 V レギュレータ出力電圧

VREGOUT3 VREG_OUT 端子 送信時、受信時

(I REGOUT3=40mA) 1.95 2.2 2.3 V

CIN 入力端子 (*9)(*10)(*11) － 6 － pF COUT 出力端子 (*13) － 9 － pF CRFI RF 入力端子 (*14) － 9 － pF CRFO RF 出力端子 (*15) － 9 － pF CAI アナログ入力端子 (*16) － 9 － pF

入力容量

CAO アナログ出力端子 (*17) － 9 － pF

(*9) 端子説明の I/O に、I とある端子。 (*10) 端子説明の I/O に、IS とある端子。 (*11) 端子説明の I/O に、IU とある端子。 (*13) 端子説明の I/O に、O とある端子。 XO 端子は除く (*14) 端子説明の I/O に、IRF とある端子。 (*15) 端子説明の I/O に、ORF とある端子。 (*16) 端子説明の I/O に、IA とある端子。 (*17) 端子説明の I/O に、OA とある端子。 (*18) XO 端子。 (*19) XI 端子。

FJDL7066-01

ML7066

35/50

●RF特性

データレート ： 1200/2400/4800 bps 変調方式 ： 2 値 FSK チャネル間隔 ： 12.5kHz 周波数範囲 ： 426.0250MHz～426.8375 MHz ： 429.1750MHz～429.9250 MHz 電源電圧(RF) ： 1.95V～2.35V （VREG_OUT より供給） 動作温度範囲 ： －25℃～65℃

項目 条件 小 標準 大 単位

at Normal Mode 5 10 12 mW 送信出力電力

at low Power Mode 0.5 1 1.2 mW 送信時隣接チャネル漏洩電力 RBW=±4.25kHz － － 40 dBc 送信時占有帯域幅 99% 4 － 8.5 kHz 周波数偏移 2 － － kHz 送信時スプリアスレベル － － 2.5 μW

BER＜10‐2 変調周波数偏移：±1.5kHz at 2400bps

－ － －113 dBm 小受信感度

BER＜10-6 変調周波数偏移：±1.5kHz at 2400bps

－ － －107 dBm

受信 大入力レベル BER＜10-6 変調周波数偏移：±1.5kHz at 2400bps

0 － － dBm

受信スプリアスレスポンス 希望波： 基準感度＋3db 妨害波： CW BER＜1%

40 － － dB

受信 C/I 隣接妨害 12.5kHz オフセット

希望波： 基準感度＋3db 妨害波： 変調波 BER＜1%

30 － － dB

受信 C/I 次隣接妨害 25.0kHz オフセット

希望波： 基準感度＋3db 妨害波： 変調波 BER＜1%

30 － － dB

受信相互変調特性

希望波： 基準感度＋3dB 妨害波： CW 隣接チャネル および次隣接チャネル BER＜1%

40 - - dB

受信時スプリアスレベル － － 4 nW RSSI ダイナミックレンジ 40 － － dB RSSI 低感知レベル － － -105 dBm 送信‐受信・受信‐送信切替時間 － － 1 msec (特記)

マンチェスター符号化モードではベースバンド（DIO）の伝送速度は 600/1200/2400bps、無線回線上（アンテナ端）の 伝送速度は、1200/2400/4800bps となります。 上記 RF 特性は、弊社推奨外付部品回路のアンテナ端子において測定するものと致します。

FJDL7066-01

ML7066

36/50

●シンクロナスコミュニケーションインターフェース(SCI)特性

(動作電源電圧 2.1V～3.6V Ta=－25～+65℃) 項目 記号 条件 小 標準 大 単位

SCLK クロック周波数 FSCLK except suspend 0.1 2 8 MHz SCEN 入力セットアップ時間 TCESU 125 － － ns SCEN 入力ホールド時間 TCEH 125 － － ns SCLK ハイパルス幅 TWCKH 50 － － ns SCLK ローパルス幅 TWCKL 50 － － ns SDIN 入力セットアップ時間 TDISU 5 － － ns SDIN 入力ホールド時間 TDIH 15 － － ns

TCEEN0 Positive Clock 0 － 40 ns SCEN 出力イネーブル時間

TCEEN1 Negative Clock 0 － 20 ns SCEN アサート間隔 TCEITVL 1 － － us SCEN 出力ディセーブル時間 TCEDIS － － 25 ns

TCKOD － － 100 ns SCLK 出力遅延時間

TCKODF － － 40 ns SDO 出力ホールド時間 TDOH

負荷容量

CL= 50pF

50 － － ns

(特記) 全てのタイミングの測定点は、VDDIO x 20% と VDDIO x 80%のレベルです。

測定点

以下に示す測定点は全て上記と同等です。

SCLK がポジティブクロックの時

測定点 0.8VDDIO

0.2VDDIO

0.8VDDIO

0.2VDDIO

SCEN

SCLK

SDO

SDIN MSB IN BITS6-1 LSB IN

TCEEN0

FSCLK

TWCKH

TDISU

TWCKL

MSB OUT BITS6-1 LSB OUT (**)

TCEH

TCEDIS TDOH TCKOD

TDIH

TDOH

TCESU

FJDL7066-01

ML7066

37/50

SCLK がネガティブクロックの時

(特記事項) SINT 端子は、他のクロック同期式シリアルインターフェース関連端子とは無関係のタイミングで発生。 上図は、MSB からの入出力の場合。MODE 端子の設定により、LSB からの入出力にも変更可能。 (**) 出力値の規定はありませんが、上図の MSB からの入出力の場合 MSB のデータが

出力されます。LSB からの入出力の場合 LSB のデータが出力されます。

SCEN

SCLK

SDO

SDIN MSB IN BITS6-1 LSB IN

TCEEN1

TWCKH

MSB OUT BITS6-1 LSB OUT (**)

TCEH

TCEDIS TCKOD TDOH

TWCKL

FSCLK

TCKODF

TDISU TDIH

TCESU

SCEN TCEITVL

FJDL7066-01

ML7066

38/50

●送受信データインターフェース特性

(動作電源電圧 2.1V～3.6V Ta=－25～+65℃) 項目 記号 条件 小 標準 大 単位

DIO 入力セットアップ時間 TDISU 送信時 20 － － ns DIO 入力ホールド時間 TDIH 送信時 20 － － ns DCLK 出力遅延時間 TDCKOD 受信時 － － 40 ns DIO 出力ホールド時間 TDOH 受信時

負荷容量

CL= 50pF

15 － － ns

(特記) 全てのタイミングの測定点は、VDDIO x 20% と VDDIO x 80%のレベルです。 DCLK クロック周波数 FDCLK は、600Hz / 1200Hz / 2400Hz / 4800Hz です。

●リセット特性

(動作電源電圧 2.1V～3.6V Ta=－25～+65℃) 項目 記号 条件 小 標準 大 単位

RESETN 遅延時間（パワーオン時） TRDL 全電源端子 Power On 後

1 － － ms

SRESETN パルス時間 TRPLS RESETN=1 200 － － ns SRESETN 遅延時間（動作時） TRDOP 1 － － ms RESETN-SRESETN セットアップ時間（動作時）

TRSU 10 － － ns

(特記)

全てのタイミングの測定点は、VDDIO x 20% と VDDIO x 80%のレベルです。

VDD VDD 電位

GND 電位

RESETN

SRESETN

TRDOP

TRDL

TRPLS

TRSU

DCLK

DIO (受信時)

DIO (送信時)

VALID VALID VALID

VALID VALID

TDCKOD TDOH

FDCLK

TDISU TDIH

VALID

TDCKOD

FDCLK

FJDL7066-01

ML7066

39/50

●パワーオン・パワーダウン特性

(動作電源電圧 2.1V～3.6V Ta=－25～+65℃) 項目 記号 条件 小 標準 大 単位

パワーオン時間差 TPWON パワーオン時 VDDIO－VREG_IN 端子間

－ 1 5 ms

パワーオフ時間差 TPWOFF パワーオフ時 VDDIO－VREG_IN 端子間

－ 1 5 ms

(特記)

電源端子投入順の規定はありません。但し、パワーオン後 RESETN 端子によるリセット時間の規定を満足すること。 タイミングの測定点は、各電源端子の電源電圧 小値 x 20%と電源電圧 小値 x 80%のレベルです。

●レギュレータ特性

(動作電源電圧 2.1V～3.6V Ta=－25～+65℃) 項目 記号 条件 小 標準 大 単位

レギュレータパワーオン 出力応答時間

TREGON パワーオン時 VREG_OUT 端子

－ 5 10 μs

レギュレータパワーオフ 出力応答時間

TREGOFF パワーオフ時 VREG_OUT 端子

－ 5 10 μs

レギュレータ電圧入力時間 TREGIN － 5 - - ms

(特記)

TREGON は、パワーオン時、VREG_IN 端子が 2.2V になってから、VREG_OUT 端子に 2.1V 電圧が出力される時間です。

TREGOFF は、パワーオフ時、VREG_IN 端子が 2.2V になってから、VREG_OUT 端子の出力レベルが降下始める時間で

す。この時間を越えた後、レギュレータより必要電圧が出力されていたとしても使用禁止です。 TREGIN は、パワーオン時、VREG_IN 端子への印加電圧の立ち上がり時間（0V→VDD レベル）を示します。

FJDL7066-01

ML7066

40/50

■パッケージ外形図

48 Pin VQFN

表面実装型パッケージ実装上の注意 表面実装型パッケージは、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです｡ したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケージコード及び希望されて

いる実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業まで必ずお問い合わせ下さい｡

（単位：mm）

FJDL7066-01

ML7066

41/50

■応用回路図

外付け部品の接続例 （詳細はデザインガイドを参照願います。） 主な外付け部品について

・IF Filter 21.4MHz, 455kHz ・SAW ・SW ・水晶振動子 19.2MHz

などです。

SAW

VREG_OUT

TANK1

TANK2

IF2_

OU

T

RF_OUT

RF_IN_N

RF_IN_P

IF2_

IN

SW_CTL

IF1_

OU

T

IF1_

IN

PLL

LP

PLL

BG

GN

D_R

F_IF

19.2MHz

X’tal 1

VDD

VDD_CP

VDD_IF

VDD_MIX

VDD_PLL

VDD_RF

SDIN SDO

SCLK SINT

SCEN SRESET

DCLK DIO

ML7066

VREG_OUT

VREG_OUT

VREG_OUT

VREG_OUT

VREG_OUT

VREG_OUT

SW

VREG

_CO

RE

VBG

VDDIO／ VREG OUT

VDDIO／ VREG OUT

REG

PDIN

MO

DE1

MO

DE2

VREG

_IN

VREG

_OU

T

MCU

RES

ETN

EXTC

LK

32.768kHz

＋ ＋ VDD

＋

VDD_VDO

FJDL7066-01

ML7066

42/50

■注意事項

１） 初期設定について RF 特性の 適化のために初期設定が必要です。リセット後に下記に示す“ML7066 初期設定”を実行してください。 ML7066 初期設定

No. 方向 タイプ コマンド データ SCI フォーマット 1 ML7066 → MCU Confirm 0x15 0x07 SDO: 0C 02 15 07 2 MCU → ML7066 Request 0x5F 0x8888 SDI: 08 03 5F 88 88 3 MCU → ML7066 Request 0x42 0x2111 SDI: 08 03 42 11 21 4 MCU → ML7066 Request 0x40 0xB587 SDI: 08 03 40 87 B5 5 MCU → ML7066 Request 0x41 0x82E9 SDI: 08 03 41 E9 82 6 MCU → ML7066 Request 0x47 0x0883 SDI: 08 03 47 83 08 7 MCU → ML7066 Request 0x43 0xFE01 SDI: 08 03 43 01 FE 8 MCU → ML7066 Request 0x45 0x0020 SDI: 08 03 45 20 00 9 MCU → ML7066 Request 0x02 0x09 SDI: 08 02 02 09

10 ML7066 → MCU Confirm 0x03 0x07 SDO: 0C 02 03 07 11 MCU → ML7066 Request 0x4D 0x0040 SDI: 08 03 4D 40 00 12 MCU は 2ｍsec の WAIT を入れてください。 13 MCU → ML7066 Request 0x02 0x08 SDI: 08 02 02 08 14 ML7066 → MCU Confirm 0x03 0x07 SDO: 0C 02 03 07 15 MCU → ML7066 Request 0x45 0x0000 SDI: 08 03 45 00 00 16 MCU → ML7066 Request 0x42 0x2110 SDI: 08 03 42 10 21 17 MCU → ML7066 Request 0x5F 0x0000 SDI: 08 03 5F 00 00

２） ML7066 からの通知について

ML7066 の状態設定によって命令と内部ステータスの不一致を起こすと稀にデータシートに記載の無いデータをコンファ

ームとして通知することがあります。データシートに無いコンファームを受信した場合は破棄願います。 例） 04_00 （Length=0 のコンファーム）

04_02_02_02 （SET_TRX_STATE.request ではデータに 02 は存在しません） 04_05_05_05_05_05_05 （SET_RSSI.indication では Length=5 は存在しません）

３） 捺印について

第一世代、第二世代は捺印により区別されます。 第二世代の捺印は ML7066B となります。

なお第一世代は以下の制限がございます。ご注意願います。

制限事項：SET_TIMER.request コマンドにて設定するタイマ値のが 15 秒以下としてください。

４） レギュレータについて

ML7066 に搭載するレギュレータは過電流保護回路を内蔵しております。下記通り電流制御としては印加電圧によって 2段階切り替えとなっております。過電流保護回路の効果によって ML7066 の突入電流発生による破損・寿命への影響は

無いことを確認しておりますが、この回路のみで電源投入時のパスコン等へのチャージによる突入電流は完全には防ぐ

ことは出来ません。必ず実機にて確認をお願いします。

VREG_OUT 出力電圧が低い（VREG_IN*0.45V 以下）とき：約 100ｍA でクランプいたします。 VREG_OUT 出力電圧が高い（VREG_IN*0.45V 以上）とき：約 500mA でクランプいたします。

FJDL7066-01

ML7066

43/50

５） フラクショナルスプリアスについて ML7066 はマスタークロック生成に用いる部品コストの低減のため PLL 発振周波数を微調整することで RF クロック周波数

精度を維持しております。PLL 発振周波数を微調整するには Fractional-N PLL 型を用いることで実現しております。この

PLL は基準クロック、整数分周比、分数分周比の組み合わせによってフラクショナルスプリアスが発生することが確認され

ております。そのため用いる周波数（チャネル）の組み合わせによっては RSSI 値の誤検出が発生いたします。誤検出の

可能性のあるチャネルの組み合わせを事項に図示します。 図．426MHz 帯域チャネル誤検出対応表

●印は正常設定時の送受信チャネルの組み合わせを示します。 ×印は誤検出の可能性のあるチャネルの組み合わせを示します。

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66

1 426.0250 ●

2 426.0375 ●

3 426.0500 ●4 426.0625 ●

5 426.0750 ●6 426.0875 ●

7 426.1000 ●

8 426.1125 ●

9 426.1250 ●

10 426.1375 ●11 426.1500

12 426.162513 426.1750

14 426.1875

15 426.200016 426.2125

17 426.225018 426.2375

19 426.2500 × ●

20 426.2625 × ●21 426.2750 × ●

22 426.2875 × ●23 426.3000 × ●

24 426.3125 × ●

25 426.3250 × ●26 426.3375 × ●

27 426.3500 × ●28 426.3625 × ●

29 426.3750 × ●

30 426.3875 × ●

31 426.4000 × ●

32 426.4125 × ●33 426.4250 × ●

34 426.4375 × ●35 426.4500 × ●

36 426.4625 × ●

37 426.4750 × ●38 426.4875 × ●

39 426.5000 × ●40 426.5125 × ●

41 426.5250 × ●

42 426.5375 × × ● ×43 426.5500 × × ● ×

44 426.5625 × × ● ×45 426.5750 × × ● ×

46 426.5875 × × ● ×

47 426.6000 × ●48 426.6125 × × ● ×49 426.6250 × × ● ×

50 426.6375 × × ● ×51 426.6500 × × ● ×

52 426.6625 × × ●53 426.6750 × ●

54 426.6875 × ●

55 426.7000 × ●56 426.7125 × ●

57 426.7250 × ●58 426.7375 × ●

59 426.7500 × ●

60 426.7625 × ●61 426.7750 × ●

62 426.7875 × ●63 426.8000 × ●

64 426.8125 × ●

65 426.8250 × ●

66 426.8375 × ●

RXch

RX freq.(MHz)

信号周波数 (ch)

図．429MHz 帯域チャネル誤検出対応表 ●印は正常設定時の送受信チャネルの組み合わせを示します。 ×印は誤検出の可能性のあるチャネルの組み合わせを示します。

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61

1 429.1750 ●

2 429.1875 ●

3 429.2000 ●

4 429.2125 ●

5 429.2250 ●6 429.2375 ●7 429.2500 ●

8 429.2625 ●

9 429.2750 ●

10 429.2875 ●

11 429.3000 ●

12 429.3125 ●

13 429.3250 ●

14 429.3375 ●

15 429.3500 ●

16 429.3625 ●

17 429.3750 ●

18 429.3875 ●

19 429.4000 ●

20 429.4125 ●21 429.4250 ●22 429.4375 ●

23 429.4500 ●

24 429.4625 ●

25 429.4750 ●

26 429.4875 ●

27 429.5000 ●

28 429.5125 ●

29 429.5250 ●

30 429.5375 ●

31 429.5500 ●

32 429.5625 ●

33 429.5750 ●

34 429.5875 × ●

35 429.6000 × ● ×36 429.6125 × ● ×37 429.6250 × ● ×

38 429.6375 × ● ×

39 429.6500 × ● ×

40 429.6625 × ● ×

41 429.6750 × ● ×

42 429.6875 × ● ×

43 429.7000 × ● ×

44 429.7125 × × ● × ×

45 429.7250 × × ● × ×

46 429.7375 × × ● × ×

47 429.750048 429.762549 429.7750

50 429.7875

51 429.8000

52 429.8125 × ●

53 429.8250 × ● ×

54 429.8375 × × ● ×55 429.8500 × × ● ×56 429.8625 × × ● ×

57 429.8750 × × ●

58 429.8875 × × ●

59 429.9000 × ●

60 429.9125 × ●

61 429.9250 × ●

RXch

RX freq.(MHz)

信号周波数 (ch)

FJDL7066-01

ML7066

44/50

■改版履歴

ページ

ドキュメント No. 作成日 改版前 改版後

主な変更内容

通信資 04-069 2004.03.10 – – 暫定初版発行 通信資 04-092 2004.04.14 – – ブロック図・応用回路変更 端子説明追加

AC 特性・電気的特性図・SCI 機能図追加 通信資 04-118 2004.05.10 – – ブロック図・応用回路変更 未使用端子処理追加

絶対 大定格・推奨動作条件・直流特性追加 RF 特性見直し 送受信データ・レギュレータ特性追加 リセット機能追加 パワーマネージメント機能追加 モード設定機能追加 送受信データインターフェース機能説明追加 SCI 機能説明見直し 基本動作フローチャート追加 送受信データインターフェース機能説明追加

通信資 04-126 2004.08.25 2 2 無線周波数範囲の変更 低消費電流値記載 3 3 ブロック図変更 4 4 端子接続 端子名記載 5 5 端子名変更(PLL_VCO,PLL_CP) RF_IN 端子を RF_IN_N と RFIN_P の 2 つへ 端子追加(TANK1,TANK2,SW_CTRL,GND_CP) 端子削除(RFTEST1,RFTEST2,ATEST3,LD) I/O 定義 Isu を削除 7 7 MCK クロック周波数 19.2MHz へ変更 SRESETN 端子のタイプを Schmitt・PullUp 付きから PullUp 付きへ 8 8 VDD_IF 説明 GND_RF_IF 本数減して GND_CP 追加 端子名変更 VDDIO 9 9 未使用端子処理 LD 端子削除 VREG_CORE 端子追加 注意記述タイプミス訂正 10 10 大絶対定格 レギュレータ出力電圧の追加 許容損失規格の追加 11 11 推奨動作条件 電源電圧(RF)見直し 動作温度タイプミス変更 マスタークロック周波数 19.2MHz へ変更 クロック出力周波数標準値の規定へ変更 RF チャネル周波数範囲の変更 (*5)Isu を削除 12 12 電源電流値の見直し VDDIO 端子名変更 VDD_CORE 端子名削除 VREG_IN 端子追加 13 13 直流特性 レギュレータ出力電圧規定の追加 (*12)Isu を削除 14 14 電源電圧範囲を RF 部の値に変更 送信時占有帯域幅 小値記載 周波数偏移標準値記載 無線周波数範囲の変更 送信・受信、受信・送信切替時間値記入

(注意)タイプミスの変更は含まれません。

FJDL7066-01

ML7066

45/50

改版履歴（つづき）

ページ ドキュメント No. 作成日

改版前 改版後主な変更内容

通信資 04-126 2004.08.24 14 14 RSSI_O 端子関連及び RSSI_I 端子関連規格追加 21 21 パワーマネージメント機能説明変更 23 23 モード設定内容変更 27 27 転送データフォーマット図 リトルエンディアンに変更 32 32 設定値詳細内容変更 44,45 44,45 SET_IO_SETTING 機能説明内容変更 71 71 応用回路例見直し

2 2 無線周波数範囲に注記追加 14 14 相互変調特性追加 25 25 注記記述の追加 29 29 GET_TIMER リクエストの機能説明訂正

31,69 31,69 Confirm の詳細の説明訂正 33 33 表中に設定不可チャネルを追記 43 43 タイマ設定値に関する注意事項追記 47 47 Bit5 機能追加

通信資 04－347 2004.11.12

51 51 Bit0 削除 3 3 ブロック図の変更 4 4 端子接続の変更

5-8 5-8 端子説明および端子配置の変更 - 11 周波数偏差とフィルタ特性に関する表を追加

16 16 SCEN タイミングの変更と追加 SCLK クロック周波数の条件分け削除

19 19 SCEN タイミング図の追加 30-31 30-31 SET_IO コマンドの削除，SET_PLL_FIT コマンドの追加 32-68 32-68 注記と Confirm の内容の変更 45-46 46-47 SET_IO コマンドの削除，SET_PLL_FIT コマンドの追加

63 65 GET_IO コマンドの削除，GET_PLL_FIL コマンドの追加 68 71 Confirm の内容の変更 - 75-76 温度補正フローの追加

通信資 05－012 2005.1.25

73 77 応用回路図の変更 4-8 4-8 端子配置見直し

11 11 クロック出力周波数、クロック出力・デューティ比記述を EXTCLK から DCLKへ変更

14 14 送受信切替タイミングの見直し 23 23 パワーマネージメント注記追加 29 29 RSSI.indication コマンド追加 39 39 RX_MODE_SEL レジスタ追加 - 44-45 タイマ使用方法追加 - 59-60 RSSI.indicaqtion 機能の説明追加

66 68 SET_PLL_FIT コマンドの CorT レジスタの追加 - 73 Int.indication コマンドの注記追加

通信資 05-107 2005.6.1

- 78-80 フローチャートの追加 (注意)タイプミスの変更は含まれません。

FJDL7066-01

ML7066

46/50

改版履歴（つづき）

ページ ドキュメント No. 作成日

改版前 改版後主な変更内容

通信資 05-163 2005.07.21 P2 P2 消費電流変更, データレートに 1200bps を追加 P12 P12 消費電流変更 P14 P14 データレートに 1200bps を追加, 特記事項に 1200bps を追加 P25 P25 説明に 1200bps を追加 P29-30 P29-30 コマンド追加 P32 P32 SET_CHANNEL.request の機能追加 P35-39 P35-39 SET_CMP.request の機能追加 P40-41 P40-41 SET_RSSI_SETTING.request の機能追加 P49 P49 SET_PLL_FIT.request の設定範囲を変更 P57 P57 SET_INT.request のビット追加 P59 P59 SET_SPD.request に 1200bps を追加 - P60 SET_CMP_DURATION.request 追加 P60 P61 RX_DATA.indication に DET_CMP フィールド追加 P61 P62 RSSI.indication の機能追加 P75 P76 INT.indication のコマンドを変更 - P79 GET_INT.request/confirm 追加 - P80-81 GET_ERR_COUNTER.request/confirm を追加

通信資 05‐176 2005.07.28 P3 P3 ブロック部修正 P4 P4 VBG 端子追加と GND_CP 端子削除

P5 P5 VREG_OUT,VREG_CORE 説明の修正と端子番号変更 PLL_CP,PLL_VCO 削除、PLL_LP,PLL_BG 追加 SW_CTL を OpenDrain へ変更

P8 P8 端子番号変更、GND_CP 端子削除 P9 P9 VREG_CORE の記載削除 P19 P19 データインタフェース統合 P38 P38 マスク設定フィールドの制限事項追加 P65 P65 AorB 設定データのビット 2－0 修正 P68 P68 Round_cnt フィールド追加

P90 P90 VBG 端子追加 PLL_CP→PLL_LP，PLL_VCO→PL_BG

通信資 05‐183 2005.8.11 P2 P2 パッケージ名称（TBD）変更 P3 P3 ブロック図端子名変更 P4 P4 裏面 GND 追加 P5 P5 端子入出力極性変更 P11,17 P11,17 FSCLK の周波数範囲の修正 P38 P38 Byte37 の機能説明誤記訂正 P46 P46 RF の状態を変化させるタイマのイネーブル範囲の訂正 P47 P47 タイマ説明訂正 P62 P62 ”CH Status データの詳細”訂正 P65 P65 誤記訂正 P90 P90 応用回路例修正

(注意)タイプミスの変更は含まれません。

FJDL7066-01

ML7066

47/50

改版履歴（つづき）

ページ ドキュメント No. 作成日

改版前 改版後主な変更内容

通信資 05-207 2005.8.29 P25 P25 マンチェスター符号化時の同値連続受信時の復調データの扱いを追記 P32 P32 TRX_OFF 時のみ設定可の制限を削除 P38 P38 ＣＭＰパターンイネーブルビットの追加 P40 P40 RX_ON 以外でのみ設定可の制限を削除 P41 P41 ERR_AOF_MODE ビットの追加 P60 P60 SET_CMP_DURATIN の注記追加 P61 P61 RX_DATA.indication 通知機能のビット追加 P63 P63 Result フィールドの追加 P85-86 P85-93 フローチャートの見直し P90 P94 不要端子（GND_CP,RF_OUT_N 端子）の削除

通信資 05-247 2005.10.12 P5 P5 RF 端子説明変更 P6 P6 SCI 端子極性誤記訂正 P7 P7 その他端子極性誤記訂正 P8 P8 裏面 GND 端子説明追記 P11 P11 VDDRF 入力電圧変更 P12 P12 消費電流見直し P29 P29 RX_DATA.indication 機能説明変更 P37 P37 CMP_IND 説明変更 P38 P38 CMP パターン動作説明変更 P41 P41 Auto_Off 機能説明追記 P43 P43 SET_TX_POW 初期値変更 P57 P57 Bit11（NG_DET）削除 P59 P59 SET_SPD.request の注記修正 P60 P60 RX_DATA.indication 注記修正 P64 P64 GET_TRX_STATE.request の状態表示追加 P76 P76 INT.indication のビット 11 を削除 P94 P94 応用回路修正

通信資 06-030 2006.1.16 P6 P6 DIO 端子特性訂正 P11 P11 サブクロックに関する注意事項追加 P12 P12 特記事項の消費電流測定条件を追加

P16 P16 シンクロナスコニュニケーションインタフェース、送受信データインターフェース

特性見直し P18 P18 SCI タイムチャート変更 P20 P20 DIO タイムチャート変更（DCLK の初期値を明確化） P30-31 P30-31 コマンド記載ページを表に追加 P33 P33 SET_CHANNEL コマンドに注記を追加

P42 P42 SET_RSSI_SETTING コマンドの Control フィールド、RSSI_Disable ビットの

名称を RSSI_Stop へ変更 Ruoud_cnt フィールドの説明追加

P44 P44 SET_TX_POW コマンドの設定範囲を変更 P63 P63 RSSI.indication コマンドの Value について説明追加、注記追加 P89 P89 ERR_AOF_MODE ビットに 0 を設定したときの注意書きを追加 - P92 ERR_AOF_MODE ビットに 0 を設定したときの補足資料を追加 P95 P96 応用回路修正

(注意)タイプミスの変更は含まれません。

FJDL7066-01

ML7066

48/50

改版履歴（つづき）

ページ ドキュメント No. 作成日

改版前 改版後主な変更内容

通信資 06-082 2006.1.26 P13 P13 特性表修正（MCK→XI） P16 P16 DIO タイミング変更 P32 P32 SET_TRX_STATE.confirm の説明追記 P44 P44 SET_TX_POW コマンドの設定範囲を変更 P62 P62 RX_DATA.indication 注記追加 P63 P63 CH_Status の説明を修正 P66 P66 GET_VHANNEL リクエストのフィールドの説明書き修正 P90 P90 フローチャート見直し

通信資 06－109 2006.2.24 P15 P15 RF 特性記載内容変更、特記事項内容見直し P26 P26 DIO 機能説明変更（２）,（５） P31 P31 LSI を ML7066 と明記 P33 P33 動作説明の修正 P36 P36 送受信データの注意書き追記 P37 P37 ErrPMT のデータの定義を追記 P38 P38 G_DETECT のデータの定義を追記 P39 P39 注記修正 P42 P42 ERR_AOF_MODE の説明追加 P44 P44 説明書き追記 P54 P54 注記追加 P55 P55 LSI を ML7066 と明記 P61 P61 注記追加 P63 P63 注記追加 P66 P66 注記追加 P68 P68 SorV の Bit0 の説明書き修正 P82 P82 説明書き修正 P84 P84 点線内の注意書き変更 P92 P92 誤記訂正

通信資 06-147 2006．3.29 P16 P16 DCLK 周波数追加 P23 P23 スリープ復帰条件の追加 P36 P36 プリアンブルパターンの定義説明変更 P37 P37 TRX_SET フィールド説明文修正 P38 P38 TRX_SET フィールド説明文変更（Length=3 設定削除） P39 P39 送信データ設定の優先順位を追加 P42 P42 Control フィールドの説明文修正 P43 P43 判定結果の不等号変更 P48 P48 説明文修正 P61 P61 Confirm 説明追加 P75 P75 図内コマンド設定値の修正 P82 P82 説明文修正 P84 P84 図修正 P85 P85 図修正 P87 P87 説明文修正 P93 P93 説明文修正

通１資 06－019 2006.11.24 ― P92 タイマ設定値における割り込み発生の有無をリリースノートより転記 ― P94 割り込み優先順位をリリースノートより転記 ― P95 DCLK 出力タイミングをリリースノートより転記

FJDL7066-01

ML7066

49/50

通 1 資 07-019 2007.2.18 ― P96 “RX_DATA.indication と DCLK の関係”をリリースノートより転記 ― P102 注意事項をリリースノートより転記

通 1 資 07-111 2007.7.15 P36 P36 SET_CMP_DATA コマンド注記追記 ― P102 突入電流について注意事項追記

― P102 -106

フラクショナルスプリアスについて注意事項追記

通 1 資 07-261 2007.11.14 P102 P102 初期設定変更（詳細は別紙“通 1 外 07-121 ML7066 初期設定時の低消費電

力化について”を参照のこと）

FJDL7066-01 2008.10.18 ― ― ラピスセミコンダクタ標準化フォーマットに変更（正式版 FJDL7066 として登

P95 P95 初期設定に補足説明を追加 FJDL7066-02 2009.3.26 P103 P103 ご注意文 フォーマット変更

(注意)タイプミスの変更は含まれません。

FJDL7066-01

ML7066

50/50

ご注意

本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。 本資料の記載内容は改良などのため予告なく変更することがあります。 本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を説明す

るものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。 本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に起因す

る損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありません。 本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピスセミコンダク

タまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を許諾するものでは

ありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコンダクタはその責任を負うものではありませ

ん。 本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器な

ど）への使用を意図しています。 本資料に掲載されております製品は、「耐放射線設計」はなされておりません。 ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ます。 ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器でのディレーティ

ング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の注意書が守られ

ていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。 極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのある

機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全装置など）へのご使用を意図し

て設計・製造されたものではありません。上記特定用途に使用された場合、いかなる責任もラピスセミコンダクタは負うものでは

ありません。上記特定用途への使用を検討される際は、事前にローム営業窓口までご相談願います。 本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術を輸出する場合、

または国外に提供する場合には、同法に基づく許可が必要です。

Copyright 2009-2013 LAPIS Semiconductor Co., Ltd.

〒222-8575 神奈川県横浜市港北区新横浜 2-4-8 http://www.lapis-semi.com