Sistema básico para el 8085

Tratamiento de los buses

Decodificación de direcciones

La memoria

Diseño del sistema básico

http://micros.myblog.es/ http://issuu.com/microprocesadores/ © 2010 Celestino Benítez Vázquez Todos los contenidos e imágenes publicados en la revista “microprocesadores” son propiedad de su autor quedando prohibida la reproducción total o parcial de esta publicación sin el consentimiento expreso de su autor.

2. SISTEMA BÁSICO PARA EL 8085

Como hemos podido comprobar hasta el momento, el microprocesador ofrece gran potencialidad en la realización y desarrollo de funciones y actuaciones de control en general. Sin embargo también habremos constatado que por sí mismo el microprocesador resulta inoperante, es decir, es preciso acompañarlo de los componentes necesarios para que pueda llevar a cabo la ejecución práctica de los programas que se diseñen. Estos componentes asociados son de muy diversas características y todos y cada uno de ellos desempeñan funciones determinadas y muy concretas.

Los componentes asociados que necesitaremos, deberán resolvernos problemas

lógicos, de control, de direccionamiento, de tratamiento de buses, de almacenamiento de datos, de comunicación de entrada/salida (E/S), etc. Esto nos da idea de la gran variedad de componentes que podemos encontrar para llevar a cabo estas tareas. Sin embargo aquí se tratarán únicamente los elementos imprescindibles para nuestros propósitos, como decodificadores, memorias RAM, memorias EPROM, etc. Además, de forma sistemática y paulatina, se irá desarrollando la forma de acoplamiento de todos los elementos, para finalmente llegar a la construcción de nuestro sistema básico de trabajo.

2.1 TRATAMIENTO DE LOS BUSES

Una de las principales características que presenta el 8085 es poseer un bus de datos (de 8 líneas) multiplexado con la parte baja del bus de direcciones. Este multiplexado quiere decir que en un instante determinado tendremos en las 8 líneas del bus la información perteneciente a una dirección y un instante más tarde tendremos en esas mismas líneas la información perteneciente a un dato.

Corresponde por tanto a la circuitería externa, separar estas señales de modo

apropiado, tal que no se produzcan interferencias por informaciones erróneas en el resto de los componentes del sistema. De esta forma se obtendrá una separación total entre el bus de datos (8 bits) y el bus de direcciones (16 bits).

Como sabemos el microprocesador 8085 dispone de una línea de “control” o

“sincronización” denominada ALE, por medio de la cual suministra un pulso de tensión de nivel lógico 1 cuando se presenta la parte baja de una dirección en el bus AD0,...,AD7 y cuando aparece un dato la señal ALE pasa al estado lógico 0. Deberemos por tanto emplear esta señal de control para separar estas informaciones utilizando un circuito integrado que actúe de cerrojo (latch) y realice la separación física. El esquema de principio responde a la FIG.21A.

Mientras ALE está a nivel lógico 1, la información presente en las entradas del cerrojo, procedente de las líneas AD0,...,AD7 del microprocesador, pasa a las salidas, configurando de este modo la parte baja de las direcciones. En el instante en que ALE pasa a nivel 0, esa información queda almacenada y retenida en las salidas del cerrojo, que no cambiaran su estado mientras ALE no pase a nivel 1. Por tanto ahora puede cambiar la información presente en las líneas AD0,...,AD7 del microprocesador, que nos suministrará el dato oportuno, sin afectar a la parte baja de las direcciones.

Son varios los circuitos que pueden emplearse para este cometido. Uno de los

más comúnmente empleados es el 74LS373 cuya constitución y funcionamiento pueden encontrarse en diversos textos. Nosotros estudiaremos el circuito integrado 8212, fabricado por INTEL y que desarrolla esta función de forma adecuada.

En realidad el 8212 es un puerto de E/S de 8 bits en paralelo. A su salida posee

un latch con buffers de salida en tri-estado. También dispone de una serie de flip-flop que utiliza para atender peticiones de servicio de interrupciones. Con este componente podremos llevar a cabo varias funciones periféricas y de entrada/salida del microprocesador. Se presenta en un encapsulado de 24 patillas que podemos ver representado en la FIG.21B.

AD0AD1AD2AD3AD4AD5AD6AD7

D0D1D2D3D4D5D6D7

CE

RR

OJO

ALE CONTROL

FIG.21A

821

2

DS1MDDI0DO0DI1DO1DI2DO2DI3DO3STBGND

VccINTDI7DO7DI6DO6DI5DO5DI4DO4CLRDS2

123456789101112

242322212019181716151413

FIG.21B

A continuación se describirá de forma concisa la función de todas las patillas de

este componente:

• DO0,... DO7. Son las 8 líneas de salida de datos que están conectadas a 8 buffers no inversores que pueden ser colocados en estado de alta impedancia.

• DI0,... DI7. Son las 8 líneas de entradas de datos a los 8 flip-flop internos de tipo D. La salida de estos flip-flop toman los valores de las entradas mientras la señal STB esté a nivel alto. Cuando STB pasa a nivel bajo se produce el enclavamiento. Los datos de salida se borraran mediante la entrada de puesta a cero CLR .

• GND. Terminal de conexión a masa, o tensión de referencia. • Vcc. Terminal de alimentación (+5V). • STB. Es la entrada strobe o impulso de referencia se toma como clock para el latch

de datos. • MD. Señal de control del estado del buffer de salida y que determina el origen de los

impulsos de clock que llegan al latch de datos. • DS1 y DS2. Son dos entradas de selección de dispositivo. Con DS1=0 y DS2=1 el

componente estará seleccionado. • CLR . Pone a cero el latch de datos. Nivel bajo activo • INT . Línea de salida para una interrupción. Nivel bajo activo.

Dentro de las posibles aplicaciones o modos de conexión del 8212 pueden

mencionarse: su utilización como controlador para un bus bidireccional empleando para ello dos componentes en oposición; conexión como puerto para entrada de interrupciones; como puerto de salida; como latch para separar las direcciones de orden

bajo con el microprocesador 8085 (será la forma en que nosotros lo conectaremos), etc. Si deseamos obtener información adicional de este componente, como pueden ser sus diagramas de tiempos, características de conmutación, etc., debemos acudir a las hojas de características técnicas suministradas por los fabricantes.

La conexión de este circuito integrado con el microprocesador 8085, se realiza

de forma muy simple, según se muestra en la FIG.21C. Como podemos apreciar los pasos a seguir son:

• Conectar directamente a +5V los terminales Vcc, DS2 y CLR . • Conectar a masa los terminales GND, MD y DS1. • Llevar la patilla STB directamente a la salida ALE del microprocesador. • Unir las líneas DI0, DI1, DI2, ..., DI7, a las líneas del microprocesador AD0, AD1,

AD2, ..., AD7, respectivamente.

Realizada la conexión de este modo, cuando el microprocesador inicie su funcionamiento normal, tendremos en las salidas del 8212, la parte baja del bus de direcciones, correspondiendo las salidas DO0, DO1, DO2, ..., DO7 con las líneas de direcciones A0, A1, A2, ..., A7 respectivamente.

821

2

GN

D

MD

DS 1

ALESTB

Vcc

DS

2

CL

R

+5V

FIG.21C

8 085

BU

S D

IREC

CIO

NES

BUS DATOS

AD0 DI0 DO0 A0

AD1 DI1 DO1 A1AD2 DI2 DO2 A2

AD3 DI3 D03 A3

AD4 DI4 DO4 A4AD5 DI5 DO5 A5

AD6 DI6 DO6 A6AD7 DI7 DO7 A7

INT

2.2 DECODIFICACIÓN DE DIRECCIONES

Debemos entender que la mayoría de los componentes que se emplean en los diseños con microprocesadores, necesitan ser conectados a los buses de datos y direcciones, por tanto deben poseer la característica de permitir dejar en estado de alta impedancia las líneas que se conecten a dichos buses. De este modo podremos conectar varios componentes al mismo conjunto de líneas sin que se produzcan interferencias entre ellos, ya que solamente permanecerá activo aquel que sea “seleccionado”, quedando el resto en estado de alta impedancia (tri-estado).

Por tanto los componentes sobre los que debe actuar el microprocesador, además

de las líneas necesarias para conectarse a los buses, deben poseer algún terminal que permita al microprocesador “habilitarlo” para trabajar con él o por el contrario, dejarlo fuera de servicio. Este terminal será el que realiza la selección del componente.

Por otro lado sabemos que el bus de direcciones sirve para seleccionar algún

registro (o alguna dirección) determinado en un componente, por tanto tendremos dos tipos de selecciones simultáneas: • Se debe seleccionar el componente que contiene la dirección o registro al que

necesitamos acceder. • Hay que indicar el registro o la dirección que deseamos dentro del componente.

Para llevar a cabo estos procesos emplearemos el “direccionamiento por

decodificación”, aunque hay otros métodos posibles. Las líneas de dirección más bajas, son las que normalmente se emplean para

apuntar a un registro determinado o a una dirección dada y las líneas de dirección más altas (A15, A14, A13, ...) se llevan a las entradas de un circuito integrado “decodificador” que será el que con una de sus salidas, seleccione el componente que deseamos.

Existen varios decodificadores que pueden ser empleados para este trabajo y que

son de uso corriente. En nuestro caso será utilizado el 74LS138. Se trata de un conocido decodificador de 3 a 8 líneas de lógica transistor-transistor que se presenta en un encapsulado de 16 patillas cuya distribución puede apreciarse en la FIG.22A.

La función de cada una de sus líneas se describe a continuación:

• A0, A1 y A2 son las señales de entrada en código binario. • O0,..., O7 son las líneas de salida con nivel bajo activo. • GND es el terminal de masa o tensión de referencia. • Vcc es la patilla de alimentación (+5V). • E3 es una señal de habilitación activa a nivel alto. • E1 y E2 son señales de habilitación activas a nivel bajo.

A continuación se muestra la tabla de la verdad, a través de cuya observación y

análisis puede apreciarse perfectamente la forma de actuar del decodificador.

A2 A1 A0 O0 O1 O2 O3 O4 O5 O6 O7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1

1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1

1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0

A0A1A2E1E2E3O7GND

VccO0O1O2O3O4O5O6

FIG.22A

74L

S13

812345678

16151413121110 9

En la FIG.22B puede apreciarse el modo en que se puede conectar el decodificador al microprocesador 8085. Como vemos se emplean la línea de dirección más alta (A15) para atacar la entrada de control E3, mientras que las entradas de datos binarias del decodificador (A0, A1, A2) son manejadas por las direcciones A12, A13 y A14 del microprocesador. De esta forma puede utilizarse la línea de dirección A15 también para seleccionar una memoria EPROM, puesto que al comenzar su ejecución el microprocesador arranca en la dirección 0000H en su contador de programa, por lo que tendremos un 0 en la línea A15 con la que podemos seleccionar una EPROM al tiempo que bloqueamos el 74LS138. Las otras dos líneas de control E1 y E2 se colocan a nivel bajo para dejar activo el decodificador. De todas formas es posible dar otra función a estas líneas de control en el diseño global del sistema. Las líneas de salida O0, O1, O2, ..., O7 del decodificador quedarán disponibles para seleccionar los componentes deseados. En cada una de ellas, se colocará una resistencia a +5V para asegurar el nivel lógico 1, en las salidas no activas.

74L

S13

8

FIG.22B

8085

4K7

+5V

Vcc

GN

D

E1

E2

A15 E3A14 A2

A13 A1

A12 A0

O7 CS7

O6 CS6O5 CS5

O4 CS4

O3 CS3

O2 CS2

O1 CS1O0 CS0

2.3 LA MEMORIA.

Para un sistema electrónico diseñado sobre la base de un microprocesador determinado, la memoria es el lugar externo donde se almacenan los programas y los datos, tanto los iniciales como los que se van generando a medida que se ejecuta el programa.

Las memorias deberán disponer de un bus de datos (generalmente de 8 bits), un

bus de direcciones cuyo número de bits depende de la capacidad de almacenaje y de los terminales de control adecuados que permitan un correcto funcionamiento del dispositivo, así como un fácil acceso y la posibilidad de situar los terminales del bus de datos en estado de alta impedancia.

Dentro de las características más destacables de una memoria y esenciales para

su valoración se encuentran los “tiempos de escritura y lectura”, el “tiempo de acceso”, los “tiempos de ciclo”, la “capacidad” (número de bits que pueden almacenarse en la memoria), etc. Todos estos datos, junto a otra serie de parámetros típicos pueden encontrarse en las hojas de especificaciones técnicas que suministran los fabricantes.

Para trabajar con un microprocesador, se dispone básicamente de dos tipos de

memorias: a. Las memorias “pasivas”, de solo lectura, que generalmente se emplean para

almacenar las instrucciones que configuran el programa y los datos necesarios permanentes.

b. Las memorias “activas”, de lectura y escritura, de las que se puede leer y en las que se puede escribir la información deseada. Lo normal es almacenar en ellas los datos y valores que se van generando durante la ejecución del programa, la información que contienen es volátil, es decir puede perderse por un fallo en la alimentación.

A continuación veremos un resumen de las distintas memorias de cada tipo:

• Memoria RAM dinámica: Este tipo de memoria RAM se caracteriza por almacenar

los bits que representan la información, en forma de cargas eléctricas, aprovechando la capacidad generada en un transistor MOS que constituye la “celda” elemental de información. Sin embargo esta carga así almacenada, se va perdiendo con el tiempo, llegando a desaparecer al cabo de unos ms, debido a fugas eléctricas. Es por tanto imprescindible con este tipo de memorias emplear “circuitos de refresco” cuya misión es leer la información que contiene la memoria y volver a guardarla exactamente igual a intervalos de tiempo próximos a 1 o 2 ms. Hay microprocesadores que incluyen un sistema de refresco para trabajar con este tipo de memorias, en caso contrario sería preciso diseñar uno. Las RAM dinámicas poseen gran capacidad de memoria y son muy económicas, suelen emplearse en sistemas que requieren mucha memoria.

• Memoria RAM estática: Es la memoria que emplearemos nosotros en nuestro

sistema. Esta constituida a partir de elementos flip-flop que configuran las celdillas de información, es decir, cada celdilla o flip-flop representa un bit. Su contenido permanece estable (a diferencia de las dinámicas) hasta que eliminemos la tensión de alimentación, momento en que perdemos toda la información almacenada. Si deseamos retener la información de la RAM, no tendremos más alternativa, que

diseñar un sistema de alimentación auxiliar (con baterías por ejemplo) que sustituya a la tensión principal cuando desaparezca.

Existen RAM estáticas de diferente ancho de palabra, en nuestro caso solo

trataremos la RAM de 8 bits. Disponemos en el mercado de una amplia variedad de componentes RAM entre

los que es posible elegir para diseñar un sistema. Nosotros vamos a emplear la memoria RAM 6116, que se presenta en un encapsulado de 24 patillas y podemos ver representada en la FIG.23A. Se trata de una memoria fabricada con tecnología "CMOS" de bajo consumo con una capacidad de 16384 bits, es decir, 2 Kbytes para lectura/escritura.

La descripción de los distintos terminales es la siguiente: - Patillas A0,... A10. Son el bus de direcciones. - Patillas D0,... D7. Constituyen el bus de datos. - Patilla GND. Es el terminal de masa o tensión de referencia. - Patilla Vcc. Es el terminal de alimentación (+5V). - Patilla CS. Entrada de selección de componente. - Patilla OE. Entrada de lectura. - Patilla WE. Entrada de escritura.

(Recuerde que las señales marcadas en negrita tienen nivel activo BAJO).

Para llevar a cabo la interconexión entre esta memoria y el microprocesador,

debemos fijarnos en el esquema de la FIG.23B. Como podemos apreciar, las conexiones a realizar son las siguientes:

- Las líneas de dirección A0, A1, A2, ..., A7 son conectadas a las salidas DO0,

DO1, DO2, ..., DO7 del 8212. - Las líneas de dirección A8, A9 y A10, se conectan a las líneas

correspondientes A8, A9 y A10 del bus de direcciones del microprocesador. - Los terminales D0, D1, D2, ..., D7 de la memoria RAM se conectan a las

líneas AD0, AD1, AD2, ..., AD7 del bus de datos del microprocesador, respectivamente.

- El terminal GND será conectado a masa, mientras que Vcc se lleva a la

alimentación de +5V. - La línea CS, de selección de chip, es conectada a una de las salidas del

decodificador de direcciones 74LS138. - El terminal WE se conecta a la señal WR del microprocesador. - La patilla OE se conecta a la salida RD del microprocesador.

RA

M

611

6

A7A6A5A4A3A2A1A0D0D1D2GND

VccA8A9WEOEA10CSD7D6D5D4D3

123456789101112

242322212019181716151413

FIG.23A

• Memoria ROM: Se trata de una memoria de solo lectura y se emplea para almacenar los programas, dado que su contenido no se pierde aún en ausencia de la tensión de alimentación. Este tipo de memoria debe ser grabada por el fabricante, mientras que el usuario no tiene la posibilidad de variar su contenido. Solo se emplean cuando se requiere un gran volumen de producción y no es preciso introducir modificaciones en los programas.

• Memoria PROM: Tiene características similares a la anterior, con una distribución

de terminales idéntica, por lo que pueden reemplazarlas. Las PROM se compran “vacías” o “limpias”, es decir, sin información alguna y es el usuario quien mediante un “programador” adecuado, les carga el programa. Las celdillas de información poseen dispositivos “fusibles” que según permanezcan intactos o fundidos, representarán los dos posibles estados de información (1 ó 0). Por supuesto, una vez almacenado el programa en la PROM, no podremos modificar su contenido.

• Memoria EPROM: Se trata de una memoria de solo lectura, que también puede ser

programada por el usuario con el dispositivo programador adecuado. Sin embargo las EPROM tienen la particularidad de disponer de una ventana de cuarzo que

8 212

74LS138

CS

+5V

Vcc

GND

RA

M

611

6

FIG.23B

AD7 A7 D7

AD6 A6 D6

AD5 A5 D5AD4 A4 D4

AD3 A3 D3

AD2 A2 D2AD1 A1 D1

AD0 A0 D0

WR WE

RD OE

A10 A9

A8

A15 E3 O7

A14 A2 O6

A13 A1 O5

A12 A0 O4

A11 O3

A10 O2

A9 O1A8 O0

8085

permite el paso de los rayos de luz hasta la cápsula que contiene la memoria en sí. Si hacemos incidir radiaciones ultravioletas sobre dicha ventana conseguimos eliminar la información existente en la memoria, quedando la EPROM dispuesta para ser grabada de nuevo. Este proceso puede repetirse en muchas ocasiones. Son más caras que las anteriores y sus terminales no son totalmente compatibles.

Nosotros emplearemos la EPROM 27256, que posee una capacidad de 32 Kbytes de memoria, es decir, 262144 bits. Su distribución de patillas puede verse en la FIG.23C.

A continuación se describe la función de sus terminales: - Patillas A0,... A14. Representan el bus de direcciones. - Patillas D0,... D7. Representan el bus de datos. - Patilla GND. Representa la tensión de referencia o masa. - Patilla Vcc. Tensión de alimentación. - Patilla Vpp. Entrada de programación. - Patilla CS. Terminal de selección de chip. - Patilla OE. Terminal que habilita las salidas.

Para llevar a cabo la interconexión entre esta EPROM y el microprocesador, no

tendremos más que conectar de forma adecuada las líneas correspondientes de los buses de datos y direcciones, según se muestra en la FIG.23D. Hay que destacar que al disponer esta memoria de 15 líneas de direcciones, emplearemos las líneas A0,... A14 del microprocesador para direccionar todas las posiciones disponibles de la EPROM, efectuando la selección de chip con la línea de direcciones A15 de forma directa y empleándola al mismo tiempo para bloquear el decodificador 74LS138. También debemos conectar la señal RD del microprocesador a la entrada OE de la memoria para efectuar la lectura de datos.

El terminal Vpp (de entrada de programación) debemos conectarlo a +5V, durante su estado de funcionamiento normal.

Si deseamos añadir más memorias EPROM, podremos situarlas en las

direcciones que deseemos dentro del “mapa de memoria” disponible, aunque lo normal es situar las EPROM en bancos consecutivos.

EP

RO

M 2

725

6

VppA12A7A6A5A4A3A2A1A0D0D1D2GND

VccA14A13A8A9A11CSA10OED7D6D5D4D3

1234567891011121314

2827262524232221201918171615

FIG.23C

• Otras memorias: El desarrollo de las tecnologías de fabricación y los continuos avances en la investigación, hacen que el campo de las memorias esté evolucionando constantemente, consiguiéndose componentes con mayores capacidades de almacenamiento, velocidades de acceso mayores y costes más reducidos. Al mismo tiempo se trabaja sobre otros tipos de memorias intentando mejorar determinadas características. Podemos mencionar:

- Las memorias EAROM, que almacenan la información de forma permanente,

pero pueden ser leídas y escritas electrónicamente (aunque los tiempos de escritura son muy superiores a los de lectura).

- Las memorias de “burbujas” que se caracterizan por poseer una densidad elevadísima de almacenamiento aunque son lentas y caras.

- Las memorias PLA o de matriz lógica programable. Se emplean para decodificar o codificar señales lógicas.

8212

RD

+5V

Vcc

GND

EP

RO

M 2

725

6

FIG.23D

A15Vpp

8085

A15

A14

A13

A12

A11

A10

A9

A8

OE

A14

A13A12

A11

A10A9

A8

AD7 A7 D7AD6 A6 D6

AD5 A5 D5

AD4 A4 D4

AD3 A3 D3

AD2 A2 D2

AD1 A1 D1

AD0 A0 D0

2.4 DISEÑO DEL SISTEMA BÁSICO.

Apoyándonos ahora en todo lo visto hasta el momento, podemos realizar nuestro diseño de sistema, para llevar a cabo operaciones básicas con el microprocesador 8085.

Esta tarjeta que estará constituida esencialmente por los componentes

mencionados con anterioridad, responde al esquema de la FIG.24A. En ella podemos ver cómo la conexión de la memoria EPROM se realiza del

mismo modo que se ha indicado en el apartado anterior (ver FIG.23D). El banco de memorias RAM estará constituido en este caso por tres unidades

6116, con idéntico modo de conexión en todas sus líneas a excepción de las líneas de selección de chip, que en este caso serán las CS0, CS1, y CS2 procedentes del decodificador 74LS138.

En lo que se refiere a la conexión del 8212, vemos que nada varía respecto a lo

expuesto en la FIG.21C, únicamente mencionar la colocación de una resistencia de 4K7 a +5V en la señal ALE al objeto de reafirmar los niveles de tensión en esta salida del microprocesador.

Este mismo sistema se emplea en la parte alta del bus de direcciones en el que se

sitúa un bloque de 8 resistencias de 10k cada una conectadas a +5V. El decodificador de direcciones 74LS138, sigue el mismo esquema de conexión

que el mostrado en la FIG.22B. Ahora además se refuerzan las salidas del mismo colocando un bloque de 8 resistencias de 4K7 a +5V. Puede verse como en este caso las salidas CS0, CS1, y CS2, tomadas de las patillas 15, 14 y 13 respectivamente se emplean para direccionar las tres pastillas de memorias RAM que hemos colocado en el sistema.

Puede verse con claridad cómo el microprocesador se sirve de un cristal de

cuarzo de 4 MHz y un condensador de 18 pF, que colocados entre las patillas 1 y 2 generan la oscilación que produce la frecuencia de reloj a la que funcionará el sistema. Es decir, se genera la “frecuencia de trabajo”.

Destacamos además el circuito situado en la señal de entrada RESET IN del

microprocesador (patilla 36) formado por una resistencia de 1K en paralelo con un diodo y un condensador electrolítico de 1 uF. Este circuito es el que asegura un arranque correcto del sistema en el momento de conexión a red iniciándose el contador de programa en la dirección 0000H, después de que la patilla 36 haya alcanzado el nivel lógico 1 (ALTO). Este circuito produce un retardo en el arranque que viene dado aproximadamente por la constante de tiempo RC.

En la parte izquierda de la FIG.24A puede verse que las señales INTR, TRAP,

RST 7.5, RST 6.5, RST 5.5 y HOLD son conectadas directamente a masa para conseguir un correcto funcionamiento del sistema mientras no vayamos a emplearlas. Estas conexiones deben realizarse individualmente para cada señal y mediante puentes fácilmente eliminables de modo que si en un momento dado, para una determinada

aplicación deseamos emplear alguna de ellas, podamos hacerlo sin más que eliminar el puente a masa correspondiente y tratando dicha entrada del modo adecuado.

FIG. 24A

4 MHZ

1

18pF 2

IO/M 34

S1 33

S0 29

INTA 11

SID 5

SOD 4

HLDA 38

TRAP 6

RST 6.5 8

RST 7.5 7

RST 5.5 9

12 AD0 DI0 3 4 A0 D1 12

13 AD1 DI1 5 6 A1 D2 13

14 AD2 DI2 7 8 A2 D3 15

15 AD3 DI3 9 10 A3 D4 16

16 AD4 DI4 16 15 A4 D5 17

17 AD5 DI5 18 17 A5 D6 1818 AD6 DI6 20 19 A6 D7 19

19 AD7 DI7 22 21 A7

30 ALE STB 11

8

085

4K7

8x10

K

21 A8 A8

22 A9 A9

23 A10 A10

24 A11 A11

25 A12 A12 A12 1 12

26 A13 A13 A13 2 13 CS2

27 A14 A14 A14 3 14 CS1

28 A15 A15 A15 6 15 CS0

+5V

8x4K

7

11

10

9

7

4

5

74

LS13

8

RD 20

28 1

+5V100nF

27 A14

26 A13

2 A12

23 A1121 A10

24 A9

25 A8

3 A7 4 A6

5 A5 6 A4

7 A3

8 A2 9 A1

10 A0

22 A15

14

D0 11

2725

6

D7 17 19 A10 D6 16 22 A9

D5 15 23 A8

D4 14 1 A7

D3 13 2 A6

D2 11 3 A5

D1 10 4 A4

D0 9 5 A3

6 A2

7 A1

8 A0

WR 21

RD 20

CS 1812 24

6

116-

1

D7 17 19 A10 D6 16 22 A9

D5 15 23 A8

D4 14 1 A7

D3 13 2 A6

D2 11 3 A5 D1 10 4 A4

D0 9 5 A3

7 A1

8 A0

WR 21

RD 20

CS 1812 24

6

116-

2

D7 17 19 A10 D6 16 22 A9

D5 15 23 A8

D4 14 1 A7

D3 13 2 A6

D2 11 3 A5

D1 10 4 A4

D0 9 5 A3

7 A1

8 A0

WR 21

RD 20

CS 1812 24

6

116-

3

A2 A2

CS

0

CS

1

CS

2

+5V +5V +5V

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

CON1

D7D6D5D4D3D2D1D0

8212

24 1314

12 2 1

16

8+5V

100nF

100nF

CON2

100nF 100nF 100nF

+5V

1K

DS41481uF16V

RESET IN36

20

40

INTR 10

HOLD 39

CLK OUT 37RESET OUT 3

READY 35

WR 31

RD 32

+5V 4K7

CO

N3

CON3

CS3

CS4

CS5

CS6

CS7

ALE

BUS DE DATOS

BUS DE DIRECCIONES

MASA+5V

CON4

CON3

Además deben colocarse distribuidos sobre la tarjeta condensadores de

desacoplo. Lo más usual es situar uno por cada circuito integrado y deberán ir soldados mediante conexiones cortas y a ser posible directamente sobre las patillas de alimentación de los circuitos integrados. Este es un medio eficaz y sencillo para impedir la creación de señales parásitas de alta frecuencia que son derivadas a masa a través del condensador. Normalmente estos condensadores son de 100 nF.

Puede apreciarse también cómo la tarjeta dispone, para su conexión a otros

circuitos, de cuatro conectores: • CON1: Constituido por 16 líneas en las cuales podemos encontrar el bus de

direcciones completo (A0, A1, A2, ..., A15). • CON2: Constituido por 8 líneas en las que podemos encontrar el bus de datos

completo (D0, D1, ..., D7). • CON3: Constituido por un total de 24 líneas entre las que encontramos el bus de

control, el bloque completo de señales de interrupción (que podremos utilizar desde el exterior eliminando previamente los puentes a masa) y las señales de selección de chip que se toman del decodificador 74LS138.

• CON4: Constituido por nueve líneas divididas en dos grupos que sirven para suministrar la alimentación a la tarjeta (+5V y MASA).

Realizadas todas estas consideraciones, no queda más que analizar con

detenimiento, las direcciones de memoria que ocupa cada uno de los componentes que integran esta tarjeta y las direcciones que quedan disponibles para futuras ampliaciones.

Como puede deducirse de la FIG.24A y apoyándonos en los valores que

adquieren las entradas A0, A1, A2 y E3 del decodificador, se tendrá la siguiente distribución de direcciones:

EPROM 27256 Desde 0000H hasta 7FFFH RAM 6116-1 Desde 8000H hasta 87FFH RAM 6116-2 Desde 9000H hasta 97FFH RAM 6116-3 Desde A000h hasta A7FFH Al mismo tiempo, los terminales del decodificador 74LS138 que quedan libres

para añadir nuevos elementos al sistema, responderán a las siguientes direcciones: CS3 B000H CS4 C000H CS5 D000H CS6 E000H CS7 F000H

2.5 EJERCICIOS.

1. Explicar el proceso mediante el cual, el 8212 separa la parte baja del bus de direcciones, del bus de datos. Estudiar cómo podría realizarse este proceso mediante el circuito integrado 74LS373 buscando la información técnica oportuna.

2. Estudiar la posible conexión al sistema, de una memoria RAM de doble capacidad que la 6116. Realizar un esquema de conexión e indicar el mapa de memoria.

3. Estudiar la conexión al sistema de una EPROM de 4K, en lugar de la EPROM de 32K que hemos empleado en la FIG.23D.

4. Explicar el funcionamiento de las memorias RAM. Comparar una RAM estática con una RAM dinámica.

5. Funcionamiento de las memorias EPROM. 6. Buscar, entre la literatura técnica disponible, la configuración y disposición de

terminales, del mayor número posible de memorias RAM y EPROM, indicando la capacidad de cada una de ellas y sus características de funcionamiento.

7. Explicar la función del circuito RC, situado según se muestra en la FIG.24A, en la patilla 36 del microprocesador 8085.

8. Analizar el sistema diseñado en la FIG.24A, especificando la distribución de direcciones de acceso a cada elemento y las direcciones disponibles para ampliaciones.

En el próximo número:

La fuente de alimentación. El filtro de entrada. Los rectificadores. Los filtros de continua. El regulador de tensión. Fuente de alimentación definitiva.

THETHETHETHE

NEWNEWNEWNEW

I+D+II+D+II+D+II+D+I