May 18, 2001G. Chiodini - Fermilab1 Il rivelatore a pixel di Si: Rivelatore ibrido – Silicio come...

May 18, 2001 G. Chiodini - Fermilab 1

Il rivelatore a pixel di Si: Rivelatore ibrido – Silicio come rivelatore

Vantaggi rivelatori al Silicio:• Bassa energia di ionizzazione (<Ei>=3.6eV)

• elevato segnale• Libero cammino medio elevato:

• alta efficienza nella raccolta di carica• Alta mobilita’ e/h (1400/450cm2/Vs)

• veloce raccolta di carica (circa 10/25ns in 300um)• Basso Z (X0=9.4cm)

• multiplo scattering ridotto• Elevata costante dielettrica =11.9=1pF/cm

• bassa capacita’ elettrica (basso rumore)•Tecnologicamente ben sviluppato e compreso

Sensore a giunzione n-p al Si (Spettroscopia)

Rivelatore a strip p/n al Si (misura di posizione)

Termistore al Si (microcalorimetria a T)

Giunzioni polarizzate inversamente

Regime di conduzione electron hopping

0TT

eR


Il rivelatore a pixel di Si: Rivelatore ibrido – Microstrip verso pixel

I rivelatori a microstrip hanno avuto un impatto decisivo nella fisica dei quark pesanti:• Misura della vita media dello D (CERN, E687-FOCUS a FNAL, …).• Misura della vita media del B( LEP,SLD,CDF,D0,…)• Scoperta del quark top a CDF (b-tagging).

Vantaggi microstrip: • Elettronica ai lati• Poco materiale.

Vantaggi pixel:• Punto di misura nello spazio.• Basso rumore.• Resistenza alla radiazione.

Rumore equivalente d’ingresso in carica:• Si riduce con Cinput

• Aumenta con Idark

)(sA

CC

QV

loopopen

inputbackfeed

inputout

darkdark eIi 22


Il rivelatore a pixel di Si: Rivelatore ibrido – Bump-bonding

Rivelatore ibrido: matrice di diodi + matrice di celle di elettronica: •Sviluppo e ottimizzazione indipendenti del sensore e del chip di lettura.• Sono richiesti circa 5000 bump-bonding per cm2 per connettere le celle del sensore con le celle di readout (flip chip technique) .

• Metalli per il bump: Indio (In) e lega SnPb • Under Bump Metal (Cr, TiW, Cu, Au, …): strato di

adesione, barriera di diffusione e prevenzione dell’ossidazione

• Caratteristiche del processo di bonding:1. Indio : Metallo di bump su entrambi i lati,

evaporazione, temperatura ambiente, pressione.

2. Lega SnPb: Metallo di bump su un solo lato, electroplating, alta temperatura, reflow.

Indio e lega SnPb sono tecnologie mature per il bump-bonding a piccolo passo di separazione.


Il rivelatore a pixel di Si: Rivelatore ibrido – Bump-bonding a FNAL

• Prototipi di rivelatori:– Sensori per chip singolo connessi con Indio e SnPb. – Sensori con piu’ chip (multi-chip-module) connessi

con Indio (appena ricevuti con SnPb).– Wafer di 4” e 6” .

• Studio della bonta’ della connessione con sensori dummy:– Studio a larga scala.– Indio, 30 um di passo (AIT). – Lega Pb(63%)/Sn(37%) trattata sia con flux sia con

la tecnica PADS (Plasma assisted dry soldering). Passo 50 um di passo (MCNC).

• Conclusioni:• Contatti validi con Indio e lega Pb/Sn con la

tecnica PADS. • Frazione di contatti difettoso 10-4.

• Prossimi test:• Resistenza a cicli termici.• Irraggiamento (gamma e protoni).• Stabilita’ a lungo termine.

• Problemi aperti: • Wafer di 8”.• Assottigliamento del wafer.• Reworkability, controllo della qualita’, …


Il rivelatore a pixel di Si: Resistenza alla radiazione -

DanneggiamentoLa radiazione danneggia in modo permanente i dispositivi semiconduttori attraverso due meccanismi:• Danneggiamento per dislocazione: atomi di Si spostati introducono difetti reticolari che alterano le propieta’ elettriche del cristallo.• Danneggiamento per ionizzazione: strati isolanti (quali SiO2) liberano portatori che vengono intrappolati in

altre locazioni e nascono campi elettrici parassiti.

),,()(0 TtNeggeNN y

Tt

scc

eff

Effetti sui dispositivi CMOS (resistivita’ cm)• Shift di Vgate (charge-up del SiO2 di gate).• Canale di conduzione parassita (charge-up del SiO2

distribuito): - tra drain e source - tra dispositivi vicini.

VIdark kTgapeV

dark eTI 22

• Generazione di accettori (sensibile a t e T):

Effetti sul sensore (resistivita’ Kcm)• Incremento della corrente di leakage (shot noise):

• Riduzione dell’efficienza della raccolta di carica.• Riduzione del potenziale di breakdown.


Il rivelatore a pixel di Si: Resistenza alla radiazione – sensori n+/n/p

Elevata dose di radiazione doping di tipo p alta Vdep

Vdep> Vdbreakdown rivelatore parzialmente svuotato

No corrente di superfice sul cut-edge

Isolamento inter-pixel

Struttura multi-guard ring

2

2dqNV eff

dep Vdep =potenziale di svuotamento,

d=spessore del rivelatore, =costante dielettrica, Neff= concentrazione portatori maggioritari

21310 cmfluence

type inversion

Tecnologia n+/n/p


Il rivelatore a pixel di Si: Rivelatori ibridi a pixel – Sensori Ossigenati

Risultati della collaborazione ROSE (RD48):• Dopo il type-inversion la Vsvuotamento cresce piu’ lentamente con la dose totale di protoni se nel silicio sono aggiunte in modo controllato impurezze di ossigeno.• Nessun beneficio rispetto ai neutroni con la stessa tecnica.• L’incremento della corrente di buio non e’ alterato.

La resistenza alla radiazione puo’ essere migliorata mediante un’ingegneria dei difetti reticolari


Il rivelatore a pixel di Si: Rivelatori ibridi a pixel – sensori a FNAL

Sintef BTeV-CMS Wafer: • 22 wafers n+/n con tecnica d’isolamento p-stop sul lato di readout side. 4 wafers sono ossigenati.

• Spessore:300 m.

• Resistivita’: 1.0-2.0 kcm.

• Polishing: entrambi i lati

• Passivazione: entrambi i lati

• Misura delle caratteristiche IV e CV condotte a FNAL su sensori (prima e dopo il dicing del wafer).• Sensori con isolamento di tipo individual e common p-stop.• Sensori con diverse strutture di guard ring (3, 15, 18 anelli).

18 guard ringossigenato


Il rivelatore a pixel di Si: Resistenza alla radiazione – Dispositivi CMOS

Resistenza alla radiazione in tecnologia 0.25 um CMOS:• Vthtox

2 per tox0.5um.• Vthtox

3 per tox0.5um (tunnel quantistico).• Canali di conduzione parassiti si possono evitare con particolari layout (enclosed geometry e guard ring). Dispositivo a

geometria chiusa:

Dispositivonormale

dispositivo MOS a canale N

S

G

D

G

D S

Il guard ring attorno al dispositivo non e’ mostrato

2)(2 thGS

ox

oxnD VV

L

W

tI

Latch-upSingle event upset

in una cella di memoriaSingle event effect• Indotti da frammenti e rinculi di nuclei ionizzanti.• Danneggiamento totale o parziale del gate: gate rapture.• Drain e source sono nodi sensibili: latch-up e SEU.

p,n,

Z>>1

On


R&D a FNAL: Il chip di readout FPIX

• FrontEnd ottimizzato per 132ns di crossing (BCO).• Architettura a colonne e readout data driven.• 0.25um CMOS con layout resistente alla radiazione.

Compensazione della corrente di leakage di un solo segno (n+/n/p)

Fpix1microfoto


R&D a FNAL: Studi condotti in laboratorio – Calibrazione relativa

Rivelatore( chip+sensore)

Threshold(e-)

Eq. Inp. Noise (e-)

FPIX0 celle regolari p_sprayp_stop

22003502500400

801010515

FPIX0 celle alto guadagnop_sprayp_stop

12501601500230

6788315

FPIX1 p_stop 3800380 11030

Vpulse

noise

th

noise

pulse

VVdV

VEfficiency

02

2

2 2

)(exp

2

)(

calpulseinj CVQ

Vpulse

Forma dell’impulso di calibrazione del generatore di segnali

Iniezione di e-


R&D a FNAL: Studi condotti in laboratorio – Calibrazione assoluta

Calibrazione dello ADC di rivelatori a pixel strumentati con FPIX0 (una sorgente e’ sufficiente)

Calibrazione delle 4 soglie dei rivelatori a pixel strumentati con FPIX1 (necessita 2 sorgenti)

Tb

Ag

CollimatoreFluorescenza

fotoe-

Am241 emettitore


R&D a FNAL: Studi condotti in laboratorio – Modulo a 5 chip per FPIX1

ATLAS 16 chips T1 p-stop

5 Fpix1 chips

HDI flex circuit

Layer Pair 1

Layer pair 2 Conductor

Dielectric Cu / Ni / Au

L AYER PAIR

Upilex-SGA

M1

M2

M3

M4

Fujitsu - Multilayer Kapton High Density Interconnect cable. Elevata densita’ di tracce conduttrici:• Distanza tra tracce = 40 m• Distanza tra ponti = 208m (350m)

Prototipo di HDI:• laminato su un circuito stampato• 5 chip connessi ad un sensore ATLAS (bump-bonding).• 5 chip connessi allo HDI(wire bonding).


Sensor

Kapton

-Silicon Glue

Kapton

Layer 3

Kapton

Layer 2

Dielectric Layer

Bias Window

Gold Epoxy

Metal Layer 4

Metal Layer 3

Metal Layer 2

Metal Layer 1

Analog Digital

Digital lines

Ground High Voltage Flex

Circ

uit

Analog lines

Kapton

Layer 1

Bias Pad (1mm2)

• Line width: Line width: 3535mm

• Line to line clearance: Line to line clearance: 3535mm

• Metal layer thickness: Metal layer thickness: 1010mm• Via pad: Via pad: 108108mm• Lamination: Lamination: 55m epoxym epoxy• Film thickness (Apical): Film thickness (Apical): 2525mm

R&D a FNAL: Studi condotti in laboratorio – Modulo a 5 chip per FPIX2Prossimo prototipo di HDI:• Laminato sul sensore.• Realizzato al CERN.• Vicino al baseline.


R&D a FNAL: Studi condotti in laboratorio – Test a livello di wafer

• I Pad del chip FPIX1:• su entrambi i lati• doppia fila su un lato• alta densita’(200pads)

• I test elettrici fatti prima del dicing (su wafer) risultano accurati.

Curve di soglia del chip FPIX1 prima del “dicing”

Setup e probe-card Contatti tra probe-card e

chip nel lato a doppia fila di pads


R&D a FNAL: Studi condotti in laboratorio – Laser test

6 m spot

lens

fibercollimators

Laser window 30 m by 100 m

sin

90% lightattenuation

TEST IN PROGRAMMA: • Studio dello spostamento del profilo di carica in presenza di B (angolo di Lorentz ed effetti non lineari in E).• Misura della profondita’ della zona di svuotamento dei sensori prima e dopo irraggiamento.

Molteplicita’ del cluster di pixel sopra soglia al cresce della soglia del chip di lettura per una fissata intensita’ dell’impulso laser.

• Lunghezza d’onda del laser: = 1056 nm.• Coefficiente di assorbimento in Silicio:a()=127m.

May 18, 2001G. Chiodini - Fermilab1 Il rivelatore a pixel di Si: Rivelatore ibrido – Silicio come...

Documents

Transcript of May 18, 2001G. Chiodini - Fermilab1 Il rivelatore a pixel di Si: Rivelatore ibrido – Silicio come...