Mach KD Vi Sai
-
Upload
le-viet-tam-phuc -
Category
Documents
-
view
40 -
download
3
description
Transcript of Mach KD Vi Sai
1
CHƯƠNG 4
MẠCH KHUẾCH ĐẠI VI SAI
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
2
4.1. Sơ đồ, phân tích mạch một chiều và xoay chiều
4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra
4.4. Hệ số nén tín hiệu đồng pha (CMRR)
4.5. Phân tích mạch khuếch đại vi sai sử dụng mô hình nửa mạch
4.6. Phân cực KĐ vi sai sử dụng nguồn dòng
4.7. Mạch khuếch đại vi sai dùng MOSFET: Phân tích mạch một chiều
4.8. Đặc tính truyền dẫn tín hiệu nhỏ
4.9. Thiết kế mạch khuếch đại vi sai
4.10. Mạch khuếch đại hai tầng
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock
Nội dung chương 4
4.1.Sơ đồ, phân tích mạch một chiều và xoay chiều
Mạch khuếch đại vi sai,bao gồm cả mạch C chung/B chung mắc liên tiếp, loại bỏ tụ lọc nhiễu cao tần, cũng như tụ liên lạc tại ngõ vào và ngõ ra của mạch khuếch đại được nối trực tiếp.
Mỗi mạch khuếch đại có hai ngõ ra.
Hiệu điện thế vi sai ở ngõ ra là
sự khác nhau về điện thế giữa
cực collector và cực drain của
hai transistor. Tín hiệu đầu ra
so với đất có thể được lấy từ
cực collector/drain.
Mạch khuếch đại vi sai lí
tưởng sử dụng hai transistor
hoàn toàn giống nhau.
4.1. Sơ đồ, phân tích mạch một chiều
Tín hiệu ngõ vào được đưa về 0,
các cực phát được nối lại với
nhau.
Nếu các transistor là phù hợp,
BEV
BE2V
BE1V
CV
C2V
C1V
CI
C2I
C1I
EI
E2I
E1I
BI
B2I
B1I
EE2R
BEV
EEV
EI
E
IFC
I
F
CI
BI
CR
CI
CCV
C2V
C1V CE2
VCE1
V
V0C2
VC1
VOD
V
Dòng điện tại các cực là bằng nhau.
Phân tích mạch một chiều (ví dụ 1)
Ví dụ 1: Tìm Q-points của transistor trong mạch khuếch đại vi sai.
Biết: VCC=VEE=15 V, REE=RC=75kW, F =100
Phân tích mạch:
EE2R
BEV
EEV
EI
E
IFC
I
F
CI
BI
EV
CV
CEV
CR
CI
CV 15
Do tính đối xứng, cả hai
transistor được phân cực tại
Q-point (94.4 mA, 8.62V)
A3.95)3102(75
V7.015m
W
EE2R
BEV
EEV
EI
A4.94101
100m
EI
EI
FCI
A944.0100
A4.94m
m
F
CI
BI
V62.8V)7.0(--V92.7
V92.715
EV
CV
CEV
CR
CI
CV
Do tính đối xứng, cả hai
transistor được phân cực tại
Q-point (94.4 mA, 8.62V)
Ví dụ 1: Tìm Q-points của transistor trong mạch khuếch đại vi sai.
Biết: VCC=VEE=15 V, REE=RC=75kW, F =100
Phân tích mạch:
Phân tích mạch một chiều (ví dụ 1)
4.1. Sơ đồ, phân tích mạch xoay chiều
21id
v
icvv
22id
v
icvv
Phân tích mạch sử dụng phương
pháp xếp chồng các phần của chế
độ vi sai và chế độ chung.
21 cv
cv
odv
221 c
vc
v
ocv
icvid
v
ccAcd
A
dcAdd
A
ocvod
v
Add = Hệ số khuếch đại vi sai
Acd = common-mode to differential-mode
conversion gain
Acc = Hệ số khuếch đại chế độ chung
Adc = differential mode to common-mode
conversion gain
Đối với mạch khuếch đại đối xứng lí tưởng,
Acd = Adc = 0.
Tín hiệu ngõ vào thuần vi sai thì sẽ cho tín
hiệu ngõ ra thuần vi sai và ngược lại.
icvid
v
ccAdd
A
ocvod
v 0
0
4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra
0ev0)22(ev
ev)4
v3
v)((
mggEE
GEE
Ggmg
2id
v
4v
ev2id
v
3v ev
2id
v
4v
Hiệu điện thế của tín hiệu ngõ ra:
2id
v
c1v
CRmg
2id
v
c2v
CRmg
idv
odv
CRmg
2id
v
3v
Cực emitter trong mạch khuếch đại vi sai được xem
như là nối đất cho tín hiệu ngõ vào chế độ vi sai.
CRmg
ddA
0ic
vidvod
v
Hệ số khuếch đại vi sai cho tín hiệu ra cân bằng, :
Nếu cả vc1 và vc2 được dùng riêng rẽ như là một ngõ ra, ngõ ra này được gọi
là ngõ ra đơn.
c2v
c1v
odv
Add1
=vc1
vid v
ic=0
=-gmRC
2=Add2 22
0ic
vidvc2
v
2dd
AC
Rmg
ddA
Điện trở ngõ vào ở chế độ vi sai là điện trở ở tín hiệu nhỏ được chỉ định cho
điện áp ngõ vào ở chế độ vi sai giữa nền của hai transistor.
Nếu vid =0, . Đối với tín hiệu ngõ ra đơn, C
RorCR
odR 2)(2
CR
odR
r
)2/id
v(
b1i
r2
idv
b2ib1i
or in the loop
Hoặc trong vòng ridR 2b1i/idv
4.2. Hệ số khuếch đại vi sai và trở kháng vào, ra
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra
Cả hai nhánh của mạch khuếch đại vi sai là đối xứng
với nhau. Vì vậy dòng điện tại các cực và điện áp cực
thu là giống nhau. Đặc tính của cặp vi sai ngõ vào ở
chế độ chung là tương tự với mạch khuêch đại E
chung (hoặc S chung) với điện trở lớn ở cực emitter
(hoặc source).
Hiệu điện thế ngõ ra: EERor )1(2
icv
bi
icv
)1(2bi
c2v
c1v
EERor
CRo
CRo
icv
icv
)1(2
)1(2b
i)1(2ev
EERor
EERo
EERo
EEV
CV
EER
CR
EERor
CRo
ccA22)1(2
0id
vicvocv
Hệ số khuếch đại kiểu chung:
Đối với nguồn cung cấp đối xứng, hệ số khuếch đại kiểu chung = 0.5. Vì vậy,
điện áp ngõ ra kiểu chung và Acc = 0 nếu REE không xác định. Ta có kết quả
này do trở kháng ngõ ra của transistor được bỏ qua. Biểu thức chính xác:
Vì vậy, hệ số khuếch đại chuyển đổi chế độ chung bằng 0. 0c2
vc1
vod
v
EERoro
CRccA
2
11
EERo
rEERor
icR )1(
22
)1(2
bi2ic
v
22
CRorC
RocR
Cả 2 phần được mắc
song song với nhau
4.3. Hệ số khuếch đại đồng pha và trở kháng vào, ra
4.4. Hệ số nén tín hiệu tín hiệu đồng pha (CMRR)
Với tín hiệu vi sai ngõ ra, hệ số khuếch đại kiểu chung của mạch khuếch
đại cân bằng là bằng 0, CMRR là không xác định. Đối với tín hiệu ngõ ra
cân bằng,
ER
mg
ER
mg
ER
mg
CR
mg
CR
mg
ccAdd
A221
21
CMRR
Với tín hiệu vi sai ngõ ra, hệ số khuếch đại kiểu chung của mạch khuếch
đại cân bằng là bằng 0, CMRR là không xác định. Đối với tín hiệu ngõ ra
đơn,
ERmgERmg
ERmgC
RmgC
Rmg
ccAdd
A
cmAdm
A
2/1
21
2/2/CMRR
Mô tả khả năng khuếch đại một tín hiệu vi sai ngõ vào mong muốn của một
mạch khuếch đại và bỏ qua các tín hiệu ngõ vào kiểu chung không mong muốn.
c2v
c1v
odv
Để đạt CMRR cao, RE lớn và gm, tuy nhiên, RE lớn sẽ làm giảm gm
Sử dụng nguồn dòng, IE lớn cùng với gm lớn. 13
Vid/2
VCC
RC
vC2 vC1
RC
RE
-VEE
Vid/2
ERmg
ERmgC
RmgC
Rmg
ccAdd
A
cmAdm
A21
21
CMRR
4.4. Hệ số nén tín hiệu tín hiệu đồng pha (CMRR)
Ví dụ 2
; ;
1
11.3 12.22 ; 1.11
5.1 2
44 2.25 100
RE C RE
m o
I mA I I mAk
g mS r k r k
W W
Ví dụ: Tìm CMRR của một mạch khuếch đại vi sai. Biết:
14
Vid/2
VCC
RC
vC2 vC1
RC
RE
-VEE
Vid/2
Đáp Án:
CMRR như vậy thì không
đủ lớn cho nhiều ứng dụng
15
Vid/2
VCC
RC
vC2 vC1
RC
RE
-VEE
Vid/2
ERmg21CMRR
dBdBCMRR
mSKERmg
06.53)8.449lg(20
8.449441.5212CMRR
W
Ví dụ 2
4.5. Phân tích mạch khuếch đại vi sai sử dụng
mô hình nửa mạch
Mô hình nửa mạch được xây dựng bằng cách
vẽ mạch khuếch đại vi sai ở dạng đối xứng
đầy đủ - các nguồn cung cấp được chia làm
hai nữa mắc song song bằng nhau, điện trở
cực phát được chia làm hai nữa song song
bằng nhau.
Tất cả các dòng điện và điện áp trong mạch
đều không thay đổi.
Đối với tín hiệu ở chế độ vi sai, các điểm nằm
trên đường đối xứng được nối đấy trong việc
phân tích mạch ac
Đối với tín hiệu ở chế độ chung, tất cả các
điểm nằm trên đường đối xứng được thay thế
bằng một mạch hở.
Áp dụng các định luật để vẽ mô
hình nữa mạch, hai nguồn cung
cấp và cực phát được nối đất.
Mô hình nữa mạch đại diện cho
tầng khuếch đại cực phát chung.
2id
v
c1v
CRmg
2id
v
c2v
CRmg
idv
c2v
c1vov
CRmg
Phân tích mô hình nửa mạch:
ridR 2
b1i/
idv
)(2 orCR
odR
4.5. Phân tích mạch khuếch đại vi sai sử dụng
mô hình nửa mạch
Tất cả các điểm nằm trên đường đối xứng trở thành mạch hở.
Mạch DC với VIC = 0 được dùng để tìm Q-point của mạch khuếch đại.
Mạch cuối cùng được sử dụng để phân tích tín hiệu của chế độ chung và đại
diện cho mạch khuếch đại cực phát chung với điện trở cực phát 2REE.
4.5. Phân tích mạch khuếch đại vi sai sử dụng
mô hình nửa mạch
4.6. Phân cực KĐ vi sai sử dụng nguồn dòng
Mạch khuếch đại vi sai được phân cực bằng nguồn dòng điện tử để ổn định điểm làm việc và tăng giá trị của REE để cải thiện CMRR
Nguồn dòng điện tử có dòng Q-point ISS và an
trở kháng ngõ ra RSS như trong hình.
Mô hình DC của nguồn dòng điện tử là một
nguồn dòng dc, ISS trong khi mô hình ac là
một điện trở RSS.
SSR
0V
SSI
DCI
4.6. Phân cực KĐ vi sai sử dụng nguồn dòng
4.7. Mạch khuếch đại vi sai dùng MOSFET:
Phân tích mạch một chiều
Op amps sử dụng MOSFET có trở kháng
ngõ vào lớn và tốc độ thay đổi cao hơn
nhiều so với các tầng sử dụng transistor
lưỡng cực.
Sử dụng phương pháp phân tích nửa
mạch, ta có IS = ISS /2.
nKSS
I
TNV
nKD
2I
TNV
GSV
TNV
GSVn
K
DI
2
2
DR
DI
DDV
D2V
D1V 0oV và
GSV
DR
DI
DDV
SV
DV
DSV
SSI
DCIV
SSR
0V
SSI
DCI
00
Bởi vì GSVS-V00V
Phân tích mạch DC (ví dụ 3)
Ví dụ 3: Tìm Q-points của transistors trong mạch khuếch đại vi sai.
Biết: VDD=VSS=12 V, ISS =200 mA, RSS = 500 kW, RD = 62 kW, l = 0.0133 V-1,
Kn = 5 mA/ V2, VTN =1V
Phân tích mạch:
A100m2SS
I
DI
V20.125mA/V
A2001
mGS
V
V7V2.1)A)(62k100(-V12 W mDS
V
Để duy trì hoạt động trong vùng thắt của M1 cho VIC khác không ,
V8.6
TNV
DR
DI-
DDV
ICV
TNV
DR
DI-
DDV-
ICV
GDV
TNV
DSV
GSV
SDV
GSV
GDV
Hệ số khuếch đại vi sai
2id
v
d1v
DRmg
2id
v
d2v
DRmg
idv
odv
DRmg
Nút nguồn trong mạch khuếch đại vi sai được xem như nối đất
Hệ số khuếch đại vi sai của tín hiệu ra cân bằng:
Hệ số khuếch đại của ngõ ra single-end:
DRmg
ddA
0ic
vidvod
v
220
icvid
vd1
v
1dd
AD
Rmg
ddA
220
icvid
vd2
v
2dd
AD
Rmg
ddA
id
RD
Rod
R 2
Hệ số khuếch đại đồng pha
Nguồn dòng điện tử được mô hình hóa bởi hai lần trở kháng
ngõ ra ở tín hiệu nhỏ của nó, đại diện cho trở kháng ngõ ra
của nguồn dòng.
Mô hình nửa mạch ở chế độ chung tương tự với mạch khuếch
đại đảo với điện trở nguồn 2RSS.
icv
21d2v
d1v
SSRmgD
Rmg
icv
icv
21
2
sv
SSRmgSS
Rmg
0d2
vd1
vod
v Vì vậy, hệ số chuyển đổi chế độ chung = 0
SSR
DR
SSRmgD
Rmg
ccA221
0id
vicvocv
Do hệ số khuếch đại dòng rất lớn
của FET, ro có thể được bỏ qua.
ic
R
Hệ số nén tín hiệu đồng pha (CMRR)
Đối với tín hiệu ngõ vào thuần kiểu chung, tín hiệu ngõ ra của mạch khuếch đại
dùng MOS được cân bằng là 0, CMRR là không xác định. Đối với ngõ ra single-ended,
RSS (lớn hơn nhiều sơ với REE và vì vậy cung cấp một Q-point ổn định hơn) nên cực đại.
Để so sánh trực tiếp mạch khuếch đại dùng MOS và BJT, ta giả sử mạch khuếch đại MOS được phân cực bởi:
Từ các dữ liệu trong ví dụ, CMRR của mạch khuếch đại MOS là CMRR=54 or 35 dB (gần 10 dB xấu hơn trong mạch khuếch đại dùng BJT).Để tăng CMRR trong mạch khuếch đại sử dụng BJT và FET, nguồn dòng với điện trở RSS hoặc REE lớn được sử dụng.
SSRmg
SSR
DR
DRmg
ccAdd
A
cmAdm
A
)2/(
2/)(2/CMRR
SSI
GSV
SSV
SSR
TNV
GSV
GSV
SSV
TNV
GSV
SSR
SSI
TNV
GSV
SSR
DI
)(2CMRR
Biên độ điện áp ngõ vào ở chế độ đồng pha
Đối với nguồn cung cấp đối xứng, VEE >> VBE, và RC = REE,
EER2
CR
F
CCV
BEV
EEV
EER2
CR
F
CCV
ICV
EER
EEV
BEV
ICV
FCI
ICV
CR
CI
CCV
CBV
1
1
2
0
3CC
V
ICV
4.8. Đặc tính truyền dẫn tín hiệu nhỏ
Mạch khuếch đại vi sai sử dụng MOS cải thiện biên độ của tín hiệu tuyến
tính ngõ vào đặc tính méo của mạch chỉ dùng một transistor.
Méo bậc hai được loại bỏ và méo được giảm rất lớn. Tuy nhiên méo
chiếm ưu thế khi MOSFET are nor perfect square law devices và méo
cũng xuất hiện khi điện áp phụ thuộc vòa trở kháng ra của transistor.
22
2 TNV
GS2v
TNV
GS1vn
K
D2I
D1I
2id
v
GSV
GS2v
Đối với mạch khuếch đại vi sai đối xứng với ngõ vào thuần vi sai:
2id
v
GSV
GS1v
idvmg
idv
TNV
GSVnK
D2I
D1I
4.9. Thiết kế mạch khuếch đại vi sai (ví dụ 4)
• Ví dụ 4: Tìm Q-points của
transistors trong mạch khuếch đại vi
sai.
• Biết: Adm=40 dB, Rid >250 kW,
đơn cực CMRR> 80 dB, VIC ít nhất
phải bằng ±5V
BJT với có thông số : F =100, VA
=75V, IS =0.5 fA
• Giả sử: mạch hoạt động trong
vùng tích cực, nguồn cung cấp đối
xứng, o = F, vid cực đại ±30 mV.
voc
4.9. Thiết kế mạch khuếch đại vi sai (ví dụ 4)
μA20
rT
VoC
I
• Ví dụ 4: Tìm Q-points của transistors trong
mạch khuếch đại vi sai.
• Biết: Adm=40 dB, Rid >250 kW, đơn cực
CMRR> 80 dB, VIC ít nhất phải bằng ±5V
BJT với có thông số : F =100, VA =75V, IS =0.5
fA
• Giả sử: mạch hoạt động trong vùng tích cực,
nguồn cung cấp đối xứng, o = F, vid cực đại
±30 mV.
•Phân tích mạch:
Adm=40 dB =100. Để có được hệ số khuếch đại
này, ta dùng BJT. Với Adm = gm RC =40 IC RC , ta
có thể đạt được hệ số khuếch đại này với một điện
áp 2.5 V đặt trên RC.
Đối với mạch khuếch đại vi sai lưỡng cực, Rid
=2r, so, r =125 kW.
Chọn IC = 15 mA . Vì vậy RC =2.5 V/15 mA =167
kW. Chọn RC = 180 kW.
VIC = 5V cần một điện áp tại cực collector
voltage ít nhất là 5 V tại mọi thời điểm. Vid
cực đại bằng ±30 mV cho mạch tuyến tính.
Vì vậy thành phần ac của ngõ ra vi sai
<100(0.03 V)=3V, tại mỗi collector sẽ xuất
hiện mội nửa. Vì vậy VRC <4 V( 2.5 V dc +
1.5 V ac) và nguồn cung cấp dương phải được
đảm bảo
Chọn VCC =10 V để lái được dung hạn 1 V theo
như mong muốn. Với nguồn cung cấp đối
xứng, VEE = -10 V. Single-ended CMRR = 80
dB cần được đảm bảo. Chọn nguồn dòng với
IEE =30 mA and REE > 20 MW
V94)V5(V4 IC
VCC
V
MΩ7.16)μA15)(V/40(
410CMRR
mgEER
voc
4.9.Thiết kế mạch khuếch đại vi sai (ví dụ 4)
4.10. Mạch khuếch đại hai tầng
Để có hệ số khuếch đại cao hơn, mạch
khuếch đại pnp C-E được nối vào ngõ ra
của tầng ngõ vào vi sai.
Nối đất giả định tại cực emitter cho phép
tầng ngõ vào đạt được hệ số khuếch đại
đảo hoàn toàn mà không cần phải sử dụng
sử dụng tụ lọc nhiễu.
Pnp transistor cho phép ghép trực tiếp các
tầng với nhau, cho phép cực emitter của
pnp được nối với đất và cung cấp một đồ
dời điện áp để đưa ngõ ra về không.
Tụ liên lạc và tụ lọc nhiễu cao tần được
loại bỏ .
Mạch khuếch đại vi sai cung
cấp tín hiệu đầu vào vi sai như
mong muốn, CMRR và tín hiệu
ngõ ra sao với đất.
4.10. Mạch khuếch đại hai tầng Mạch này yêu cầu một điện
trở được mắc nối tiếp với cực
emitter của Q3 để ổn định Q-
point (vì dòng thu của Q3 phụ
thuộc theo hàm mũ với điện áp
base-emitter), tại mức hao tổn
của hệ số khuếch đại điện áp.
Với mạch tương đương dc, IE1= IE2 = I1 /2. Nếu
dòng nền của Q3 được bỏ qua và hệ số khuếch đại
dòng C-B là 1,
Vì tín hiệu ngõ vào bàng 0, nên ngõ ra cũng bằng 0
IS3 là dòng bão hòa. For zero offset voltage
BEVC
R1
I
CCV
CE2V
CE1V
2
REE
VC3
I /CCVEC3V
S3I
C3I
TVEB3V 1ln
S3I
C3I
F3
C3I
2
1I
F
TV
CR
S3I
C3I
TV
EBV
C)R
B3I-
C2(I
1ln
2
1ln3
Nửa mạch có thể được tạo nên tự sơ đồ mạch
tương đương ac cho dù sự bất đôi xứng của
nó, vì điện áp thay đổi tại cực collector của
Q2 là không ảnh hưởng dòng của transistor
hoạt động trong vùng tích cực.
Từ mô hình tín hiệu nhỏ,
Rm
gvt
A
rC
Rmg
LRm
g
vtA
3c2
vov
2
)3
(2
212
2
idvc2
v
1
4.10. Mạch khuếch đại hai tầng
)3
)(3
(2
2
21c2
v
ov
idv
c2v
idv
ov
Rm
grC
Rmg
vtA
vtA
dmA
12
22
idi/
idv
rr
idR R
orR
outR
3
4.10. Mạch khuếch đại hai tầng
)3
(
1221
32
c2v
ov
icv
c2v
icv
ov
Rm
gR
mg
rC
Rm
g
cmA
122
1221
CMRR Rm
g
Rm
g
cmA
dmA
)3)(3
(2
2
c2v
ov
idv
c2v
idv
ovRmgrCRm
g
dmA
iic
vic
1 2R1
4.10. Phân tích AC-chế độ đồng pha-CMRR