Les entrées/sorties Les périphériques - iro....

Click here to load reader

  • date post

    16-Mar-2018
  • Category

    Documents

  • view

    217
  • download

    4

Embed Size (px)

Transcript of Les entrées/sorties Les périphériques - iro....

  • 1

    Les entres/sortiesLes priphriques

    La fonction dun ordinateur est letraitement de linformation (fonctionralise au niveau de la mmoire etlUC). Lordinateur acquiert cetteinformation et restitue cette informationau moyen dE/S

  • 2

    La fonction de communication

    Les changes dinformations entre lespriphriques, le processeur central, lammoire centrale

    Entre Traiter Sortie

  • 3

    Entres/Sorties

    Les priphriques Dispositifs matriels permettant dassurer

    les changes dinformations en entre eten sortie entre lordinateur et lextrieur oude stocker de manire permanente desinformations

    Clavier Souris Imprimantes crans,

  • 4

    Simple Configuration des E/S

    Contrleur E/S Composant E/S

    Dans le modle LMC E/S modlises par des paniers IN/OUT

    Dans un ordinateur rel ces dernierssont remplacs par un contrleur

  • 5

    Contrleurs E/S Communication entre les modules du

    processeur et les priphriques Le but est dadapter la diversit des

    priphriques (dbit, tps de rponse, formatdes donnes, etc.) une interface communeobissant aux normes adopts par leconstructeur

    Double nature Communication avec la mmoire centrale et le

    microprocesseur Au travers de bus dits bus dextension (ISA, USB, PCI, )

    Communication avec les priphriques Pilotage

  • 6

    Entres/Sorties

    Processeur central

    Mmoirecache

    Mmoire centrale

    Unit dchange

    Rseau

    Bus

  • 7Copyright 2010 John Wiley & Sons, Inc. 7

    Exemples de composants E/S

  • 8

    Gestion des entres-sorties

    Trois mthodes de gestion des entres-sorties La liaison programme Les entres-sorties pilotes par les

    interruptions Lutilisation dun dispositif permettant des

    accs directs la mmoire, DMA

  • 9

    Liaison programme Modle le plus simple dans lequel le contrleur E/S est

    connect une paire de registres E/S(donne&adresse) dans le CPU via un bus

    Processeur central est totalement utilis pour contrleret piloter les changes avec le priphrique Transfert dun mot la fois; le CPU reste bloqu durant

    toute la dure de lchange

  • 10

    Liaison programme Analogie entre les registres et les panier IN/OUT du

    modle LMC En pratique, il y a plusieurs priphriques connects au

    CPU (on utilise le champ dadresse de linstruction E/S;LMC capacit dadresser 100 E/S)

    Communication trs lente Utilisation:

    Clavier dordinateur communication avec des contrleurs E/S

  • 11

    Liaison programme Le processeur fait une attente active: il attend que

    le priphrique soit libre en excutant desinstructions

    Mode de gestion est inefficace

    Occupation unit centrale (UC)

    UC systme

    Word

    Priphrique

    1

    2 3

    3

    4

    Schma temporel: Entres-sorties programmes

  • 12Copyright 2010 John Wiley & Sons, Inc. 12

    Liaison programme, Exemple

  • 13Copyright 2010 John Wiley & Sons, Inc. 13

    Liaison programme, Exemple

  • 149-14

    Entres-sorties pilotes par les interruptions Interruption Signal qui force le processeur

    linterrompre lexcution du programme encours pour lancer une procdure spcialeappele procdure dinterruption libre CPU de lattente dvnements Fournis un contrle dE/S extrieur

    Exemples Entre imprvue Situation anormale Instructions illgales multitches, multiprocesseurs

  • 15

    Entres-sorties pilotes par les interruptions

    Le priphrique utilise le mcanisme desinterruptions pour signaler quil est prt

    Tous les priphriques signalent unvnement au processeur par le biais duneligne dinterruption unique en positionnant lesignal correspondant

    Pour prendre en charge les interruptions leSystme dexploitation dispose dun ensemblede programmes de gestion des interruptions

    la rception dune interruption le programmeen cours dexcution est arrt au profit duprogramme de gestion dinterruption

  • 16Copyright 2010 John Wiley & Sons, Inc. 9-16

    Le CPU cycle de la gestion des interruptions

    Cycle Fetch / Execute Cycle de la gestion des interruptions

    HALT

    START

    Fetch Next Instruction

    Execute Instruction

    Check for Interrupt

    Interrupts Disabled

    ProcessInterrupt

  • 17Copyright 2010 John Wiley & Sons, Inc.

    9-17

    Interruption

  • 18

    Point de vue de lutilisateur Possession en permanence le processeur sauf

    pendant les priodes o le processeur est attribu auprogramme de gestion de linterruption et du pilote

    Traitement en tche de fond

    Word

    Pilote imprimante

    Systme dinterruptions

    Priphrique

    Schma temporel: Entres-sorties pilotes par interruptions

    Entres-sorties pilotes par les interruptions

  • 1919

    Gestions des interruptions Comment lordinateur identifie le

    priphrique demandant une interruption?

    Que se passe t-il si une interruption arrivealors que lordinateur en traite dj uneautre?

    Que se passe t-il si plusieurs interruptionsarrivent en mme temps? Priorit?

  • 2020

    Gestions des interruptions Comment lordinateur identifie le

    priphrique demandant une interruption? Scrutation

    Identification du composant par scrutation, eninterrogeant, tous les priphriques

    Interruption vectored Le priphrique aprs avoir dpos un signal

    dinterruption, place sur le bus decommunication lidentification de linterruption

    Matriel supplmentaire

  • 21Copyright 2010 John Wiley & Sons, Inc. 21

    Interruptions vectored

  • 22Copyright 2010 John Wiley & Sons, Inc. 22

    Scrutation

  • 23Copyright 2010 John Wiley & Sons, Inc. 23

    Traitement de multiples interruptions

  • 24

    Accs direct la mmoire Mcanisme dinterruptions est efficace

    Toutefois il ne faut pas que le temps utilis par leprocesseur pour le programme de gestion dinterruptionet du pilote soit trop important. Solution:

    Diminuer le nombre dinterruptions Chargement partir de la mmoire principale sans utilisation du

    processeur central Dispositif DMA (Direct Memory Access)

    Composant matriel comprend Un registre dadresse Un registre de comptage Un registre de commande (lecture ou criture) Une zone tampon permettant le stockage de donnes Un composant actif, de type processeur

  • 2525

    Accs direct la mmoire Le dispositif DMA est un composant matriel

    permettant deffectuer des changes entremmoire centrale et unit dchange sansutilisation du processeur Le DMA se charge entirement du transfert dun bloc de

    donnes Le CPU initialise lchange en lui donnant lidentification

    du priphrique concern, le sens du transfert,ladresse en mmoire centrale du premier mot transfrer et le nombre de mots concerns par lchange

    Lorsque lchange est termine, le DMA signale auCPU que lopration est termine par interruption

  • 26

    Accs direct la mmoire DMA

    Pendant tout le temps de lopration de/s leprocesseur central est libre

    Occupation UC

    UC Systme

    UC Utilisateur

    Priphrique

    Schma temporel dexcution avec un mcanisme de DMA

    Le processeur est libre

  • 2727

    Accs direct la mmoire Pour les petits transferts il est prfrables dutiliser

    la liaison programme, cest aussi le cas pourlinitialisation et le contrle dun transfert DMA

    Exemple: criture/Lecture dun bloc mmoire surun disque

  • 28

    Bus Bus

    Lignes associes aux donnes, adresses,contrle (horloge, interruptions,lecture/criture, exceptions, etc.)

    Un PC actuel est organis autour dun(non exhaustif) Bus CPU Bus PCI (32/64-bits de largeur) (qqfois) un bus ISA

  • 29

    Bus

    Un Bus est un groupement de conducteurslectriques permettant une connexionphysique et le transport de signaux entre lesdiffrents composants de lordinateur Ligne: Chaque conducteur dans le bus

    4 types de signauxLes donnesLes adressesLe contrleLa puissance (parfois)

    29

  • 30

    Caractristiques de bus

    Le nombre de conducteurs spars La largeur (nombre de bits) des donnes La capacit dadressage Les lignes du bus sont ddies pour un type de signal

    particulier ou sont partages Le dbit Le taux de transfert de donnes en bits par

    second La distance entre deux points finals du bus Topologie Type de contrle requis

    30

  • 31

    Catgories de Bus Les bus parallles vs. Les bus srie Direction de transmission

    Simplex unidirectionnel Half duplex bidirectionnel, une direction un certain temps Full duplex bidirectionnel simultan

    Mthode de linterconnexion Point--point liaison: source destination

    Cbles Les bus point--point qui connectent vers un dispositifexterne

    Bus Multipoint [broadcast bus] Connecte les points multiple vers un autre bus Type de bus dans les rseau Ethernet (ncessite une

    technique dadressage Bus point--point)

    31

  • 32

    Les bus parallles vs. Les bus srie

    Les bus parallles Ce sont des bus simples constitus d'autant de fils qu'il y a

    de bits transporter. Ces bus sont coteux et peu fiablespour des distances importantes. Ils sont utiliss sur desdistances courtes, par exemple, pour relier le processeur, lammoire et les units d'changes.

    Les bus srie Ils permettent des transmissions sur de grandes distances.

    Ils utilisent une seule voie de communication sur laquelleles bits sont srialiss et envoys les uns la suite desautres

    32

  • 33

    Point--point vs. Multipoint

    BroadcastbusExample:Ethernet

    Plug-indevice

    Shared amongmultiple devices

    Copyright 2010 John Wiley &