IP-1 EE-635-N

Informe Previo de Laboratorio N°1 1

INFORME PREVIO DE LABORATORIO N°1:ÁLGEBRA DE BOOLE

UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

DEPARTAMENTO ACADÉMICO DE ELECTRÓNICA

Curso: SISTEMAS DIGITALES I

Cod. Curso: EE-635-N

Docente: Ing. AURELIO MORALES VILLANUEVA, PhD.

Grupo N°: 2

Integrantes: LIZETH CASTRO HUAMÁN (20124140C)

LUIGI RAYMUNDO CHAQUILA (20120358D)

DAVID FALCÓN CORZO (20122096G)

http://iisoft.fiis.uni.edu.pe/

A.

ÍNDICE

Comentarios de inicio…………………………………….….…...3

Procedimiento………….………………………………………….4

Bibliografía…………………………………………………………


A. COMENTARIOS DE INICIO

Este informe presenta el cuestionario previo a la experiencia y las simulaciones obtenidas en computadora del laboratorio N°1 del curso Sistemas Digitales I de la FIEE-UNI, para luego verificar y contrastarlos con los datos experimentales que resulten de la experiencia a realizarse.

Cabe destacar que las simulaciones de los circuitos a utilizarse en este experimento se realizaron con el software Proteus v. 7.10 Portable, el cual posee una gran didáctica que nos ayudará en el desarrollo de este informe.

B. PROCEDIMIENTO

1. Del manual del C.I. defina lo siguiente:


a) Niveles lógicos TTL.En los circuitos digitales es muy común referiste a las entradas y salidas que estos tienen como si fueran altos o bajos (Niveles lógicos altos o bajos).A la entrada alta se le asocia un "1" y a la entrada baja un "0". Lo mismo sucede con las salidas.Si estuviéramos trabajando con circuitos integrados TTL que se alimentan con +5 voltios, el "1" se supondría que tiene un voltaje de +5 voltios y el "0" voltios. Esto es así en un análisis ideal de los circuitos digitales.En las compuertas TTL un nivel lógico de "1", será interpretado como tal, mientras el voltaje de la entrada esté entre 2 y 5 Voltios.

b) Niveles lógicos CMOS.En la tecnología CMOS una nivel lógico de "0", será interpretado como tal, mientras el valor de voltaje de la salida esté entre 0V. Y 1.5V

- Un voltaje de entrada nivel alto se denomina VIH- Un voltaje de entrada nivel bajo se denomina VIL- Un voltaje de salida nivel alto se denomina VOH- Un voltaje de salida nivel bajo se denomina VOL

c) Inmunidad al ruido.El ruido es toda perturbación no deseada que si se presenta en una entrada de una compuerta puede producir un cambio no deseado en la salida. Algunas fuentes de ruido son el accionamiento de interruptores, motores, conexión de cargas inductivas, etc. La inmunidad al ruido mide la sensibilidad de un dispositivo digital al ruido electromagnético ambiental. Debemos tener presente este parámetro al diseñar sistemas que deban operar en ambientes hostiles como industrias, máquinas, automóviles, etc.

d) Margen de ruido.La medida a la inmunidad de ruido se conoce como margen de ruido y se expresa en voltios. Así pues el margen de ruido de una familia de circuitos integrados digitales es la amplitud máxima de la perturbación que puede producirse en la entrada de una puerta sin que repercuta en la salida puesto que existen dos estados o niveles lógicos se definen dos márgenes de ruido, uno VMH para nivel alto y otro VML para nivel bajo.

VMH (margen de ruido a nivel alto) = VOH mín - VIH mínVML (margen de ruido a nivel bajo) = VIL máx - VOL máx

VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la puerta lógica.Supongamos que trabajamos a un nivel bajo de VOL = 0.4 V con VIL máx = 0.8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0.8 – 0.4 = 0.4


http://www.unicrom.com/Dig_Tecnologia_TTL.asp

http://www.unicrom.com/Tut_voltaje.asp

V.

e) Disipación de potencia.Debemos tener en cuenta este parámetro cuando vamos a realizar un diseño. Es importante minimizar el consumo de potencia, ya que esto afecta al diseño de la fuente de alimentación (costo y tamaño), además de producir calor en el sistema.

f) Retardo de propagación.El retardo de propagación (tP) es el tiempo que tarda una señal en propagarse desde la entrada hacia la salida, es decir, es el tiempo usado para que un cambio en la entrada produzca un cambio en la salida. El retardo de propagación limita la frecuencia de trabajo. A mayor retardo de propagación, menor frecuencia de trabajo.

g) Producto velocidad-potencia.Las familias de circuitos integrados digitales históricamente se han caracterizado tanto por su velocidad como por su potencia. En general es más deseable tener menores retardos de propagación en la compuerta (mayor velocidad) y menores valores de disipación de potencia.Un medio común para medir y comparar el desempeño global de una familia de circuitos integrados es el producto velocidad-potencia, que se obtiene multiplicando el retardo de propagación de la compuerta por la disipación de potencia de esta.

Producto velocidad-potencia = retardo de propagación x disipación de potencia.

Ejemplo: Suponga que una familia de circuitos integrados tiene como promedio un retardo de propagación de 10 ns y una disipación de potencia de 5 mW en promedio tendrá un producto velocidad-potencia de:10 ns x 5 mW = 50x 10-12 watt-segundo = 50 picojoules

h) Fan in y Fan out.El Fan-out indica el número máximo de compuertas lógicas que puede ser conectada a la salida de otra compuerta sin afectar la tensión de salida. El Fan-in representa la carga que presenta una compuerta a otra, esto es, la corriente que le saca a otra compuerta.

2. Obtenga la curva de transferencia de la puerta NAND a partir del C.I. 74LS00.

De la simulación en Proteus:


Circuito N°1. Compuerta NAND.

Se obtuvo la siguiente tabla de valores con su respectiva función de transferencia:

V1(V) V0 (V)0 5

0.1 50.2 50.3 50.4 50.5 50.6 50.7 50.8 50.9 51 5

1.25 21.5 2

1.75 22 2

2.25 22.5 03 0

3.5 04 0

4.5 05 0

V0 vs. V1


1

23

V0V1

?50%

RV3

5k

5V

A

B

C

D

Ahora tomamos datos experimentales:

V1(V) V0(V)


0 1 2 3 4 5 60

1

2

3

4

5

6

V0 (V)

V0 (V)

V1(V) V0(V)0.10.20.30.40.50.60.70.80.91

1.11.21.31.41.51.61.71.81.92

2.12.22.32.42.5

2.62.72.82.93

3.13.23.33.43.53.63.73.83.94

4.14.24.34.44.54.64.74.84.95

Dibujamos la curva de transferencia:


3. Utilizando el manual del C.I. TTL, verifique en el laboratorio la lógica de funcionamiento de los siguientes C.I. verificando su tabla de funcionamiento:

74LS00 NAND DE DOS ENTRADAS

Entradas Salida

A B Q

0 0 1

0 1 1

1 0 1

1 1 0

74LS02 NOR DE DOS ENTRADAS

Entrada Entrada Salida

A B Q

0 0 1

0 1 0

1 0 0

1 1 0


http://electronica-teoriaypractica.com/wp-content/uploads/2013/03/ttl7400.jpg


74LS04 NOT

Entrada A Salida Q

0 1

1 0

74LS08 AND DE DOS ENTRADAS

Entradas Salida

A B Q

0 0 0

0 1 0

1 0 0

1 1 1



http://electronica-teoriaypractica.com/wp-content/uploads/2011/11/simbolologicodeun74LS04.jpg


http://electronica-teoriaypractica.com/wp-content/uploads/2011/11/puertaand.jpg

74LS32 OR DE DOS ENTRADAS

Entradas Salida

A B Q

0 0 0

0 1 1

1 0 1

1 1 1

74LS86 OR-EXCLUSIVO

Entradas Salida

A B Q

0 0 1

0 1 0

1 0 0

1 1 0

4. Implemente en el laboratorio el circuito lógico mostrado y haciendo uso de una tabla de combinaciones hallar el valor de f(w, x, y, z).


Verifique los valores teóricos con los obtenidos en el laboratorio. Considere la entrada w la más significativa.

Fig. Circuito con funciones XOR, NAND, AND, NOR

Donde valores a nuestras entradas obtenemos las siguientes respuestas:

X Y Z W F(x,y,z,w)0 0 0 0 0 11 0 0 0 1 02 0 0 1 0 03 0 0 1 1 14 0 1 0 0 15 0 1 0 1 06 0 1 1 0 07 0 1 1 1 08 1 0 0 0 19 1 0 0 1 010 1 0 1 0 011 1 0 1 1 112 1 1 0 0 113 1 1 0 1 014 1 1 1 0 115 1 1 1 1 1

A continuación, algunos valores simulados:


Valores tomados en laboratorio:

X Y Z W F(x,y,z,w)0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 013 1 1 0 114 1 1 1 015 1 1 1 1

5. Obtenga la curva de transferencia de la puerta mostrada en el osciloscopio.


Fig. Circuito con función NAND.

Obteniendo la función de transferencia usando nuestro simulador (Proteus), obtenemos la siguiente gráfica:

Fig. Entrada B Y Salida A


Fig. Función de trasferencia A vs B

Función de transferencia experimental:


6. Para los circuitos que se muestran en las figuras, encuentre su tabla de combinaciones, determine qué tipo de compuerta son y a qué familia lógica pertenecen.

De la simulación en Proteus, obtenemos la tabla de verdad con cada uno de los 4 casos posibles en el circuito de la izquieda:


0

0

D1

1N914

D2

1N914

R15.6k

BAT15V

?

0

0

D4

1N914

D5

1N914

R25.6k

?


0

0

D1

1N914

D2

1N914

R15.6k

BAT15V

0

0

1

D1

1N914

D2

1N914

R15.6k

BAT15V

0

1

1

D1

1N914

D2

1N914

R15.6k

BAT15V

1

1

0

D1

1N914

D2

1N914

R15.6k

BAT15V

0

A B S

0 0 0

0 1 0

1 0 0

1 1 1

Debido a que el único caso en el que la salida es 1 lógico, es cuando los dos valores son ‘unos lógicos’, el circuito se trata de una compuerta AND, y la familia lógica a la que pertenece es la lógica diodo resistor o simplemente lógica de diodos DL (diode logic), la cual se destaca por su simplicidad y por el limitado uso q tiene (solo pueden elaborarse las compuertas AND y OR).

Obtenemos ahora resultados experimentales

Para el segundo circuito (derecha), obtenemos la tabla de verdad con todas las configuraciones posibles:


0

0

D4

1N914

D5

1N914

R25.6k

0

0

1

D4

1N914

D5

1N914

R25.6k

1

1

0

D4

1N914

D5

1N914

R25.6k

1

1

1

D4

1N914

D5

1N914

R25.6k

1

A B S

0 0

0 1

1 0

1 1

En este circuito, el único caso en el que la salida es 0 lógico se da cuando ambas entradas se encuentran en 0 lógico, por lo que este circuito se trata de una compuerta OR, de la misma familia lógica que el anterior, ya que los componentes de éste circuito no varían respecto al anterior: se trata de la lógica de diodos (DL).

Obtenemos ahora resultados experimentales


A B S

0 0 0

0 1 1

1 0 1

1 1 1

A B S

0 0

0 1

1 0

1 1

7. Usando el circuito de la figura, ajuste P1 para que VIL sea 0.8 V. Ajuste P2 para que IOH sea 400 uA. Medir VOH = ______________. Ponga el miliamperímetro en el pin de entrada de la compuerta y mida IIL = ______________ - Conecte las dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cero volts (tierra) y mida ICCH.


8. Usando el circuito de la figura, ajuste P1 para que VIH = 2V. Ajuste P2 para que IOL = 8 mA. Mida bajo estas circunstancias VOL = __________. Cambie el miliamperímetro al pin de entrada de la compuerta y mida IIH = ________________. Conecte las dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cinco volts (VCC) y mida ICCL.


6%

RV1

10k

R1150k

1

23

U1:A

74LS00

+88.8

Volts

+88.8

mV

+88.8

mA

88%

RV2

150k

C. BIBLIOGRAFÍA

Sistemas Digitales, Ronald Tocci

Sistemas Digitales, Luis Romero Goyendía, Editorial Eduni.

Fundamentos de electrónica digital – Cecilio Blanco Viejo

Recursos en la web:

http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf

http://electronica-teoriaypractica.com/circuito-7402-ttl/

http://www.unicrom.com/Dig_NivelesLogicos.asp


http://www.unicrom.com/Dig_NivelesLogicos.asp

http://electronica-teoriaypractica.com/circuito-7402-ttl/

IP-1 EE-635-N

Documents

Transcript of IP-1 EE-635-N