Institutionen för systemteknik

Department of Electrical Engineering

Examensarbete

Konstruktion av testsändare inom S-bandet Design of S-band Test Transmitter

Examensarbete utfört i Elektroniksystem vid Tekniska högskolan vid Linköpings universitet

av

Mari Siewers

LITH-ISY-EX-ET--10/0375--SE Linköping 2010

TEKNISKA HÖGSKOLAN LINKÖPINGS UNIVERSITET

Department of Electrical Engineering Linköping University S-581 83 Linköping, Sweden

Linköpings tekniska högskola Institutionen för systemteknik 581 83 Linköping

2

Konstruktion av testsändare inom S-bandet

Design of S-band Test Transmitter

Examensarbete utfört i Elektroniksystem vid Tekniska högskolan vid Linköpings universitet

av

Mari Siewers

LITH-ISY-EX-ET--10/0375--SE

Handledare: Mattias Avesten

Examinator: Jonny Lindgren

Linköping 2010-05-26

3

URL för elektronisk version http://www.ep.liu.se

Publikationens titel Utveckling av testsändare inom S-bandet Design of S-band Test Transmitter Författare Mari Siewers

Sammanfattning Detta examensarbete har som syfte att konstruera en prototyp av en testsändare inom S-bandet, 2.2 – 2.4 GHz. Arbetet innefattar konstruktion och utveckling av hårdvara och kod för testsändaren, samt tester och optimering av den framtagna prototypen. Koden designades för en FPGA i Quartus II med VHDL. I FPGA:n hanteras kommunikationen mellan användaren och hårdvaran. Designen av mönsterkortet gjordes i programmet Altium Designer. Det resulterade i ett kretskort i glasfiber med två lager och ytmonterade komponenter som handlöddes. Huvudkretsarna i hårdvaran är en FPGA, en frekvensmixer, en lokaloscillator och två olika förstärkare. Lokaloscillatorn genererar bärfrekvensen medans FPGA:n modulerar indata och omvandlar det till datafrekvenser. Mixern blandar bärfrekvensen med data via amplitudmodulering och ger ut en RF-signal som förstärks innan den sänds ut. Resultatet efter optimering är att testsändaren genererar en ren bärfrekvens inom S-bandet och kompenserar väl för modulationsfel vid generering av RF-signalen. Den överför data som vid test kan avläsas och valideras av en demoduleringsapparat för flygdata.

Nyckelord Sändare, S-Band, SAAB AB, FPGA, RF, VHDL

Presentationsdatum 11 juni 2010 Publiceringsdatum (elektronisk version) 21 juni 2010

Institution och avdelning Institutionen för systemteknik Department of Electrical Engineering

Språk x Svenska Annat (ange nedan) Antal sidor 45

Typ av publikation Licentiatavhandling x Examensarbete C-uppsats D-uppsats Rapport Annat (ange nedan)

ISBN (licentiatavhandling) ISRN LITH-ISY-EX-ET--10/0375--SE

Serietitel (licentiatavhandling) Serienummer/ISSN (licentiatavhandling)

4

Sammanfattning Detta examensarbete har som syfte att konstruera en prototyp av en testsändare inom S-bandet, 2.2 – 2.4 GHz. Arbetet innefattar konstruktion och utveckling av hårdvara och kod för testsändaren, samt tester och optimering av den framtagna prototypen. Koden designades för en FPGA i Quartus II med VHDL. I FPGA:n hanteras kommunikationen mellan användaren och hårdvaran. Designen av mönsterkortet gjordes i programmet Altium Designer. Det resulterade i ett kretskort i glasfiber med två lager och ytmonterade komponenter som handlöddes. Huvudkretsarna i hårdvaran är en FPGA, en frekvensmixer, en lokaloscillator och två olika förstärkare. Lokaloscillatorn genererar bärfrekvensen medans FPGA:n modulerar indata och omvandlar det till datafrekvenser. Mixern blandar bärfrekvensen med data via amplitudmodulering och ger ut en RF-signal som förstärks innan den sänds ut. Resultatet efter optimering är att testsändaren genererar en ren bärfrekvens inom S-bandet och kompenserar väl för modulationsfel vid generering av RF-signalen. Den överför data som vid test kan avläsas och valideras av en demoduleringsapparat för flygdata.

Abstract This Thesis aims to build a prototype of a test transmitter in the S-band, 2.2 – 2.4 GHz. Work comprise the design and development of hardware and software of the test transmitter, as well as tests and optimization of the produced prototype. The code was designed for an FPGA in Quartus II with VHDL. The FPGA managed communication between the user and the hardware. The design of PCB was made in Altium Designer. It resulted in a PCB made in glass fibre with two layers and surface mounted components that were soldering by hand. The main circuits of the hardware are a FPGA, a frequency mixer, a local oscillator, and two different amplifiers. The local oscillator generates the carrier frequency while the FPGA modulates the data that comes in and converts it into data-frequencies. The mixer mixes the carrier with data by amplitude modulation and offers a complete RF-signal that is amplified before it is sent. The result after optimization is that the test transmitter generates a clean carrier within the S-band and compensates the modulation errors from generating RF well. It transmits data that at test is measured and validated by demodulation equipment made for flight-test data.

5

Förord Jag vill börja med att ge ett stort tack till alla som på ett eller annat sätt bidragit med hjälp till att genomföra mitt examensarbete. Min handledare Mattias Avesten ska ha ett extra stort tack för den tid han tagit sig för att svara på frågor, diskutera idéer och oklarheter samt på alla andra sätt hjälpt mig att driva arbetet framåt. Jag vill även tacka min handledare på LiTH Jonny Lindgren och mina opponenter Simon Tegelid och Jonas Åström. Linköping Maj 2010

Mari Siewers

6

Innehållsförteckning FIGUR- OCH TABELLFÖRTECKNING ..................................................................................... 7

FÖRTECKNING ÖVER FÖRKORTNINGAR ............................................................................. 8

1 INLEDNING ................................................................................................................................ 9

1.2 FÖRETAGSBESKRIVNING .......................................................................................................... 9 1.3 BAKGRUND ............................................................................................................................. 9 1.4 SYFTE ..................................................................................................................................... 9 1.5 PROTOTYP ............................................................................................................................. 10 1.6 AVGRÄNSNING ...................................................................................................................... 10 1.7 METOD ................................................................................................................................. 11

2 HÅRDVARA .............................................................................................................................. 12

2.1 LOKALOSCILLATOR, ADF4360-1 ........................................................................................... 14 2.1.1 Teknisk beskrivning ...................................................................................................... 14 2.1.2 Funktionsbeskrivning .................................................................................................... 14

2.2 QUADRATURE MODULATOR, AD8349, EN FREKVENSMIXER .................................................... 16 2.2.1 Teknisk beskrivning ...................................................................................................... 16 2.2.2 Funktionsbeskrivning .................................................................................................... 16

2.3 DIGITAL-ANALOG OMVANDLARE, DAC904 ............................................................................ 17 2.3.1 Teknisk beskrivning ...................................................................................................... 17

2.4 FÖRSTÄRKAREN ADL5330, EN VGA MED VARIERBAR FÖRSTÄRKNING ................................... 18 2.4.1 Teknisk beskrivning ...................................................................................................... 18 2.4.2 Funktionsbeskrivning .................................................................................................... 19 2.5.1 Teknisk beskrivning ...................................................................................................... 20 2.5.2 Funktionsbeskrivning .................................................................................................... 20

2.6 ANALOG-DIGITAL OMVANDLARE, AD7680 ............................................................................. 21 2.6.1 Teknisk beskrivning ...................................................................................................... 21

2.7 DIGITAL-ANALOG OMVANDLARE, DAC104 ............................................................................ 21 2.7.1 Teknisk beskrivning ...................................................................................................... 21

2.8 OSCILLATOR, CFPT-126 ........................................................................................................ 21 2.9 FPGA CYCLONE III, EP3C25Q240C8N ................................................................................. 22

2.9.1 Teknisk beskrivning ...................................................................................................... 22

3 DESIGN AV FPGA-KOD OCH HÅRDVARA ......................................................................... 23

3.1 FPGA-BLOCK OCH FUNKTIONER ............................................................................................ 23 3.1.1 NCO, Numerically Controlled Oscillator ....................................................................... 24 3.1.2 Skiftregister och styrkontroller ...................................................................................... 26

3.1.2.1 Skiftregister, SN74LV595A.................................................................................................. 27 3.1.2.2 Kontrollblock ....................................................................................................................... 28

3.2 Modulation ...................................................................................................................... 29 3.3 MÖNSTERKORTSLAYOUT ....................................................................................................... 32

4 RESULTAT - MÄTNINGAR PÅ TESTSÄNDAREN .............................................................. 34

4.1 FELSÖKNING ......................................................................................................................... 34 4.2 OPTIMERING AV TESTSÄNDAREN ............................................................................................ 36 4.3 SLUTTEST ............................................................................................................................. 37

5 SLUTSATS OCH DISKUSSION ............................................................................................... 38

5.1 VIDAREUTVECKLING ............................................................................................................. 38

REFERENSLISTA ....................................................................................................................... 39

TRYCKT MEDIA ........................................................................................................................... 39 PERSONLIG KONTAKT .................................................................................................................. 40

BILAGA I ..................................................................................................................................... 42

BILAGA II .................................................................................................................................... 43

7

Figur- och tabellförteckning Figur 1: Prototypen av testsändarens olika funktionsblock. ...................................................................... 10 Figur 2: Blockdiagram över testsändarens hårdvara. ................................................................................. 13 Figur 3: Detta är ett exempel på ett LP-filter som ger lite mjukare men långsammare insvängning. ......... 14 Figur 4: En N-heltals integrerad synthesizer och VCO i blockdiagram. ....................................................... 15 Figur 5: Lokaloscillatorn, ADF4360-1, ihopkopplad med mixern, AD8349. ................................................. 16 Figur 6: Frekvensmixern i blockdiagram. ................................................................................................... 17 Figur 7: Tredje ordningens LP-filter för jämnare övergång mellan samplen efter DAC:en. ......................... 17 Figur 8: Mixern, AD8349 matchar väldigt bra utan balun med förstärkaren, ADL5330. ............................. 18 Figur 9: Blockdiagram på VGA-förstärkaren, ADL5330, med single-ended ingång med kapacitans och

utgång med balun. ........................................................................................................................... 19 Figur 10: Koppling av log-förstärkaren, AD8318 för användning till avläsning av RF-signalens nivå. .......... 20 Figur 11: Blockdiagram över FPGA. Dessa block konstrueras i detta arbete. ............................................. 23 Figur 12: NCO-räknaren genererar en ramp. Trekantsvågen skapas av att ändra riktning på räknaren. Vid

invertering av trekantsvågen varannan period, skapas figuren längst till höger. .............................. 24 Figur 13: Minnesfilens sinusbåge vrids och inverteras i och med räknarens ändrade utseende och skapar

en hel sinusvåg. ................................................................................................................................ 24 Figur 14: Två sinusvågor, den första i fas och den andra i 90° fasvridning. ................................................ 24 Figur 15: NCO i blockdiagram. ................................................................................................................... 25 Figur 16: Blockschema över kopplingarna mellan kontrollblocken och skiftregistret inne i FPGA:n och

skiftregistret, SN74LV595A, med IC-kretsarna DAC, ADC och LO. ..................................................... 26 Figur 17: Blockdiagram på skiftregistret, SN74LV595A. ............................................................................. 27 Figur 18: Ett tidsdiagram för en SPI-kompatibel seriellöverföring. I denna figur läses data av på stigande

klockflank vilket gäller för LO och ADC. DAC104 läser av data på fallande klockflank. ..................... 28 Figur 19: Olika moduleringsformer representerade i polär form. .............................................................. 29 Figur 20: Signalvektor-diagram för olika felmöjligheter vid modulation. ................................................... 30 Figur 21: Till vänster ses den vita spänningskontakten och den runda SMA-kontakten är för RF-utsignalen.

I nederkant syns delar av FPGA:n. De två större DAC:arna är 904typ och den mindre är DAC104. ... 32 Figur 22: Området innanför fyrkanten är RF-blocket. Detta kort saknar tryckta footprints men de

guldfärgade områdena är paddar för lödning. .................................................................................. 33 Figur 23: Bärfrekvensen på 2.2 GHz syns tydligt utan störningar, i spektrumanalysatorn. ......................... 35 Figur 24: De nya modulationsmöjligheterna på I och Q. ............................................................................ 36 Figur 25: Data har lagts till bärfrekvensen men ingen kompensering av blandprodukterna. Fasvridningen

är -90° och frekvensen på indata är 1 MHz. Detta syns då toppen är förskjuten 1 MHz till vänster om bärfrekvensen, som är den topp vid markören. ............................................................................... 36

Figur 26: Den optimerade testsändarens spektrum ser ut så här. Frekvensen är den samma som i figuren ovan men fasvridningen är här +90°. Blandprodukterna är undertryckta till 45 – 50 dB. .................. 37

Figur 27: Vänstra bilden visar fasskift genom invertering av Q. Högra bilden när NCO-räknaren byter riktning. ........................................................................................................................................... 37

Tabell 1: Teknisk information ......................................................................................................... 22 Tabell 2: Pinnmappning för skiftregistret ....................................................................................... 28

8

Förteckning över förkortningar Dessa förkortningar är allmänt vedertagna men återkommer flitigt i rapporten så en förklaring kan vara bra. . FPGA – Field-programmable gate array LO – Lokaloscillator Log – Logaritmetisk NCO – Numerically-Controlled Oscillator – numeriskt kontrollerad oscillator PCB – Printed Circuit Board – kretskort PLL – Phase-Locked Loop – Faslåst loop Quadrature – Ortogonal RF – Radio Frekvens TSSOP- Thin Shrink Small-Outline Package – Kapslingstyp VCO – Voltage-Controlled Oscillator – Spänningsstyrd oscillator VGA – Voltage-controlled variable Gain Amplifier – Spänningsstyrd förstärkare med varierbar förstärkning

9

1 Inledning

1.2 Företagsbeskrivning Detta arbete är utfört vid avdelningen TFI på SAAB Aerosystems i Linköping. Aerosystems är en affärsenhet inom SAAB-gruppen beläget i Linköping, Örebro och Arboga. Tillsammans med Aerostructures bildar de SAAB Aeronautics med cirka 2770 anställda och med en försäljning på cirka 7.5 BSEK år 2009. Aerosystems verksamhet erbjuder avancerade flygsystem, relaterade delsystem och tjänster, till försvarskunder och flygindustrier på världsmarknaden. Gripen är deras huvudprodukt men produktområden som obemannade farkoster, taktiska system, pilotutbildning och simulatorer finns också.

1.3 Bakgrund TFI, Test Flight and verification Instrumentation and software systems, är en avdelning under SAAB Aerosystems i Linköping. De tillverkar system och mätutrustning som används vid flygprov. Utrustningen används både i flygplanen och på marken för att sända och ta emot information från systemen i flygplanet under flygproven. Delar av kommunikationen sker via ett antal antennmaster utplacerade i flygområdena. Självklart är det viktigt att mottagarna fungerar korrekt för att informationen från provflygningen ska vara användbar. Tyvärr är ofta dessa master placerade på platser långt från Linköping, vilket försvårar funktionskontrollen. En testsändare för antennerna skulle underlätta avsevärt, speciellt om den kan styras från TFI och vara belägen ute i masten. Man skulle endast behöva besöka masten om något verkligen var fel och det skulle kunna upptäckas innan ett flygprov utförs.

1.4 Syfte Detta arbete ska leda till en prototyp av en testsändare för antennmaster. Testdata ska kunna ändras vid behov, lika så förstärkningen på RF-signalen (RF är kort för radiofrekvens) och bärfrekvensen som ska ligga i S-bandet (2.2 – 2.4 GHz). Testsändaren ska ha en självkontrollsfunktion, där nivån på utsignalen kan avläsas. En FPGA ska användas för att implementera kommunikationen mellan testsändarens kretsar och användaren. Arbetet kan delas in i tre huvuddelar: Första delen består i att studera IC-kretsar och deras funktion, hur de ska samman kopplas och ställas in för korrekt funktion. Till hjälp fanns framtagna förslag på kretsar. Denna studie redovisas som en del i rapporten. Andra delen behandlar schema och mönsterkortslayout som har konstruerats i programmet Altium Designer. Här kommer även FPGA-funktion och FPGA-block att behandlas. Till hjälp finns en mönsterkortslayout med delar av de användargrenssnitt testsändaren ska ha. Detta redovisas som utförandedelen i rapporten. Scheman och layout redovisas som bilagor. Tredje delen i arbetet är funktionstest och optimering av prototypens delar. Detta redovisas som resultatdelen i rapporten.

10

1.5 Prototyp Prototypen av testsändaren ska kunna ta in testdata, modulera den och sända ut en RF-signal. Den kommer att ha flera användarinterface för möjlighet att ta in testdata av olika typ och ett block för att modulera RF-signalen med testdata (se figur 1).

Figur 1: Prototypen av testsändarens olika funktionsblock.

1.6 Avgränsning För framtida utveckling önskas det att testsändaren ska ha vissa användarinterface och funktioner. Då detta arbete skulle bli för stort beslutades det att mitt arbete skulle bygga på en redan befintlig konstruktion med dessa gränssnitt. Det är ett audioblock för mottagning av ljuddata, en PLL för att konstruera högfrekventa klockor, ett block för att synkronisera klockor, en Ethernet-port för fjärrstyrning och analoga respektive digitala interface för att sätta data till testsändaren när den inte har tillgång till Ethernet. Om tidsramen för detta arbete medger kommer ett enklare modulationsfilter implementeras på indatasignalerna i FPGA:n. Detta för att få en mjukare övergång mellan hög och låg signal och erhålla tydligare utdata.

Audio För mottagning av olika ljuddata.

PLL (phase-locked loop) För generering av högfrekventa klockor.

Klock- synkronisering För synkronisering av olika klockfrekvenser.

FPGA Sköter kommunikationen mellan användaren och de olika blocken. Tar in och modulerar data.

RF För omvandling av data, från FPGA:n till frekvenser och applicerar det till en bärfrekvens. RF-signalen som fås då sänds sedan ut.

Analogt interface För indata i analog form.

Digitalinterface För indata digital form. Ethernet

-port

11

1.7 Metod Metod och upplägg på arbetet har till stor del styrts av TFIs önskemål, tillgängliga kretsar och inköpstider. De labkort som beställts för att kunna utföra test och finna lämpliga inställningar på IC-kretsarna skulle inte finnas tillgängliga förens 3 – 4 veckor efter det att jag skulle behövt dem. Tillsammans med min handledare tog jag då beslutet att konstruera ett eget labkort utifrån ett befintligt kort med användargränssnittet på. Detta skulle finnas tillgängligt för test i rimlig tid och även kunna användas som prototyp. Valet av IC-kretsar föll på dem som handledaren tagit fram som förslag. Då dessa i största mån är från samma tillverkare, är de kompatibla med varandra. Information om IC-kretsar hittades i respektive datablad. Vid utvecklingen av FPGA-kod användes programmet Quartus II och det hårdvarubeskrivande språket VHDL. En Altera Cyclone III, EP3C25F324C8, med tillhörande utvecklingskort, Altera Cyclone III Starter Board, användes för att kunna simulera och testa koden. En FPGA från samma familj kommer användas till radiotestsändaren. En logikanalysator, LOGIC, användes för att avläsa testen. Logikanalysatorn kopplas via USB till datorn och probar till utgångarna på FPGA:n. Ett tillhörande program ger möjlighet att studera de digitala signalerna på utgångarna i datorn. För att hitta rätt inställningar till lokaloscillatorn, användes tillhörande program från Analog Devices. Där kan användaren ställa in önskade inställningar och få ut motsvarande registervärden som ska programmeras in i kretsen. Test gjordes på ett utvecklingskort, för förståelse av programmet och kretsens funktion. På det färdiga kretskortet används oscilloskop och prob för att titta på olika signaler. För RF-signalerna används en spektrumanalysator. Vid felsökning på digital data används logikanalysatorn som verktyg. Optimering sker via interface i Quartus II för att justera parametrar och resultatet studeras i spektrumanalysatorn.

12

2 Hårdvara Huvudkretsarna i hårdvaran är en FPGA, en frekvensmixer, en lokaloscillator, två olika förstärkare och en klockoscillator. Lokaloscillatorn genererar bärfrekvensen medan FPGA:n modulerar indata och omvandlar det till datafrekvenser. Mixern blandar bärfrekvensen med data via amplitudmodulering och ger ut en RF-signal som förstärks innan den sänds ut. Log-förstärkaren omvandlar RF-utsignalen till en spänning som kan avläsas för funktionskontroll i FPGA:n. Klockoscillatorn genererar den frekvens som omvandlas via PLL till övriga klockfrekvenser. För finjustering av klockoscillatorn finns en koppling från FPGA:n via en DAC till oscillatorn (se figur 2).

13

Figu

r 2:

Blo

ckdi

agra

m ö

ver t

estsä

ndar

ens h

årdv

ara.

14

2.1 Lokaloscillator, ADF4360-1 En lokaloscillator används för att generera en RF-signal inom ett visst område. Ofta används differentiell utgång för att signalen ska bli tåligare mot yttre störningar. Den genererade frekvensen kan sedan användas till exempel som bärfrekvens för datainformation. ADF4360-1 valdes för att den genererar frekvenser i S-bands området vilket var ett av kraven för testsändaren.

2.1.1 Teknisk beskrivning Lokaloscillatorn ADF4360-1 är en produkt från Analog Devices och genererar frekvenser mellan 2050 – 2450 MHz. Kretsen har även en inbyggd funktion för att dela frekvensen med två, vilket ger intervallet 1025 – 1225 MHz. Matningsspänningen till lokaloscillatorn ligger mellan +3.0 och +3.6 V för både analoga och digitala spänningen. Kommunikationen mellan kretsen och användaren sker via ett SPI-kompatibelt interface. Via det kan man programmera de parametrar som ger önskad funktion och frekvens. Kretsen matas med en extern referensfrekvens för att variera den inre referensfrekvensen. För att skapa utsignalen finns en VCO (Voltage Controlled Oscillator) i kretsen, denna regleras av en återkoppling och den inre referensfrekvensen.

2.1.2 Funktionsbeskrivning Vid användande av extern referensfrekvens matas kretsen med spänning från en oscillator på ingången, REFin (se figur 4). Referensfrekvensen ger den inre referensen, PFD-frekvensen (Phase-Frequency Detector) efter neddelning med ett, av användaren, programmerat värde hos ett inbyggt 14-bitars, R-register. VCO:n får sin styrsignal på ingången Vtune (se figur 3). Styrsignalen fås från utgången CP (Charge pump) via ett filter. Detta filter konstrueras för att ge en mjukare eller snabbare insvängning, som en reglerloop, av insignalen innan den når VCO:n. Om man vill ha en snabb men mindre exakt insvängning eller den långsammare men mjukare bestäms av lokaloscillatorns applikation.

Figur 3: Detta är ett exempel på ett LP-filter som ger lite mjukare men långsammare insvängning.

15

Kretsen innehåller även ett återkopplingsblock med två, av användaren programmerbara register, A och B som är 5 respektive 13 bitar stora. Dessa register tillsammans med ett ställbart skalvärde, P, ger ett stort område för delningsfaktorn, N (N=BP+A). N används för att dela ner den återkopplade signalen från VCO:n (se figur 4) till en signal, här kallad VCOref.

Figur 4: En N-heltals integrerad synthesizer och VCO i blockdiagram. VCOref jämförs med PFD-frekvensen, om de har samma fas sätts en flagga, phase-lock detect, detta innebär att VCO:n är i fas med PFD-frekvensen. Om VCOref inte har samma fas som PFD-frekvensen justeras detta genom att skicka ut pulser, positiva eller negativa beroende på vilket håll VCOref behöver justeras, på utgången CP (se figur 1). Återkopplingsloopen är sluten, pulserna som sänds ut blir styrsignalen till VCO:n. VCO:n sänder ut önskad frekvens som ett differentiellt par. Källa: Datablad ADF4360-1, annalog.com

Lokal Oscillator

N=BP+A

R-register

VCO

REFin

PDF-frekvens

VCOref Fasjämförare

Lock detect

Charge Pump

CP

Vtune

RFout

16

2.2 Quadrature Modulator, AD8349, en frekvensmixer En quadrature modulator har som funktion att blanda datavågor med bärvågor. Man kan kalla det för en frekvensmixer. Mixern förses med två par av differentiella insignaler, med 90° fasvridning mellan paren, och ett par med bärfrekvensen. Bärfrekvensen delas upp till två matchande signaler i mixern, en i fas och en i 90° fasvridning. Amplitudmodulering används och ut från mixern genereras en RF signal med datavågorna applicerade på bärfrekvensen.

2.2.1 Teknisk beskrivning Mixern AD8349 kommer från Analog Devices och är konstruerad för att generera RF-signaler inom intervallet 700 – 2700 MHz. Den har en modulationsbandbredd DC till 160 MHz. Mixern behöver en matningsspänning på +4.75 – 5.5 V. Denna mixer kan med fördel användas tillsammans med lokaloscillatorn ADF4360-1, vilket kommer göras i detta arbete, för de är lättanpassade till varandra (se figur 5).

Figur 5: Lokaloscillatorn, ADF4360-1, ihopkopplad med mixern, AD8349.

2.2.2 Funktionsbeskrivning De fyra ingångarna (se figur 4), IBBP, IBBN, QBBP och QBBN matas med datavågor. IBBP och IBBN (In-phase BasBand Positive/Negative) är den insignal som ligger i fas och QBBP och QBBN (Quadrature-phase BasBand Positive/Negative) är den 90° fasvridna signalen. Bärfrekvensen från lokaloscillatorn är också differentiell och kopplas till ingångarna LOIP och LOIN (Local Oscillator Input Positive/Negative).

LIP LIN

IBBP

IBBN

QBBN

QBBP Mixer

Lokaloscillator

RFout

VCO

RFout RFout

17

För att det även ska finnas en bärfrekvens med 90°fasvridning delas signalen från lokaloscillatorn upp i de två signaler I och Q, av den interna fassplittern (se figur 6). I = cos(ωt) och Q = sin(ωt), där ω= 2π•datafrekvensen, vilket ger fasvridningen 90° mellan I och Q. Bärfrekvenssignalerna I och Q blandas med respektive basbandssignal, datavågorna, i så kallade Gilbert cell mixers. Sedan summeras I och Q, med applicerat data via amplitudmodulering, till en RF-signal, RF = I • cos(ωLO • t) + Q • sin(ωLO • t) i en förstärkare som skickar ut signalen på utgången, VOUT. Källa: datablad AD8349, annalog.com

Figur 6: Frekvensmixern i blockdiagram.

2.3 Digital-analog omvandlare, DAC904 En DAC omvandlar digitala signaler, ettor och nollor, till analoga spänningar. Denna modell klarar av att arbeta i högre hastigheter så att datafrekvenserna inte blir hackiga.

2.3.1 Teknisk beskrivning DAC904 valdes för att den använder 14-bits ingång och är kompatibel med mixern, AD8349. Det som behövs är en 40 Ω last per kanal och ett andra - tredje ordningens lågpassfilter för att jämna till övergångarna mellan samplen (se figur 7). Ett motstånd på 240 Ω placeras mellan kanalerna för att lyfta spänningsnivån som kanalerna rör sig kring, till kravet för mixerns ingångar. DAC904 har differential utgång vilket ger bättre felsäkerhet i överföringen till mixern. Båda kretsarna har en differentialtolerans på 0.4 – 0.6 V där de fungerar optimalt. Matningsspänningen till DAC904 bör vara på +3 – 5 V. Detta är en produkt från Burr-Brown Products från Texas Instrument. Källa: datablad DAC904, Burr-Brown Prudukts from Texas Instrument

Figur 7: Tredje ordningens LP-filter för jämnare övergång mellan samplen efter DAC:en.

Fas-splitter

LIP LIN

IBBP

IBBN QBBN

QBBP

Förstärkare

Vout

18

2.4 Förstärkaren ADL5330, en VGA med varierbar förstärkning En VGA (Voltage-controlled variable Gain Amplifter/Attenuator) är en spänningskontrollerad förstärkare. Den anpassar förstärkningen mot en referensspänning. Genom att ändra på referensspänningen justeras nivån på förstärkningen som även kan vara dämpande. Denna behövs i testsändaren för att justera utsignalen men en kraftigare behövs inte då testsändaren kommer vara placerad relativt nära mottagaren i antennen.

2.4.1 Teknisk beskrivning VGA-förstärkaren, ADL5330, är tillverkad av Analog Devices och används för att förstärka RF-signaler i intervallet 10 MHz till 3 GHz. Den har både differential ingång och utgång men kommer att vara kopplad som single-ended för att vara kompatibel med mixern, AD8349. Matningsspänningen ska ligga på +4.75 – 5.25 V. Förstärkningen kan variera mellan -30 dB och 16 dB i frekvensområdet 2200 MHz, som testsändarens signaler kommer vara. Detta när referenssignalen varierar mellan min +0.6 V och max +1.4 V. En balun är en slags transformator som använder elektromagnetiska fält för att omvandla signaler mellan differential och single-ended eller vise versa. Denna balun är en MURATA - LDB21, 1:1 för 50 Ω single-ended impedansmatchning. Källa: Datablad för balun. Mixern, AD8349, är gjord för en 50 Ω last på utgången vilket gör att den matchar bra med VGA-förstärkarens ingång vid single-ended användning (se figur 8). Ingen balun behövs utan endast en kondensator mellan kretsarna.

Figur 8: Mixern, AD8349 matchar väldigt bra utan balun med förstärkaren, ADL5330.

IBBP

IBBN

QIBBP QBBN

Mixer

LIP LIN

RFout INHI

INLO

OPHI

OPLO

VGA-förstärkare

19

2.4.2 Funktionsbeskrivning Önskad förstärkning ställs in via motsvarande referensspänning på ingången Gain (se figur 9). RF-signalen kopplas till ingången INHI (INput High). Ingången INOL (INput LOw) kopplas via en balun eller kondensator till jord för single-ended ingång. Ingångssteget (se figur 9) omvandlar RF-signalen till ett par differentialströmmar som appliceras till en VGA.

Figur 9: Blockdiagram på VGA-förstärkaren, ADL5330, med single-ended ingång med kapacitans och utgång med balun.

INHI

INLO

Gain

Ingångs- steg

VGA

+5

OPHI

OPLO Balun RF-ut

20

2.5 Logarithmic Detector/Controller, Log-förstärkare, AD8318 En log-förstärkare demodulerar en RF-signal, till motsvarande dB-skalad spänning som utsignal. Kretsen kan till exempel användas som återkoppling av en VGA, då styr den referensspänningen till förstärkaren mot en egen referensspänning eller så kan den användas för att läsa av en RF-signal och skicka vidare den omvandlade spänningen för kontroll. I detta arbete kommer den användas som de senare alternativet.

2.5.1 Teknisk beskrivning Denna log-förstärkare, AD8318, är en produkt av Analog Devices. Den har en bandbredd på 1 MHz – 8 GHz och är stabil över temperaturskillnader. Matningsspänningen ska ligga på +5 V. I detta arbete kommer log-förstärkaren används för att läsa av den RF som testsändaren sänder ut, för att kunna kontrollera inställningarna på testsändaren.

2.5.2 Funktionsbeskrivning Log-förstärkaren tar in RF-signalen från VGA-förstärkaren via en resistansdelare till ingången INHI (INput HIgh). Resistansdelaren används för att skapa 50 Ω impedansmatchning. AD8318 har en differentialingång men kan kopplas single-ended vilket är fallet denna gång (se figur 10). Utgången Vout sammankopplas externt med ingången Vset för att få den omvandlade RF-signalen på utgången. På utgången CLPF kopplas en kondensator till jord för att hålla den inre loopen stabil. Källa: datablad AD8318, annalog.com

Figur 10: Koppling av log-förstärkaren, AD8318 för användning till avläsning av RF-signalens nivå.

Log-förstärkare

INLO

R

R

R

INHI

VOUT

VSET

CLPF

RF

Ut-signal

21

2.6 Analog-digital omvandlare, AD7680 En analog-digital omvandlare, ADC, används för omvandling av analoga spänningar till digitala 1:or och 0:or. I detta arbete kommer ADC:n överföra log-förstärkarens, AD8318, utsignal in till FPGA:n för avläsning.

2.6.1 Teknisk beskrivning AD7680 är en 16-bitars ADC. Den inbyggda track-and-hold förstärkaren på ingången kan klara att hantera insignaler upp till 7 MHz. Matningsspänningen ska ligga mellan +2.5 – 5.5 V. ADC:n är tillverkad av Analog Devices. Källa: Datablad för AD7680. Analog.com

2.7 Digital-analog omvandlare, DAC104 En digital-analog omvandlare är motsatsen till ADC:n. Den omvandlar digitala signaler till analoga spänningar. Denna DAC kommer få data av FPGA:n för att kunna ställa referensspänningen, GAIN, på VGA-förstärkaren, ADL5330 och justeringen till klockoscillatorn, CFPT-126.

2.7.1 Teknisk beskrivning DAC104 är en 10-bitars DAC för att ge god upplösning på signalen. Den behöver en matningsspänning på +2.7 – 5.5 V. DAC104 kan arbeta i klockfrekvenser upp till 40 MHz. Detta är en produkt från National Semiconductor Corporation. Källa: datablad DAC104. National.com

2.8 Oscillator, CFPT-126 CFPT-126 är en temperaturkompenserad, spänningskontrollerad oscillator (TCVCXO) från IQD. Den genererar en frekvens på 10 MHz och behöver matningsspänning +3.3 V. Denna har valts som huvudklocka då den är stabil även över temperaturer och en 10 MHz frekvens var bra för applikationen. En frekvensstabil klocka är viktigt för att små fel inte ska fortplanta sig och orsaka mycket större fel i de mycket högre klockfrekvenser som genereras från denna. Källa: Datablad för CFPT-126.

22

2.9 FPGA Cyclone III, EP3C25Q240C8N Hjärnan i testsändaren är en FPGA, EP3C25Q240C8N från Alteras Cyclone III familj. Den har till uppgift att sköta kommunikationen mellan användaren och IC-kretsarna. Testdata och styrparametrar ställs in här.

2.9.1 Teknisk beskrivning EP3C25Q240C8N är 32 • 32 mm stor och har 240 pinnar. Programmering till FPGA:n kan ske via JTAG, vilket är ett programmeringsinterface. Det finns programstöd för Quartus II version 7.1 och senare. FPGA:n stöder höghastighetsinterface till externa minnen, så som DDR, DDR2, SDR, SDR SDRAM och QDRII SRAM. Övrig teknisk information finns listat i tabell 1. Tabell 1: Teknisk information Funktion Antal Logiska element 24,624 Antal M9K blocks 66 Totalt RAM Bitar 608,256 18 x 18 Multiplicerare 66 PLLs 4 Globala klocknätverk 20 Maximalt användbara I/Os 215 Källa: Handbok för Altera Cyclone III. Altera.com En extern oscillator, CFPT-126, på 10 MHz kopplas in till FPGA:n och kommer användas för att generera inre klockfrekvenser till de olika kodblocken. Programmering av FPGA kommer ske via ett JTAG-interface.

23

3 Design av FPGA-kod och hårdvara Detta avsnitt behandlar koden till FPGA:n och layouten på mönsterkortet. Utvecklingen av FPGA-kod gjordes i programmet Quartus II 9.1 och med det hårdvarubeskrivande språket VHDL. En Altera Cyclone III, EP3C25F324C8, med tillhörande utvecklingskort, Altera Cyclone III Starter Board, användes för att kunna simulera och testa koden startskedet, i väntan på mönsterkortet för testsändaren. mönsterkortslayouten gjordes i programmet Altium Designer. Det kan behandla både schemaritningar och design av mönsterkort. Mönsterkortet gjordes i glasfiber med två lager och ytmonterade komponenter som handlöddes. Undersidan användes främst till jordlager.

3.1 FPGA-block och funktioner De FPGA-block som mitt arbete berör är NCO, DAC-, ADC- och LO-interface och en kontroll för skiftregistret (se figur 11).

Figur 11: Blockdiagram över FPGA. Dessa block konstrueras i detta arbete.

Till hjälp för att studera testen som utfördes på koden i FPGA:n användes en logikanalysator, LOGIC. Logikanalysatorn kopplas via USB till datorn och probar till utgångarna på FPGA, DAC eller den IC-krets man vill undersöka. Ett tillhörande program ger möjlighet att studera de digitala signalerna på utgångarna. Boken ”VHDL för konstruktion” av Stefan Sjöholm och Lennart Lindh (2003) användes som uppslagsbok vid utformningen av VHDL-koden till FPGA:n.

24

3.1.1 NCO, Numerically Controlled Oscillator NCO:n används för att generera en sinusvåg. Sinusvågorna representerar datat som testsändaren kommer sända ut. Två sinusvågor med +/– 90° fasvridning emellan sig genereras. Denna numeriskt styrda oscillator (NCO) har en ökande räknare grafiskt sett genereras en ramp (se figur 12). En trekant bildas, genom att efter halva perioden börjar räknaren gå baklänges. Varannan period inverteras trekantsgrafen genom att teckenbiten på räknartalet inverteras (se figur 12). Från en minnesfil hämtas data för att skriva en kvarts sinusvåg. Räknaren styr vilken punkt som ska ritas av bågen som vrids och/eller inverteras efter räknaren. Resultatet av räknaren tillsammans med minnesfilen ger en sinusvåg (se figur 13).

Figur 12: NCO-räknaren genererar en ramp. Trekantsvågen skapas av att ändra riktning på räknaren. Vid invertering av trekantsvågen varannan period, skapas figuren längst till höger.

Figur 13: Minnesfilens sinusbåge vrids och inverteras i och med räknarens ändrade utseende och skapar en hel sinusvåg. Två NCO:er ingår i detta block och de konstrueras så att utsignalvågorna I och Q får 90° fasvridning mellan sig (se figur 14). I och Q sänds ut från FPGA:n till var sin DAC904. Klockfrekvensen till NCO-blocket och DAC:arna genereras av en PLL från den externa oscillatorn, CFPT-126, till 100 MHz.

Figur 14: Två sinusvågor, den första i fas och den andra i 90° fasvridning.

25

Inparametrarna till NCO-blocket är frekvens och fasvridningen. Frekvensen genererar fasinkrementet när den multipliceras med en konstant, beräknad på klockfrekvensen och antal bitar konstanten ska ha, 2^32/100 MHz ≈ 43. Fasinkrementet (i FPGA-schemat kallat ph_inc) bestämmer hur många punkter sinusvågen ska skrivas med. Högre frekvens ger större inkrement enligt formeln ph_inc = frekvens • 43. Längre steg mellan varje punkt kommer att fås och sinusvågen skrivs med färre punkter. Fasvridningen ska ligga på +/– 90° för att mixern, AD8349, ska fungera korrekt. Då man vill kunna kompensera för de individuella fel som uppstår i IC-kretsarna kan även fasvridningen (i FPGA-schemat kallat ph_offset) justeras (se figur 15). För att kunna ändra på indata, till exempel fasinkrementet till NCO:erna i FPGA:n, används så kallade sourses and probes. Det är ett interface i Quartus II som gör att man kan skriva och läsa till FPGA:n utan att behöva programmera om den varje gång.

Figur 15: NCO i blockdiagram.

RAM Värdet som kommer in motsvarar den punkt som ska ritas ut av kvartssinusvågen.

Indata

Modifiering Inverterar för +/-90° fasvridning. Denna modulation var endast placerad i den NCO som genererar Q-komponenten.

Modifiering Skiftar riktningen på räknaren efter halva värdet.

Modifiering Inverterar värdet för att räknaren ska ge den negativa delen av sinusvågen. Högsta biten anger riktning.

D Q

clk

Ph_inc

clk

Ph_offset

26

3.1.2 Skiftregister och styrkontroller I FPGA:n kommer det att finnas kontrollblock för ADC, DAC104 och lokaloscillatorn. Kommunikationen sker via (Serial Peripheral Interface) SPI-kompatibelt interface där data, klocka och en enable-signal överförs. Då FPGA:n saknade tillräckligt många lediga I/O-pinnar för att kunna rymma alla tre SPI-interfacen kopplades ett skiftregister, SN74LV595A, in på tre lediga pinnar (se figur 16). Via detta kan alla SPI-interfacen vara verksamma samtidigt. Huvudklockan till dessa delar är på 25 MHz och är genererad av den externa oscillatorn, CFPT-126 via en PLL i FPGA:n. PLL

IC-kretsar

clk

LD

Kontroll DAC

Kontroll LO

Kontroll ADC

clk data

FPGA

Skiftregister, SN74LV595A, 8bitar

data

Skiftregister, 8bitar

laddpuls

clk 25MHz

clk 25MHz

LO DAC ADC

LD

clk

data

data

clk

LD

LD

data

LD

clk

data

LD

clk

data

Figur 16: Blockschema över kopplingarna mellan kontrollblocken och skiftregistret inne i FPGA:n och skiftregistret, SN74LV595A, med IC-kretsarna DAC, ADC och LO.

27

3.1.2.1 Skiftregister, SN74LV595A

Detta skiftregister har en seriell ingång och 8-bitars parallell utgång. Matningsspänningen ligger mellan +2 och +5.5 V. 2x8 D-vippor sköter funktionen med hjälp av styrande klockor. CLK är klocksignalen för att skifta in data i den vänstra raden av D-vippor (se figur 17). När 8 bitars indata är inskiftat sätts LD hög vilket lägger ut föregående data på åttabitars utgången och lagrar senaste inkomna data i högra raden av D-vippor. SDATA är det seriella indata. För att data ska komma in rätt till skiftregistret, SN74LV595A, skapas ett kontrollblock för skiftregistret i FPGA:n.

Figur 17: Blockdiagram på skiftregistret, SN74LV595A.

28

3.1.2.2 Kontrollblock Kontrollblocket för skiftregistret har åtta parallella ingångar kopplade till SPI-interfacen för IC-kretsarna. Dessa tar in en bit i taget från varje utgång på kontrollblocken för IC-kretsarna och skiftar ut de åtta bitarna seriellt till skiftregistret, SN74LV595A. Varje bit i skiftregistren motsvarar en ledning för SPI, (se tabell 2). Kontrollblocket sätter även den frekvens som styr skiften, både skiftregistret i FPGA:n och IC-kretsen går på samma klocka, 3.1 MHz. En laddningspuls skickas till registren efter varje åttonde klockcykel. Detta gör att FPGA-skiftregistret tar in nästa omgång data från den parallella ingången och IC-kretsen gör sin uppdatering enligt beskrivning ovan. Kontrollblocken för DAC:n och LO:n får in data i parallell form och skiftar ut det seriellt till respektive IC-krets via skiftregistren. Varje databit skrivs under en klockcykel och under hela datablocket hålls enable-signalen låg för att data ska bli validerat i IC-kretsen. (se figur 18) Skillnaden för ADC-kontrollen är att data skiftas in seriellt från ADC:n och ges ut i parallell form till FPGA:n. Enable-signalen och klockan sänds ut på samma sätt som i DAC- och LO-kontrollen, via skiftregistret till ADC:n.

Figur 18: Ett tidsdiagram för en SPI-kompatibel seriellöverföring. I denna figur läses data av på stigande klockflank vilket gäller för LO och ADC. DAC104 läser av data på fallande klockflank. För att kontrollera att koden genererar klockor och laddpuls enligt tidsdiagrammet, testades varje enskilt kontrollblock på utvecklingskortet med logikanalysatorn inkopplad. När det enskilda blocket fungerade testades det ihop med skiftregistret. Inparametrarna till LO- och DAC-blocken är data som ska sändas ut. Det implementeras via sourses i Quartus II. Lika så avläses data in från ADC-blocket via en probe i Quartus II. Varje bit från IC-kretsarnas kontrollblock måste komma med vid överföringen via skiftregistren för att erhålla rätt funktion. Då måste dessa block ha en långsammare frekvens än laddningspulsen för skiftregistren. Vilket innebär att 25 MHz klockan ska delas ned minst 8 gånger. För att få ett bättre värde testades alla tre kontrollblocken tillsammans med skiftregistret. Då kunde det bestämmas hur mycket långsammare frekvens kontrollblocken behövde ha jämfört med skiftregistren. Klockfrekvensen sattes till ca 6 kHz.

B0 /LD_dac B1 clk_dac B2 data_dac B3 /LD_adc B4 clk_adc B5 /LD_lo B6 data_lo B7 clk_lo

≈ ≈

≈

Klocka

Enable-signal

Data MSB LSB

Tabell 2: Pinnmappning för skiftregistret

29

3.2 Modulation I mixern kommer blandprodukter att skapas när datafrekvenserna mixas med bärfrekvenserna till en RF. Dessa blandprodukter ses som toppar i frekvensspektrumet och ger störningar när mottagaren ska avkoda RF-signalen eller störningar utanför brandbredden. En signal kan moduleras på olika sätt, frekvens-, fas- och amplitudmodulering. Även kombinationer av dessa användas (se figur 19). I avsnittet 4.2 Optimering, beskrivs vilka fel och där med vilka blandprodukter som uppstått i testsändaren. Källa: “Digital Modulation in Communications Systems - An Introduction” (2001) utgivet av Agilent Technology.

Figur 19: Olika moduleringsformer representerade i polär form. I och Q genereras enligt formeln: I = cos(ωt) och Q = sin(ωt), där ω= 2π•datafrekvensen Den genererade RF-signalen fås enligt formeln: RF = I • cos(ω0 • t) + Q • sin(ω0 • t). ω0 är vinkelfrekvensen på bärvågen från LO. Om denna formel omskrivs med följande: cos(α) • cos(β) = 1/2 cos(α – β) + 1/2 cos(α + β) och sin(α) • sin(β) = 1/2 cos(α – β) – 1/2 cos(α + β) fås: RF = 1/2 cos[(ω0 – ω)t] + 1/2 cos[(ω0 + ω)t] + 1/2 cos[(ω0 – ω)t] – 1/2 cos[(ω0+ ω)t] Ytligare omskrivning med: cos(α + β) = cos(α)cos(β) – sin(α)sin(β) ger: RF = 1/2 cos[(ω0 – ω)t] + 1/2 cos[(ω0 + ω)t] = cos[(ω0 – ω)t] Denna beräkning är i det ideala fallet utan felparametrar. Källa: ”Measuring Phase and Delay Errors Accurately in I/Q Modulators” av P.Stroet (2005) utgivet av Linear Technology.

0° I

Fas modulering

Amplitud modulering

Frekvens modulering

Fas

Q

IQ

IQ

- ω

+ ω

+ ω

30

Om I och Q ses som vektorer i ett polärt diagram motsvaras (+1 + j) av en IQ-vektor i läget +45°, (+1 – j) i läget – 45°, (– 1 + j) i läget +135 ° och (–1 – j) i läget – 135°. En plott av vektorerna kan förklara ytligare (se figur 20a). Om amplituderna på I och Q inte matchar varandra exakt kommer vektorns längd förskjutas och plotten kommer förändras (se figur 20b). Om I och Q inte är exakt ortogonala, vilket inte är troligt då ingen krets är ideal, kommer även detta påverka vektorns position, ett litet fel på Q ger förskjutning enligt plotten (se figur 20c). Ytligare ett fel som kan uppstå är om nivåerna på I och Q inte är korrekta (+1.01 –0.99) . Det oönskade dc offseten ger förskjutning av centrum på IQ-vektorn(se figur 20d). I frekvensdomänen visar sig detta i form av en liten rest av den omodulerade bärfrekvensen i mitten av spektrumet. Detta fel kallas LO-feedthrough. Källa: ”Correcting Imperfections in IQ Modulators to Improve RF Signal Fidelity” av Eamon Nash (2009) utgivet av Analog Devices.

Figur 20: Signalvektor-diagram för olika felmöjligheter vid modulation. I detta arbete används frekvensmodulation med konstant amplitud ett. Idealfallet är en enhetscirkel och modulationen sker genom ändring på riktningen av vinkelhastigheten, ω. Om något av tidigare nämnda fel enligt figur 20 uppstår kommer enhetscirkeln deformeras. Till exempel blir det en ellips om amplituden är olika. Dessa fel medför att mottagaren kommer få problem att avkoda data. Fasfelet kan härledas enligt följande: RF = cos(ωt) • cos(ω0 • t) + sin(ωt + komp + fd+ mod) • sin(ω0 • t + LO). komp är en kontrollerbar fasoffset för kompensering, fd är den fasfördröjning som kan uppstå när I och Q skapas, mod är fasfördröjningen i mixern och LO står för fasfelet vid fassplittern i mixern. När denna formel behandlas som tidigare ger det: RF = 1/2 cos[(ω0 – ω)t] + 1/2 cos[(ω0 + ω)t] + 1/2 cos(LO – komp – fd – mod) • cos[(ω0 – ω)t] – 1/2 sin(LO – komp – fd – mod) • sin[(ω0– ω)t] – 1/2 cos(LO + komp + fd+ mod) • cos[(ω0+ ω)t] + 1/2 sin(LO + komp + fd + mod) • sin[(ω0 + ω)t] Approximation för små vinklar, ger:

a) Idealfall b) Olika amplitud

c) Ej ortogonala, fasfel

d) DC offset

31

RF = cos[(ω0 – ω) • t] – 1/2(LO – komp – fd – mod) • sin[(ω0 – ω) t] + 1/2(LO + komp + fd + mod) • sin[(ωL0+ ω)t]. Spegling uppstår. Genom kompensationen komp kan felen och speglingen släckas ut. När Q inverteras från +90° till – 90° är det ett tecken byte på signalen som sker, Q = – sin(ωt). Detta medför att frekvensriktningen ändras. Beräkningarna enligt ovan ger: RF = – cos[(ω0 – ω) t]. I frekvensspektrumet kommer modulationen visa sig i att bärfrekvensen förskjuts +/– frekvensen hos IQ.

32

3.3 Mönsterkortslayout Arbetet med layouten krävde att det togs hänsyn till vissa delar. Dels att RF-vägarna bör vara så korta och raka som möjligt, även bredden på ledaren bör anpassas för att ge en 50 Ω vågledare av microstrip typ. Detta för att RF-signalen lätt förändras vid ojämnheter på ledaren och fel i data uppstår. Dels att de olika komponenterna kommer kräva analoga respektive digitala matningsspänningar och jordplan. Detta gör man för att inte cirkulationsströmmar ska kunna uppstå i jordplanet. Analoga komponenter och signaler är mycket känsligare för yttre störningar än de digitala. mönsterkortet har försetts med ett kontaktdon för analog +5 V matningsspänning och jord och digital +5 V och jord. Dessa spänningar delas sedan ner till de nivåer som krävs, av olika spänningsregulatorer på kortet. Programmeringen av FPGA:n sker via en JTAG-kontakt på kortet. En SMA-kontakt monteras för att koppla ut RF-signalen till en extern antenn (se figur 21).

Figur 21: Till vänster ses den vita spänningskontakten och den runda SMA-kontakten är för RF-utsignalen. I nederkant syns delar av FPGA:n. De två större DAC:arna är 904typ och den mindre är DAC104.

LO

DAC DAC

mixer

Förstärkare

LOG- Förstärkare

Skiftregister

Oscillator

ADC DAC

FPGA

33

I designarbetet ingick att skapa bibliotek med de komponenter som behövdes och ta fram footprints till dem. Footprints är det avtryck som trycks på mönsterkortet och motsvarar den yta komponenten behöver. Det visar även var paddarna ska sitta för att passa den specifika komponentens ben vid lödning. För att få rätt footprint måste det tas hänsyn till vilken kapsling och storlek komponenten har. Motstånd och kondensatorer var av typen 0603 och drosslar av typen 0805. Dessa siffror motsvarar måtten, längd x bredd i tum. IC-kretsarna hade TSSOP-kapsling (Thin Shrink Small-Outline Package) vilket innebär att de tar väldigt liten plats men blir svårare att montera på grund av de små lödpaddarna (se figur 22).

Figur 22: Området innanför fyrkanten är RF-blocket. Detta kort saknar tryckta footprints men de guldfärgade områdena är paddar för lödning. Alla komponenter är handlödda med hjälp av mikroskop. Kopplingsscheman över mönsterkortet finns att se i bilaga 2.

34

4 Resultat - Mätningar på testsändaren På det färdiga kortet mäts spänningar för att kontrollera att lödningar är korrekta. Även utdata från de olika IC-kretsarna mäts för att kontrollera att de finns, med ett oscilloskop. För noggrannare kontroll och optimering av RF-signalerna används en spektrumanalysator.

4.1 Felsökning Den första kontroll som görs på kortet är nivåerna på matningsspänningarna. Är de för höga uppstår troligen fel och komponenter kan brännas. Dessa kunde jag inte finna några fel på vid mätning med voltmeter. Nästa steg var att koppla in JTAG-interfacet och programmera FPGA:n. Även detta fungerade problemfritt. Med programmerbar FPGA kunde data läggas ut till IC-kretsarna och funktionskontroller utföras även på dessa. Vid första mätningarna på data- och klockutgångar med oscilloskop och prob upptäcktes det att data på skiftregistret, SN74LV595A låg i fel ordning på utgångarna, en klocka låg på en datapinne och tvärt om. Efter att ha ändrat och kontrollerat ordningen fungerade skiftregistret bra. DAC104 fungerade inte vid första mätningen. För att kunna kontrollera att tidsdiagrammet för SPI-interfacet uppfylldes kopplades logikanalysatorn in. Den visade att varje dataintervall bara innehöll åtta bitar istället för tio vilket gjorde att DAC:n inte kunde validera data. Nästa problem som uppstod var lokaloscillatorn. När testsändarens utgång kopplades till en spektrumanalysator för att kunna titta på RF-signalen hittades endast bärfrekvensen på 2.5 GHz vilket är taket för vad lokaloscillatorn kan sända ut. Även om LO:n programmerades om för lägre utfrekvenser skedde ingen förändring av bärfrekvensen. Logikanalysatorn kopplades på igen. Denna gång upptäcktes det att kontrollblocket för LO:n konstant skickade ut data i stället för en gång vid begärd uppdatering. Det visade sig även att perioden för enable-signalen i lågt läge var för kort för att data skulle hinna bli validerat i LO:n, vilket åtgärdades genom att minska klockfrekvensen för kontrollblocket till ca 3 kHz från tidigare 6 kHz. Efter korrigeringarna fungerade LO:n utmärkt. Bärfrekvensen kan ställas in via sourses and probes i Quartus II och störningarna från de andra komponenterna är mycket låg (se figur 23).

35

Figur 23: Bärfrekvensen på 2.2 GHz syns tydligt utan störningar, i spektrumanalysatorn. När bärfrekvensen fungerar korrekt kom testen till datafrekvenserna, I och Q. Dessa genereras i FPGA:n i digital form och sänds till var sin DAC904 för konvertering till analogt. I mixern, AD8349, läggs datafrekvenserna till bärfrekvensen innan RF-signalen sänds ut. När testsändarens RF-signal kopplades till spektrumanalysatorn fanns datafrekvenserna inte med, endast bärfrekvensen syntes. Även om indata till NCO:erna ändrades skedde ingen förändring. Med prob och oscilloskop härleddes felet till att databitarna ut till DAC:arna, från FPGA:n inte rörde på sig, endast enstaka bitar låg konstant höga. Felsökningen i FPGA:n sattes upp med hjälp av sourses and probes, utsignalerna från NCO:erna probades och studerades. Om infrekvensen till NCO:erna ökades kraftigt började utsignalerna röra på sig men sänktes den under en viss nivå slutade det. Detta kunde härledas till multiplikationen av två 32-bitars vektorer för generering av fasinkrementet. När man multiplicerar två vektorer med x respektive y bitar får svaret lika många bitar som summan av antalet bitar i vektorerna, x + y bitar. I detta fall 64 bitar, vilket medför att bara övre eller nedre hälften av bitarna kan utnyttjas som indata till det 32 bitar stora fasinkrementet. Övre hälften användes först och därför blev svaret i multiplikationen ofta för lågt för att någon databit skulle bli hög. När nedre hälften av svaret från multiplikationen användes kom data till DAC:arna.

4.2 Optimering av testsändaren När alla delar av hårdvaran fungerar kan RF-signalen optimeras genom att justera några olika parametrar i FPGA:n. Till en början fanns bara fasvridningen att justera vilket inte klarade att undertrycka blandprodukterna och bärfrekvensen så mycket. Därför lades det till två nya modulations möjligheter, dc offset- och amplitudjustering, på respektive I och Q signal i NCO-blocket (se figur 24).

Figur 24: De nya modulationsmöjligheterna på I och Q. Med dessa parametrar att justera kunde undertryckningen bli ca 45 – 50 dB vilket är väl godkänt för det applikationsområde testsändaren kommer att ha. (se figur 25 och 26)

Figur 25: Data har lagts till bärfrekvensen men ingen kompensering av blandprodukterna. Fasvridningen är -90° och frekvensen på indata är 1 MHz. Detta syns då toppen är förskjuten 1 MHz till vänster om bärfrekvensen, som är den topp vid markören.

Konverterar signalen från signed till unsigned.

Konverterar signalen från signed till unsigned.

NCO Ut genereras sinusvågor.

Amp Offset

Amp Offset

I

Q

FPGA

DAC904

DAC904

Ph_inc

Ph_offset

Direction

37

Figur 26: Den optimerade testsändarens spektrum ser ut så här. Frekvensen är den samma som i figuren ovan men fasvridningen är här +90°. Blandprodukterna är undertryckta till 45 – 50 dB.

4.3 Sluttest För att se om testsändaren verkligen fungerade som den skulle sattes ett test upp, bestående av verkligt flygtestdata, en RF-mottagare som kopplades till en demoduleringsapparat. Demoduleringsapparaten packar upp det mottagna datat och visar på en display om det är validerat data som mottagits. När testet utfördes på testsändaren kunde demoduleringsapparaten inte validera data. Oscilloskopet visade mycket ryckigt data vilket förklarade varför data inte kunde tolkas. Problemet var att skiftet mellan +90° och – 90° på Q skedde via invertering av fasvridningsvärdet, ph_offset(se figur 27). Inverteringen skapar ett hopp i sinusvågen när den till exempel sker i maxläget på vågen och inverteras till minläget. En lösning på detta problem var att byta tecken på frekvensriktningen, ω och där med riktningen på räknaren i NCO:n. Nu blir Q = sin(–ωt) och då RF = – cos[(ω0 – ω) t] enligt beräkningar i avsnitt 3.2 Modulation. Detta ger inget hopp i data men ger samma fasvridning på 180°. Fasvridningsvärdet, ph_offset kommer att vara konstant och i stället implementeras en ny parameter, kallad direction i FPGA-schemat (se figur 24) som är kopplad till indata och genererar skiften på Q. När datat är ”1” ökar NCO-räknaren och när datat är ”0” minskar den.

Figur 27: Vänstra bilden visar fasskift genom invertering av Q. Högra bilden när NCO-räknaren byter riktning. Testet med mottagaren och moduleringen utfördes igen och nu kunde data valideras. Testsändaren fungerar.

Q

fasskift

38

5 Slutsats och Diskussion Under arbetets gång har jag fått större kännedom om RF-signaler frekvens- och amplitudmodulation. Hur bärfrekvensen förhåller sig till datafrekvenserna har varit den del som krävt mest efterarbete vid felsökningen. Jag tror att labkort hade underlättat i ett tidigare skede för att hitta vilka parametrar som behövs för att ställa in datafrekvenserna på rätt sätt. Men att använda prototypen som labkort fungerade bra genom att den aspekten togs med tidigt i planeringen av arbetet. Svårigheten med detta kan dock vara att fler delar kan orsaka ett gemensamt fel vilket försvårar felsökningen. Efter felsökning och optimering fungerar testsändaren som prototyp. Användaren kan justera bärfrekvensen och förstärkningen på RF-signalen med FPGA:n via sourses and probes i Quartus II. Testdata kan tas in, moduleras och sändas ut som RF på ett korrekt sätt vilket visades vid sluttestet med en mottagare inkopplad. Parametrarna för justering av undertryckning av blandprodukter skulle kunna läggas som konstanter i FPGA-koden när den enskilda testsändaren är optimerad. Detta skulle minska parametrar som behöver styras av användaren vid varje tillfälle och testsändaren behöver endast optimeras en gång vid programmeringen av FPGA:n.

5.1 Vidareutveckling Innan prototypen är en färdig produkt för montering i antenner krävs att ett interface mot Ethernet-porten sätts upp i FPGA:n. Via Ethernet ska användaren kunna ställa in de parametrar som nu kräver sammankoppling via JTAG-kontakten och en dator med Quartus II och FPGA-koden. Bärfrekvensen, förstärkningen och testdata som ska sändas ska lägga ut och nivån på RF-signalen ska kunna läsas in. Ett modulationsfilter kommer också att krävas för att filtrera en varierande frekvens på i insignalen. Tanken med de användarinterface som fanns på layouten utöver Ethernet-porten är att testsändaren ska kunna utvecklas till att bli portabel. Den ska kunna användas vid alla tester av mottagarutrustning som används. Det betyder att flera typer av data ska kunna sändas.

39

Referenslista

Tryckt media Sjöholm, Stefan & Lindh, Lennart (2003), VHDL för konstruktion. Studentlitteratur. Upplaga 4:4. Digital media Stroet, P (2005), Measuring Phase and Delay Errors Accurately in I/Q Modulators, Linear Technology. Hämtat 29/3 från http://cds.linear.com/docs/Application%20Note/an102f.pdf Nash, Eamon (2009), Correcting Imperfections in IQ Modulators to Improve RF Signal Fidelity. Analog Devices. Hämtat 29/3 från http://www.analog.com/static/imported-files/application_notes/AN-1039.pdf Agilent Technology (2001), “Digital Modulation in Communications Systems - An Introduction”. Agilent Technology. Hämtat 26/3 2010 från http://cp.literature.agilent.com/litweb/pdf/5965-7160E.pdf Analog Devices Inc. (2004), datablad på lokaloscillatorn. Hämtat 26/3 2010 från http://www.analog.com/en/rfif-components/pll-synthesizersvcos/adf4360-1/products/product.html Analog Devices Inc. (2004), datablad på mixern. Hämtat 29/3 2010 från http://www.analog.com/en/rfif-components/modulatorsdemodulators/ad8349/products/product.html Texas Instruments Inc. (2004), datablad på DAC904. Hämtat 26/3 2010 från http://focus.ti.com/lit/ds/symlink/dac904.pdf Analog Devices Inc. (2005), datablad på VGA-förstärkare. Hämtat 31/3 2010 från http://www.analog.com/static/imported-files/data_sheets/ADL5330.pdf Analog Devices Inc. (2004-2007), datablad på log-förstärkare. Hämtat 9/4 2010 från http://www.analog.com/static/imported-files/data_sheets/AD8318.pdf Murata, datablad på Balun. Hämtat 19/4 2010 från http://se.farnell.com/murata/ldb212g4005c-001/balun-2-4ghz-50ohm-0805-case/dp/1294774 Analog Devices Inc. (2004), datablad på ADC. Hämtat 19/4 2010 från http://www.analog.com/static/imported-files/data_sheets/AD7680.pdf National Semiconductor Corporation (2008), datablad på DAC104. Hämtat 24/4 2010 från http://www.national.com/ds/DA/DAC104S085.pdf IDQ Frequency products (2009), datablad på oscillator. Hämtat 5/5 2010 från http://www.iqdfrequencyproducts.com/products/details/273/

40

Altera (2010), Cyclone III Device Handbook. Hämtat 7/5 2010 från http://www.altera.com/literature/lit-cyc3.jsp

Personlig kontakt Mattias Avesten – Handledare, SAAB Aerosystems – TFI. Jonny Lindgren – Handledare/Examinator, LiTH – ISY.

41

Upphovsrätt Detta dokument hålls tillgängligt på Internet – eller dess framtida ersättare –från publiceringsdatum under förutsättning att inga extraordinära omständigheter uppstår.

Tillgång till dokumentet innebär tillstånd för var och en att läsa, ladda ner, skriva ut enstaka kopior för enskilt bruk och att använda det oförändrat för ickekommersiell forskning och för undervisning. Överföring av upphovsrätten vid en senare tidpunkt kan inte upphäva detta tillstånd. All annan användning av dokumentet kräver upphovsmannens medgivande. För att garantera äktheten, säkerheten och tillgängligheten finns lösningar av teknisk och administrativ art.

Upphovsmannens ideella rätt innefattar rätt att bli nämnd som upphovsman i den omfattning som god sed kräver vid användning av dokumentet på ovan beskrivna sätt samt skydd mot att dokumentet ändras eller presenteras i sådan form eller i sådant sammanhang som är kränkande för upphovsmannens litterära eller konstnärliga anseende eller egenart.

För ytterligare information om Linköping University Electronic Press se förlagets hemsida http://www.ep.liu.se/

Copyright The publishers will keep this document online on the Internet – or its possible replacement –from the date of publication barring exceptional circumstances.

The online availability of the document implies permanent permission for anyone to read, to download, or to print out single copies for his/hers own use and to use it unchanged for non-commercial research and educational purpose. Subsequent transfers of copyright cannot revoke this permission. All other uses of the document are conditional upon the consent of the copyright owner. The publisher has taken technical and administrative measures to assure authenticity, security and accessibility.

According to intellectual property law the author has the right to be mentioned when his/her work is accessed as described above and to be protected against infringement.

For additional information about the Linköping University Electronic Press and its procedures for publication and for assurance of document integrity, please refer to its www home page: http://www.ep.liu.se/. © Mari Siewers.

42

Bilaga I Bilagan innerhåller mönsterkortsscheman.

43

Bilaga II Bilagan innerhåller FPGA-scheman.

44

VCC

H[1

0..0

]IN

PUT

VCC

OSC

_FPG

AIN

PUT

VCC

XCK1

INPU

T

VCC

CK42

2_in

INPU

T

P[13

..0]

OUT

PUT

PCK

OUT

PUT

M[1

3..0

]O

UTPU

T

N[1

3..0

]O

UTPU

T

NCK

OUT

PUT

SHC

OUT

PUT

SHL

OUT

PUT

SHD

OUT

PUT

CK_

ADC

OUT

PUT

OSC

_FPG

ACK

422_

inRE

SET_

NH[

10..0

]

NCK

M[1

3..0

]N[

13..0

]P[

13..0

]PC

KCK

_ADC

clk2

5M

NCO

inst

15

Cyclo

ne III

incl

k0 fr

eque

ncy:

25.0

00 M

Hz

Oper

atio

n M

ode:

Nor

mal

Clk

Rat

ioPh

(dg)D

C (%

)c0

2/1

0.00

50.0

0c1

2/1

-73.

0050

.00

c24/

10.

0050

.00

c36/

50.

0050

.00

incl

k0ar

eset

c0 c1 c2 c3lo

cked

altpll

0

inst

37

Clk

Rese

t_n

GAIN

[9..0

]OS

C[9.

.0]

Ch[1

..0]

Upda

te

Busy LD

SCK

SDO

SPI_

DAC

inst

7

Clk

Rese

t_n

Upda

teR_

cntr[

13..0

]N_

cntr[

18..0

]

Busy LD

SCK

SDO

SPI_

LO

inst

10

Clk

Rese

t_n

Din[

7..0

]

LCK

SCK

SerO

Seria

lizer

inst

13

Clk

Rese

t_n

Din

Busy LD

SCK

Dout

[15.

.0]

SPI_

ADC

inst

11

prob

e[0]

prob

e1

inst

5prob

e[16

..0]so

urse

_dat

a

inst

9

512

10lpm

_con

stan

t7in

st3

sour

ce[1

2..0

]

sour

se_t

est

inst

8

sour

ce[1

8..0

]

sour

se_t

est2

inst

18

sour

ce[1

4..0

]

sour

se_t

est3

inst

12

clk2

5

u[13

..0]

u[14

]da

ta_l

o

rese

t_n

clk_

loLD

_lo

b

LD_a

dc

t[15.

.0]

clk2

5

clk1

00

clk_

adc

data

_adc

rese

t_n

clk2

5b_

adc

busy

LD_d

accl

k_da

cda

ta_d

ac

clk25

rese

t_n

sour

se[9

..0]

sour

se[1

2..1

1]so

urse

[10]

OSC

[9..0

]

clk_

lo,d

ata_

lo,L

D_lo

,clk_

adc,

LD_a

dc,d

ata_

dac,c

lk_d

ac,L

D_da

c

u[14

..0]

sour

se[1

2..0

]

b_ad

c,t[1

5..0

]

lock

_det

ekt

rese

t_n

clk

rese

t_n

ckcp

uc1

45

VC

CO

SC_F

PGA

INP

UT

VCC

CK4

22_i

nIN

PU

T

M[1

3..0

]O

UTP

UT

N[1

3..0

]O

UTP

UT

NC

KO

UT

PUT

clk2

5MO

UTP

UT

CLRN

DPRN Q

DFF inst

7CLRN

DPRN Q

DFF inst

8

NO

T

inst

9

1024 Word(s)RAM

Bloc

k Ty

pe: A

UTO

addr

ess[

9..0

]

cloc

k

q[15

..0]

quar

ter_

sine

_tab

le

inst

28

1024 Word(s)RAM

Bloc

k Ty

pe: A

UTO

addr

ess[

9..0

]

cloc

k

q[15

..0]

quar

ter_

sine_

tabl

e

inst

32

GND

VC

C

4332

cons

tant

0in

st10

Cyc

lone

III

incl

k0 fr

eque

ncy:

10.0

00 M

Hz

Ope

ratio

n M

ode:

Nor

mal

Clk

Rat

ioPh

(dg)

DC

(%)

c010

/10.

0050

.00

c15/

20.

0050

.00

incl

k0

ares

et

c0 c1

lock

ed

pll

inst

4

Uns

igne

dm

ultip

licat

ion

data

a[31

..0]

data

b[31

..0]

resu

lt[63

..0]

lpm

_mul

t0

inst

11

sour

ce[3

1..0

]

Sour

se3

inst

12

sour

ce[3

2..0

]

Sour

se2

inst

15

sour

ce[3

1..0

]

Sour

se1

inst

Sign

edm

ultip

licat

ion

data

a[15

..0]

data

b[15

..0]

resu

lt[31

..0]

lpm

_mult

1

inst

1

Sign

edm

ultip

licat

ion

data

a[15

..0]

data

b[15

..0]

resu

lt[31

..0]

lpm

_mult

1

inst

3

A BA+B

data

a[31

..0]

data

b[31

..0]

resu

lt[31

..0]

add0

inst

16

A BA+B

data

a[31

..0]

data

b[31

..0]

resu

lt[31

..0]

add0

inst

17

sour

ce[3

1..0

]

sour

se4

inst

23

sour

ce[3

1..0

]

sour

se4

inst

24

NO

T

inst

21

NOT

inst

22

qI[1

5..0

]qQ

[15.

.0]

clk

rese

t_n

ph_i

nc[3

1..0

]ph

_offs

et[3

1..0

]di

rect

ion

lut_

addr

_I[9

..0]

lut_

addr

_Q[9

..0]

fsin

I[15.

.0]

fsin

Q[1

5..0

]

fsin

_dec

ode

inst

27

ph_i

nc[6

3..0

]

In[2

8],I[

27..1

5]

Qte

mpn

[28]

,Qte

mp[

27..1

5]

ph_o

ffset

[31.

.0]

ph_i

nc[3

1..0

]

clk1

00

amp[

31..0

]

ph_o

ffset

[32.

.0]

offs

etI[3

1..0

]

offs

etQ

[31.

.0]

amp[

15..0

]

amp[

31..1

6]

offs

etI[3

1..0

]

offs

etQ

[31.

.0]

sinQ

[13.

.0],n

u3,n

u4si

nI[1

3..0

],nu3

,nu4

I[31.

.0]

In[3

1..0

]

Qte

mp[

31..0

]Q

tem

pn[3

1..0

]

GN

DVC

C