CHƯƠNG 3DIGITAL LOGIC

ĐẠI HỌC DUY TÂNKHOA CÔNG NGHỆ THÔNG TIN

2-2

TRANSISTOR TẠO NÊN CÁC THÀNH PHẦN CỦA MÁY TÍNHMỗi bộ xử lý chứa hàng triệu transistor

• Intel Pentium II: 7 triệu• Compaq Alpha 21264: 15 triệu• Intel Pentium III: 28 triệu

Transistor làm việc như những công tắcTổ hợp lại để tạo thành các chức năng logic

• AND, OR, NOTTổ hợp để xây dựng nên các cấu trúc cao cấp

• Bộ cộng, bộ nhân, bộ giải mã, thanh ghi …Tổ hợp để xây dựng các bộ xử lý

2-3

CÁC CẤP ĐỘ MẠCH LOGIC

2-to-4DecoderFull

Adder

D-Latch

Memory

n

m m

TransistorsGate

Cổng logic

Combinational LogicMạch logic tổ hợp

Storage ElementsPhần tử lưu trữ

2-4

Công tắc điện đơn giảnCông tắc mở :

• Mạch hở• Không có điện chạy qua• Bóng đèn tắt• Vout = +2.9V

Công tắc đóng :• Mạch đóng• Dòng điện chạy trong mạch• Bóng đèn sáng• Vout = 0V

Công tắc điện có thể dễ dàng biểu diễn 2 trạng thái :on/off, mở / đóng, có điện / không có điện.

2-5

TRANSISTOR MOS KIỂU NMOS = Metal Oxide Semiconductor

• Có 2 kiểu : Kiểu N (N-MOS) và kiểu P (P-MOS)N-MOS

• Khi đưa điện áp vào chân Gate,Mạch đóng, ngắn mạch giữa #1 và #2(công tắc đóng )

• Khi điện áp ở chân Gate =0 ,Mạch hở, cách điện giữa #1 và #2(công tắc mở) Gate = 1

Gate = 0Terminal #2 must be

connected to GND (0V).

2-6

TRANSISTOR MOS KIỂU PP- MOS

• Khi đưa điện áp vào chân Gate ,mạch hở, hở mạch giữa #1 và #2(công tắc mở)

• Khi điện áp ở chân Gate =0Mạch đóng, ngắn mạch giữa #1 và #2(công tắc đóng )

Gate = 1

Gate = 0

2-7

Logic Gates - Cổng LogicSử dụng các trạng thái chuyển mạch của các TransistorMOS để thực hiện các chức năng logic : AND, OR, NOT.

Quy ước các mức logic :

• Quy định các dải điện áp phụ thuộc vào đặc điểm của transistorđược sử dụng.�Giá trị mức 1 thường là : +5V, +3.3V, +2.9V, +1.1V�Trong hình minh họa trên ta sử dụng điện áp +2.9V

2-8

Inverter (NOT Gate)In Out0 V 2.9 V

2.9 V 0 V

In Out0 11 0

Bảng chân trị

Ký hiệu

2-9

NOR Gate

A B C0 0 10 1 01 0 01 1 0Biểu thức toán : C = BA+

2-10

OR GateA B C0 0 00 1 11 0 11 1 1

Ký hiệu OR

BA+Biểu thức toán : C =

The NAND Gate (NOT-AND)

on

off off

on

1

1

0

1 1

0

1

0

1

1 1

0

off

off

on

on

b

a

1 1

0

nand

a b nand0 0 10 1 11 0 11 1 0

NAND Symbols

Truth Table

EquationBA ⋅

The AND Gate

AND Symbol

andA

B

andB

A

A B and0 0 00 1 01 0 01 1 1

Truth Table

Gate

EquationBA ⋅

2-13

Các cổng Logic cơ bản

2-14

CHUYỂN ĐỔI GIỮA CÁC CÁCH BIỂU DIỄN

Biểu thứcLogic

CổngLogic

BảngChân trị

a b out0 0 10 1 11 0 11 1 0

BA ⋅

2-15

TỪ BIỂU THỨC TOÁN HỌC

ys

a

b

OR

bas

y

basy ⋅⋅=

2-16

TỪ KÝ HIỆU

)()()()( basbasbasbasout ⋅⋅+⋅⋅+⋅⋅+⋅⋅=

out

basbasbasbas

sabbasabsbasout +++=OR

2-17

TỪ BẢNG SỰ THẬT

bas + absout = bas+ sab+s a b out0 0 0 00 0 1 00 1 0 10 1 1 11 0 0 01 0 1 11 1 0 01 1 1 1

out

sab

sab

sab

sab

2-18

Sử dụng cổng Logic xây dựng các mạch chức năngTa đã biết việc sử dụng các cổng AND, OR và NOT để xâydựng các các mạch theo bảng chân trị. Một trong các ứngdụng là xây dựng các mạch logic tổ hợp.

Người ta phân mạch logic làm 2 loạiMạch logic tổ hợp

• output chỉ phụ thuộc vào trạng thái hiện tại của inputs• stateless

Mạch logic tuần tự• Output chỉ phục thuộc vào trạng thái của input (past and present)• Lưu trữ trạng thái từ các trạng thái input trước.

2-19

MẠCH CỘNG 1 BIT - Full Adder

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

FullAdder

A B

Cin

S CoutInput : - A,B : 2 bit cần cộng

- Cin : bit nhớ đầu vàoOutput : - S : tổng

- Cout : bit nhớ đầu ra

2-20

MẠCH CỘNG 1 BIT - Full Adder

abccabcbabcaCout +++=

10110010011010110011

1

110S

1

100B

010000

1

0A

11

00CoutCin

abccbacbacbaS +++=

10110010011010110011

1

110S

1

100B

010000

1

0A

11

00CoutCin

2-21

Four-bit Adder

DECODER - BỘ GIẢI MÃ

2-22

� Giải mã giá trị tín hiệu đầu vào để chọn 1 trong các đầu ra� Ứng dụng rộng rãi trong giải mã địa chỉ (bộ nhớ ), giải mã

lệnh (CPU)� Mạch giải mã n đầu vào sẽ có 2n đầu ra� Giải mã 2-4 , 3-8 , 4-16 …

DECODER - BỘ GIẢI MÃ

VÀO RAA B O1 O2 O3 O40 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1 2-23

DECODEAB

O1O2O3O4

Bộ giải mã 2 ra 4 (2-4 Decoder)

DECODER - BỘ GIẢI MÃ2-4 Decoder

2-24

MULTIPLEXER - BỘ DỒN KÊNH• Ghép nhiều kênh khác nhau vào 1 kênh• Đầu ra sẽ là 1 trong các đầu vào tuỳ vào đầu vào chọn• Thường có 2n đầu vào , n đầu vào chọn

2-25

A B C D

S1S2

O

A B

O

SMUX

MULTIPLEXER - BỘ DỒN KÊNH

S1 S0 Z0 0 A0 1 B1 0 C1 1 D

2-26

2-27

MẠCH TỔ HỢP & MẠCH TUẦN TỰMạch tổ hợp

• Đầu ra luôn cho kết quả giống nhau với giá trị đầu vào giống nhau

Mạch tuần tự• Lưu giữ thông tin• Đầu ra phụ thuộc vào thông tin được lưu giữ (trạng thái) của đầu vào

� với giá trị đầu vào giống nhau sẽ cho đầu ra khác nhau phụ thuộcvào thông tin lưu trữVí d� : Máy phát vé

�Khi ấn nút sẽ cho ra số phụ thuộc vào tình trạng trước đó• Ứng dụng trong việc chế tạo bộ nhớ

2-28

R-S Latch (Bộ chốt): Phần tử lưu trữ cơ bảnChốt tác động mức thấpR (Clear) : xóa – thiết lập giá trị 0.S (Set) : thiết lập- thiết lập giá trị 1

Nếu R và S đều =1 , out có thể là 0 hoặc 1• trạng thái “dừng” - chứa giá trị trước• Nếu a=1 thì b=0 và ngược lại

1

0

1

1

1

1

0

0

1

1

0

0

1

1

Bảng trạng thái logic

Q111Q011

1010 resetQ+= 0

001110

1 Đặt (set)Q+= 1

010Cấm100Cấm000Q+QRS

2-30

Xóa R-S latchGiả sử ban đầu, out = 1, sau đó đưa R=0.

Output changes to zero.

Sau đó cho R=1 để lưu trữ giá trị ở trạng thái dừng

1

0

1

1

1

1

0

0

1

0

1

0

0

0

1

1

2-31

Thiết lập R-S LatchGiả sử ban đầu out = 0, ta đưa giá trị S = 0

Output changes to one.

Sau đó cho S=1 để lưu trữ giá trị ở trạng thái dừng

1

1

0

0

1

1

0

1

1

1

0

0

2-32

R-S LatchR = S = 1

• Giá trị hiện hành được chốtS = 0, R=1

• Thiết lập giá trị 1R = 0, S = 1

• Xóa (thiết lập giá trị 0)

R = S = 0• Out=1• Trạng thái xác định bởi đặc điểm mạch cổng• Không sử dụng !

2-33

Gated D-Latch - Bộ nhớ 1 bitHai ngõ vào : D (data) & WE (write enable)

• WE = 1, bộ chốt thiết lập giá trị của D�S = NOT(D), R = D

• WE = 0, bộ chốt chứa giá trị đã lưu trữ trước đó�S = R = 1

2-34

Register – Thanh ghiThanh ghi lưu trữ nhiều bit.

• Sử dụng nhiều D-latches, tất cả được điều khiển bởi WE.• WE=1, n-bit tại D lưu trữ vào thanh ghi.

2-35

Memory - Bộ nhớTa có thể tạo bộ nhớ - một mảng k × m bit

•••

k = 2n

ô nhớ

m bits

Không gian địa chỉ:số ô nhớ

Memory - Bộ nhớ

2-to-4Decoder

a1a0

00011011

RegisterRegisterRegisterRegister

wewewewe

writeEnable d input

q output

n = 2address

q0q1q2q3

2-37

22 x 3 Memory

addressdecoder

word select word WEaddress

writeenable

inputbits

output bits

2-38

More Memory DetailsNhững kỹ thuật chế tạo bộ nhớ hiện nay không hoàn toàn giốngnhư kỹ thuật đã trình bày

• sử dụng ít transistor hơn, tin cậy hơn

Nhưng cấu trúc logic của nó thì hoàn toàn tương đồng.• Giải mã địa chỉ• Chọn hàng• Điều khiển ghi

Có 2 loại bộ nhớ cơ bản RAM (Random Access Memory)Static RAM (SRAM)

• nhanh, dữ liệu được giữ mà không cần phải làm tươi.Dynamic RAM (DRAM)

• Chậm , bit lưu trữ phải thường xuyên làm tươiAlso, non-volatile memories: ROM, PROM, flash, …