I. 트랜지스터의 소신호 모델 -...
Transcript of I. 트랜지스터의 소신호 모델 -...
I. 트랜지스터의 소신호 모델
-dc에 관련된 전류, 전압은 , 등과 같이 대문자로 표기
-ac신호에 대해서는 , 등과 같이 표현
-dc와 ac를 같이 언급할 때는 , 와 같이 첨자를 대문자로 사용
-ac와 dc는 중첩의 원리에 따라 각각에 대해 따로 해석가능
-다이오드의 경우 전류는
-상호콘덕턴스 (transconductance)
≃
-다이오드의 저항은
- × , ×,
1. 양극 접합트랜지스터의 소신호 모델
-dc 바이어싱에 의해 동작점 Q에서의 전류, 전압의 값들인
을 가진다.
-ac 신호가 입력될 경우 총전류, 전압은 ,
등과 같이 Q값과 ac 신호의 합이 된다.
-ac신호에 관련된 는 Q값에 비해 아주 작은 값이다
-함수 에서 가 작을 경우 근방에서
Taylor 전개를 하면
⋯
-4개의 변수 는 독립적이지 않고 서로 연관되어 있다
- , 와 같이 2개의 변수로 표현할 수 있다
-ac 신호가 작을 경우 Q점 근방에서 Taylor 전개를 하면
- , 이므로 ,
와 같이 표현
-ac 신호 만에 대한 것은
≡
≡
-첫 번째 식에서 왼쪽이 전압이므로 오른쪽 항들은 모두 전압의 단위
-는 저항의 단위를 가져야하고 는 단위가 없어야 한다
-첫 번째 식을 만족하는 Kirchoff 회로는 위 그림과 같다
-베이스와 에미터 사이의 전압강하는 전압강하 와 의 합
-는 저항을 나타내고 전원으로 작용
-두 번째 식에서 왼쪽이 전류이므로 오른쪽 항들은 모두 전류의 단위
-는 단위가 없어야 하고 는 전도도(conductance)의 단위(1/Ω)
-두 번째 식을 만족하는 Kirchoff 회로는 위 그림과 같다
-콜렉터를 흐르는 전류는 전류원 와 전류 의 합
-베이스-에미터(입력부분)와 콜렉터-에미터(출력부분) 단자를 합치게
되면 공통 에미터에서의 소신호 하이브리드 모델 (hybrid model)이
만들어진다
-가 매우 작아(10-4 정도) 이를 무시한 것이 하이브리드 π 모델
-하이브리드 모델과 구분하기 위해서 계수를 달리 사용한다
- , , 등으로 대체.
-특성곡선에서 ≃이므로 →∞이다.
-콜렉터 전류는 ≃
- 이므로 상호컨덕턴스는
-따라서 와 는
≃
- ≃
-입력부분은 전류 가 흐를 때 인 저항으로 대체
-베이스에 의 전류가 입력되면 콜렉터에는 의 전류가 흐른다
-이에 따라 콜렉터 부분은 전류원으로 대체할 수 있다
-등가회로가 입력과 출력이 연결되어 복잡하게 보이기 때문에 이를
분리시킬 필요가 있다
-베이스 쪽으로 볼 때 임피던스는 이고
이므로 ≃가 된다
-이에 따라 그림과 같은 공통 에미터 회로의 등가회로가 구해진다
-이는 하이브리드 π 모델과 동일하다
-공통 베이스 회로의 등가회로
-베이스-에미터 접합을 다이오드로 대체
-다이오드를 저항 로 바꾼다
-입력 임피던스는 이고, 이므로 가 된다
2. FET의 소신호 모델
-dc 바이어싱이 된 FET에 ac 신호가 입력되면 드레인-소스 전압은
바이어싱 전압과 ac 신호전압의 합으로서 이다
-이에 따라 드레인-소스 전류가 바뀌는데, 이 또한 바이어싱 전류와
증폭된 ac 전류의 합으로서 이다
-ac 신호를 아주 작다고 가정하면 이를 동작점 Q 근방에서 Taylor
전개를 할 수 있다. 드레인 전류는 와 같이 두 변수로
표시할 수 있고 Q점은 이므로
⋯
-
≡은 상호컨덕턴스이고,
≡는 출력부분의
컨덕턴스이다
-이에 따라 ac 신호에 대한 부분은
- 로서 출력저항으로 표현할 수 있다
-위 식은 FET의 출력부분의 Kirchoff 법칙을 나타낸다
-입력부분은 임피던스가 ∞이므로 열린회로(open circuit)에 해당된다
공통 소스회로의 FET의 등가회로
-JFET의 경우
로 주어지므로 상호컨덕턴스는
-출력 임피던스는 에 대한 의 특성곡선에서
-출력 임피던스가 충분히 크면 열린회로가 되어 등가회로가 훨씬 간단
하다. I-V 특성곡선에서 ≃이므로 는 ∞이다.
-공핍형 MOSFET의 경우는 기본적으로 JFET와 동일하다.
-증가형 MOSFET의 경우에는 이므로
II. 양극 접합트랜지스터를 이용한 소신호 증폭기
-공통 에미터 증폭기는 전압증폭기(voltage amplifier)로 널리 사용
-베이스 단자로 입력신호, 콜렉터 단자로 출력신호
-에미터 단자는 공통 (common, 접지 또는 전원연결)으로 사용
-공통 베이스 증폭기는 전류 버퍼(current buffer)나 전압증폭에 사용
-에미터 단자로 입력신호, 콜렉터 단자로 출력신호
-베이스는 공통
-전류 증폭률은 1에 가깝다
-공통 콜렉터 증폭기는 에미터 따라가기 회로 (emitter follower)
-베이스 단자로 입력신호, 에미터 단자로 출력신호
-콜렉터 단자는 공통으로 사용
-전압 증폭률은 1에 가깝다
1. 공통 에미터 증폭기
(a) 고정 바이어스 회로 증폭기
-입력 임피던스 : ║, ≪인 경우 ≃
-출력 임피던스는 ║인데 가 클 경우 ≃
-출력은 ║, 이므로 전압 증폭률은
║ ║
- , 가 보다 아주 큰 경우
Ex) , , , ,
를 구하라
(답) 입력 임피던스: ║, 먼저 를 구해야 된다.
베이스 전류는 ,
에미터 전류는 이므로
따라서 이다. ≃ 이다.
전압증폭률은 이다.
(b) 우회 (bypass) 축전기가 있는 전압나누기 바이어스 회로 증폭기
-에미터 우회 축전기의 경우 가 충분히 큰 경우
교류 임피던스 ()가 저항 보다 훨씬 작으므로 저항은
단락(short)된다
-전압나누기 바이어스 증폭기는 ║로 두면 고정바이어스
증폭회로의 등가회로와 동일하다.
-따라서 증폭률도 동일한 식으로 주어진다.
Ex) , , , , ,
, , 라고 할 때 를 구하라.
(답) , ,
이므로 이다. 따라서 이고
이다. ║ ,
≃ . 전압증폭률은 이다.
(c) 우회 (bypass) 축전기가 없는 전압나누기 바이어스 회로 증폭기
-우회 축전기가 없기 때문에 등가회로에 가 연결되어 있다
-입력부분에 Kirchoff 법칙을 적용하면
,
- 을사용
-≫이고 가 에 비해 아주 작으면 ≃
- ≃ , 입력 임피던스는 ≃║
-출력 임피던스는 ║ , 가 클 경우 ≃
-출력은 가 충분히 클 경우
≃
-전압 증폭률은
≃
-전압증폭률이 트랜지스터의 특성 값에 의존하지 않는다
-전압증폭률은 사용한 저항 와 에만 관련되어 있다
Ex) , , , , ,
, 라고 할 때 를 구하라.
(답) 직류해석은 위의 예와 동일
, ║ , ≃
전압증폭률은
이므로 보다 훨씬 작음을 확인할 수 있다.
2. 공통 콜렉터 증폭기
-입력신호가 베이스로 들어가는 것은 공통 에미터 증폭기와
동일하지만 출력이 에미터로 나오는 것은 공통에미터 증폭기의
경우와 다르다
-입력부분에 Kirchoff 법칙을 적용하면
- 사용
-≫이면 ≃
-이에 따라 ≃
-가 에 비해 아주 작으면 ≃║
- 이고 이므로
≃
-출력은 이므로 전압증폭률은
≃
-가 보다 아주 작다고 가정
-공통콜렉터 증폭기는 전압증폭률이 1로써 베이스에 입력신호를
출력으로 그대로 전달해준다. 에미터 따라가기 회로라고도 부른다
Ex) , , , , 라고
할 때 를 구하라.
(답) ,
이므로 이다. ≃║ 이다.
≃ 전압증폭률은 ≃이다.
3. 공통베이스 증폭기
-공통 베이스 증폭기에서는 입력신호는 에미터로 들어가고 출력은
콜렉터를 통해 나온다.
-입력 임피던스는 ║
-출력 임피던스는 ║≃
-출력은 가 클 경우 ≃이고 이므로 전압증폭률은
≃
-≃을 이용
- ≫인 경우 입력전류는 이고 출력전류는
이므로 전류증폭률은
≃
-공통베이스 증폭기는 전압증폭률은 있지만 전류증폭은 없음
Ex) , , , , ,
이라고 할 때 를 구하라.
(답) ,
따라서 ║ ≃이다. ≃ 이다.
전압증폭률은 이고 전류증폭률은 ≃이다.
III. JFET를 이용한 소신호 증폭기
-공통소스 증폭기는 전압증폭기(voltage amplifier)로 사용
-공통게이트 증폭기는 전류 버퍼(current buffer)나 전압증폭에 사용
-증폭기의 전류 증폭률은 1에 가깝다
-공통드레인 증폭기는 증폭기의 전압 증폭률은 1에 가깝다
-게이트 전압의 변화는 소스 전압에 바로 전달된다
-소스 따라가기 회로 (source follower)라고도 부른다
1. 공통소스 증폭기
(a) 자체 바이어스 회로 공통 소스 증폭기
-우회 축전기 가 있는 경우 저항 는 단락(short)된다
- , ║
-가 에 비해 아주 크면 ≃로 근사할 수 있다
-출력은 ║이고 이므로 전압증폭률은
║ ≃
-우회 축전기가 없는 경우
-등가회로에서 의 효과는 무시
-
-출력 임피던스를 구하기 위해서 입력 을 0으로 두면 도
0이 되므로 출력 임피던스는 가 된다
-입력부분에서 , 출력부분에서는
-전압증폭률은
Ex) , , , , ,
일 때 을 구하라.
(답)
와 을 연립한 2차방정식
의 해는 또는
이므로 가 해가 된다.
이므로
에서
임피던스는 이고
전압증폭률은
(b) 전압나누기 바이어스 회로 공통 소스 증폭기
-자체바이어스 등가회로에서 을 ║로 바꾼 경우
- ║이고 나머지 식들은 자체바이어스와 동일
-우회 축전기가 있는 경우 전압증폭률은
║ ≃
-우회 축전기가 없는 경우 전압증폭률은
Ex) , , , , ,
, 일 때 를 구하라.
우회 축전기 ()가 있는 경우와 없는 경우의 전압증폭률의 차이
는 무엇인가?
(답) ,
의
해는 또는 가 구해진다. 이므로
이다. 이때 이고
에서 이다.
임피던스는 ║ 이고 ≃ 이다.
우회 축전기가 있는 경우 ,
우회 축전기가 없는 경우
2. 공통 게이트 증폭기
-공통 게이트 증폭회로에서는 게이트가 접지되어 있기 때문에
입력과 출력부분이 서로 차단되어 있지 않다
-입력임피던스를 구하기 위해 으로 두면 입력전류는
이다. 따라서 이다
-출력 임피던스의 경우 입력 을 0으로 두면 도 0이 되므로
║≃로 된다
-입력은 이다. 출력을 구하기 위해서 을 흐르는 전류를
이라고 하면 전류의 연속에서 을 구할 수 있다
- 이고 이므로 위 전류의 식에서
-양변에 로 나누어주고 을 이용하면 전압증폭률은
≃
3. 공통드레인 증폭기
-입력 임피던스는
-출력은 ║, 이므로
║, 양변에 로 나누어주고 을
이용하면 전압증폭률은
║
║≃
≃
- ≫, ≫을 이용하였다.
- 이므로 공통드레인 증폭기에서 출력은 입력과 동일하다
-소스 따라가기 증폭기(source follower)라고 부른다.
IV. MOSFET를 이용한 증폭기
-JFET를 이용한 증폭회로의 해석과 동일(위 그림은 공핍형 MOSFET)
- ║, ║≃
-입력은 이고 출력은 ║이므로
전압증폭률은
║≃
-증가형 MOSFET를 이용한 공통 소스 증폭회로
-
║≃ (위의 경우와 동일)
V. 전력 증폭기
-소신호 증폭기는 작은 입력신호를 크게 만드는 전압증폭기
-스피커나 모터 등을 작동시키기 위해서는 높은 전력을 주는 증폭기가
필요하다. 이러한 용도로 사용하는 증폭기가 전력 증폭기(power
amplifiers)이다. 즉, 높은 전력 (전압×전류)을 주는 증폭기이다.
-전력증폭기는 dc 전원을 ac 신호의 전력으로 변환시켜 부하에 전달
-전력증폭기의 효율(efficiency)은 공급 dc 전력 에 대한
트랜지스터가 부하에 전달한 전력 에 대한 비
×
-A급 전력증폭기에서는 트랜지스터가 항상 활동영역에 바이어스 되어
있어서 입력신호 모양과 동일한 형태의 출력신호가 증폭되어 나온다.
-입력신호가 0인 경우에도 바이어스 전류는 항상 흐른다.
-이에 따라 A급 전력증폭기에서는 신호의 찌그러짐(distortion)이
없으나 효율이 크지 않은 단점이 있다.
-B급 전력증폭기에서는 두 개의 상보적인 트랜지스터를 이용한다.
즉, npn과 pnp 형태의 두 개의 트랜지스터를 사용한다.
-플러스 신호는 한 트랜지스터가 담당하고, 마이너스 신호는 다른
트랜지스터가 담당하게 된다.
-각 트랜지스터는 입력신호의 한 주기의 반은 활동영역에 있고
나머지 반은 차단영역에 존재한다.
-B급 전력증폭기에서는 바이어스 전압을 공급하지 않는다.
-전환 찌그러짐(crossover distortion)이 발생할 수 있다.
-AB급 전력증폭기에서는 두 개의 상보적인 트랜지스터를 이용하는
것은 B급 전력증폭기와 같으나, 입력신호가 없을 때 트랜지스터가
차단영역가까이에 존재하도록 (완전히 차단되지 않고) 바이어스
전압을 베이스에 공급하는 것이 B급 전력증폭기와 다르다.
-전환 찌그러짐 현상을 없앨 수 있다.
1. A급 전력증폭기
-전력증폭기에 이용되는 트랜지스터는 소신호 전압증폭기에 사용되는
트랜지스터보다 더 높은 전압과 전력에 견디는 트랜지스터들이다.
-공통 에미터 증폭기의 구조에 트랜지스터만 전력증폭용으로 대체
-Q점은 이고 는 ║을 나타낸다. 은 부하의 저항
-전력증폭기의 효율
-전원에서 공급되는 dc 전력은
-는 Q점의 콜렉터 전류이다. Q점은 의 중앙에 놓았을 때
최대로 출력(swing)이 가능하다. 이때 이고
최대전류는 가 된다.
-따라서 전원이 회로에 공급하는 전력은
-임의의 시간 에서 부하의 전압이 sin라면 평균 전력은
s
sin
-의 최대값은 Q점이 중앙에 놓일 경우인 이다.
-따라서 효율은
-A급 전력증폭기의 최대효율은 25%이다.
-두 트랜지스터 짝 (Darlington pair)을 사용함으로써 더 센 전류를
부하에 줄 수 있는 전력 증폭기의 구조
-두 트랜지스터 짝의 장점은 입력 임피던스가 크고 출력 임피던스가
작다는 것이다. 이에 따라 출력의 전력손실이 줄어든다.
-전류 증폭률도 두 트랜지스터의 곱이 되므로 큰 콜렉터 전류
-변압기를 이용함으로써 전력증폭기의 효율을 높인다.
-변압기의 1차코일이 콜렉터에 연결되어 있고 2차코일이 부하에 연결
-변압기의 1차코일의 저항은 0이므로 에서
이므로 가 된다.
-dc 부하선은 -축과 평행한 선
-부하저항은 변압기의 2차코일과 연결
-1차 코일에서 보는 부하저항을 ′은 ,
이므로
′
-1차 코일에서 보는 부하의 저항은 ′
-ac 부하선은 Q점을 지나고 기울기가 ′인 직선
-전류가 줄어들면 Lentz의 법칙에 따라 전류 감소에 반대 방향으로
1차 코일에 전류가 발생된다.
-따라서 와 의 최대값은 각각 와 이다.
-평균제곱근(root mean square) 콜렉터 전압과 전류는 각각
s max min
s max min
-부하에 공급되는 전력은 ss
-dc 전원이 공급하는 전력은 이므로 효율은
max
×
-최대효율(max)은 변압기의 코일 등이 완전하다고 가정
-전력증폭기의 효율을 높일 수 있으나 단점은 변압기가 들어가므로
증폭기의 크기가 커지게 된다.
-효율을 높이기 위해서는 두 개의 트랜지스터를 이용하는 B급 증폭기
가 선호되고 있다.
2. B급 전력 증폭기
-한 트랜지스터는 플러스 반 파장을 증폭하고 나머지 트랜지스터가
마이너스 반 파장을 증폭한다.
-B급 전력증폭기에서는 입력신호가 들어갈 경우에만 콜렉터에 전류가
발생한다.
-반주기 동안 하나의 트랜지스터에 공급되는 전원의 전력
-입력신호에 의해 콜렉터 전류 max sin가 발생
-max 이고 sin-전원()에서 하나의 트랜지스터에 주어지는 평균 전력은
maxsin
-두 트랜지스터에 공급되는 평균전력은
-부하의 출력 전력은 이므로 증폭기의 효율은
×
-최대의 효율은 ≃가 될 때이므로 최대 효율은 78.5%이다.
-B급 전력증폭기의 단점은 출력의 찌그러짐(crossover distortion)
-두 트랜지스터를 차단영역보다 조금 높은 전압으로 바이어싱
-AB급 전력증폭기
-각 트랜지스터의 베이스에 0.7V정도의 전압으로 바이어싱
-두 개의 다이오드로 바이어싱을 한 AB급 전력증폭기 회로
-두 다이오드가 입력신호가 없는 경우에도 0.7V를 트랜지스터의
각 베이스에 공급함으로써 두 트랜지스터를 활동영역에 둔다.
-입력신호가 없는 경우 콜렉터 전류는 A급 전력증폭기보다 훨씬
작으므로 AB급 전력증폭기는 높은 효율을 준다.
VI. 증폭기의 진동수 응답(frequency response)
-신호의 진동수에 따라 증폭률이 변한다.
-증폭기에서 사용한 축전기와 트랜지스터 자체의 정전용량 때문
-직류차단용 (coupling) 축전기와 우회용 (bypass) 축전기
-직류차단용 축전기의 용량은 영역
-트랜지스터의 접합부분의 정전용량은 영역
-축전기의 임피던스는
-저주파영역에서 증폭률의 변화는 외부 축전기에 의하고,
-고주파영역에서의 증폭률의 변화는 트랜지스터 자체의 정전용량 때문
-일정 진동수폭 영역의 통과 응답(band pass response)현상
-낮은 차단진동수는 직류차단용 및 우회축전기에 의해 결정
1. 낮은 진동수영역에서의 진동수 응답
-입력부분의 직류차단 축전기 과 출력부분의 직류차단축전기
-정전용량은 영역이므로 낮은 진동수에서의 차단진동수를 결정
-에미터의 우회축전기도 낮은 진동수영역의 차단진동수를 결정
-입력 직류차단축전기 에 의한 차단진동수는
-는 증폭기의 입력저항을 나타낸다.
-출력 직류차단축전기 에 의한 차단진동수는
-는 증폭기의 출력저항
-우회축전기 에 의한 차단진동수는
-축전기의 임피던스는 로 표현
-직류인 경우( ) 임피던스가 무한대여서 신호는 축전기를
통과하지 못함 (직류차단).
- 인 직류신호에 대해 증폭률은 0이 된다.
-입력신호의 진동수가 점점 커지게 되면 임피던스는 점차 줄어든다.
-이에 따라 증폭률도 증가한다.
-축전기가 단락될 정도의 진동수 이상에서 증폭률이 최대값으로
안정화 된다 (mid band).
Ex) , , , , ,
, , , , ,
∞라고 하자. 각 축전기에 관련된 차단진동수를 구하라.
(답) ║║이다. 를 구하기 위해서는 를 알아야 한다.
, ║
이다.
이므로 이다.
이에 따라 입력부분의 차단진동수는
출력부분의 차단진동수는
′║║ 이므로 ║′ 에미터 축전기에 의한 차단진동수는
중간진동수영역에 가장 가까운 것은 에미터 축전기에 의한 차단진동수
이다. 최대증폭률(mid band)은 ║ 이다.
-FET에 대한 진동수 응답도 양극 접합트랜지스터의 경우와 동일
-입력 축전기에 의한 차단진동수는
in
- 이고 ≫in인 경우
-출력 축전기에 의한 차단진동수는
- ║ ≃
-소스 축전기에 의한 차단진동수는
-가 아주 큰 경우 s║
Ex) , , , in , ,
, , , , 이고
을 사용하였다. 각 축전기에 의한 차단진동수를 구하라.
(답) 입력 차단진동수는 in
출력 차단진동수는
소스 축전기에 대한 차단진동수를 구하기 위해서는 을 구해야 된다.
와 를 연립하면
이에 따라
와 같이 구해진다.
║ 이고
증폭률은 ║
2. 높은 진동수 영역에서의 진동수 응답
-베이스와 에미터 사이의 정전용량에 관련된 축전기
-베이스와 콜렉터사이의 정전용량에 관련된 축전기
-콜렉터와 기판(substrate)사이에도 정전용량
-MOSFET의 경우 게이트와 채널사이에 정전용량
-소스와 기판사이 및 드레인과 기판사이에 정전용량
-FET의 모델에는 채널이 포함되어 있지 않으므로 게이트와
채널사이의 정전용량을 게이트와 소스사이의 축전기 와
게이트와 드레인사이의 축전기 에 분배한다.
-기판과 관련된 축전기를 로 표시
-접지되지 않은 축전기 (와 )가 있어서 회로의 해석에 어려움
-Miller의 정리를 이용
-접지되지 않은 임피던스 가 점(node) P와 Q에 연결
-접지된 임피던스 과 로 표시하고자 한다.
-점 P에서 왼쪽 그림에서의 전류와 오른쪽 등가회로에서의 전류는
같아야 된다. 즉, 이어야 한다.
-Q점에서도 를 얻는다.
-점 P에서 Q로의 전압증폭률을 라고 두면
-임피던스가 축전기일 경우 대신에 를 대입
- ≫을 가정
-입력부분 ║║, 이므로 차단진동수는
║║
-출력부분 ║║≃║, 이므로 차단
진동수는
║
-위 식은 모두 FET에도 동일하게 적용가능
-저항은 ║이고 는 로 대체
-는 , 는 , 는 로 대체
Ex) , , , , ,
, , , , 라고 하자.
그리고 트랜지스터의 는 100이고 는 무한대라고 가정한다. 각 부분
의 정전용량은 , , 라고 한다. 높은 진동
수에서의 차단진동수를 구하라.
(답) 위의 예와 동일하므로 . 입력부분의 정전용량
은 이므로 이다. 입력부분에 의한
차단진동수는 이다. 마찬가지로
Ex) FET의 예. , , , in ,
, , , 을 사용하였다.
FET는 , 이고 이다. 각 부분의
정전용량은 , , 라고 한다.
높은 진동수에서의 차단진동수를 구하라.
(답) 위의 예에서 in║ 이고
이다.
입력부분에 의한 차단진동수는
출력저항은 ║ 이고
정전용량은 이므로
차단진동수는