集積デバイス工学 半導体メモリ集積デバイス工学 半導体メモリ

2010年５月14日2010年５月14日

東京大学 大学院工学系研究科 電気系工学竹内 健竹内 健

E-mail ： takeuchi@lsi.t.u-tokyo.ac.jphttp://www.lsi.t.u-tokyo.ac.jpp y jp

1

半導体メモリが新応用を開拓した例アップル社のiPod nano2005年9月発売2005年9月発売

フラッシュメモリの記憶容量によって価格の異なるラインアップ

1GByte（240曲）

2GByte（500曲）

4GByte（1,000曲）

1GB(ギガバイト)=8Gb(ギガビット)コンパクト、耐振動性

ハ ドディスクハードディスクを置き換え

2

２GバイトのiPod nanoを分解すると。。

2Gバイトフラ シ メモリフラッシュメモリ

3

iPod nanoの回路ブロック図

4

iPhone 3Gを分解すると。。

16Gバイトフラッシュメモリ

5

メモリカ ドメモリカード携帯電話・デジカメ・ムービーの記憶媒体携帯電話・デジカメ・ム ビ の記憶媒体

6

SDカードを分解すると。。

NAND Chip Controller ChipController Chip

PCB

Cross Section

Controller Chip

Cross Section Base CardAu Wire

NAND Chip

PCBMolding

フラッシュメモリ

g

フラ シ メモリ ント ラフラッシュメモリ フラッシュメモリコントローラー

7

フラ シ メモリを用いたフラッシュメモリを用いたハードディスクのないパソコンハ ドディスクのないパソコン

軽量軽量

コンパクト

高速高速

耐振動性耐振動性

低消費電力

8

を分解するとEee PCを分解すると。。

16Gバイト ラ シ メ リ16Gバイトフラッシュメモリ

9

フラッシ メモリを用いたフラッシュメモリを用いたスマートフォン・ウルトラモバイルPCスマ トフォン ウルトラモバイルPC

パソコンと携帯電話の融合ソ ンと携帯電話の融合

10

を分解するとスマートフォンを分解すると。。

128Mバイト ラ シ メ リ128Mバイトフラッシュメモリ

11

日本発フラッシ メモリ技術 全てのストレ ジをフラッシ に日本発フラッシュメモリ技術：全てのストレージをフラッシュに

12

フラッシュメモリは半導体業界のフラッシュメモリは半導体業界のテクノロジー・ドライバーへテク ジ ドライ

2006年以降、フラッシュメモリが最も微細なデバイス

世界中の大学 企業が集中的に研究 開発世界中の大学・企業が集中的に研究・開発

100m]

● Microprocessor● Flash Memory

rule

[nm

Dei

sgn

101996 2000 2004 2008 2012 2016 2020 2024

13

Year ITRS Roadmap 2007

半導体メモリの動作原理半導体メモリの動作原理

14

半導体メモリの分類半導体メモリの分類

RAM（Random Access）

DRAM 大容量・廉価・・・メインメモリ

SRAM 高速・・・キャッシュSRAM 高速 キャッシュ低消費電力・・・携帯機器

ROM（Read Only）

Mask ROM 書き換え不可

UVEPROM 紫外線消去・電気的書き込みUVEPROM 紫外線消去・電気的書き込み

EEPROM 電気的書き換え

フラッシュメモリ 電気的一括消去・書き込み

NOR 高速読み出し

NAND 大容量・廉価

NOR 高速読み出し

15

揮発と不揮発揮発と不揮発

揮発 電源を切るとデ タは消える揮発 ： 電源を切るとデータは消える不揮発 ： 電源を切ってもデータは消えない

揮発：DRAM 不揮発：フラッシュメモリ

+ + 電荷はフローテ++ ++

+ ++

電荷はフロ ティングゲートに蓄えられる

PN接合の逆方

向電流で電荷

蓄えられる.

周囲は絶縁体のため 電荷は

n+ n+

向電流で電荷はリーク

のため、電荷はリークしない

p

16

DRAMの動作原理DRAMの動作原理

ビット線

ワード線

読み出し/書き込みのスイッチのオン・オフを制御

情報の読み情報の読み出し/書き込み

電荷蓄積容量

容量に電荷が蓄積されているか否かで情報を記憶する。

17

DRAMのメモリセル構造DRAMのメモリセル構造

0.175μm 256M DRAMワード線

ビット線

STIビット線

0.175μｍ

STI

ワード線

ット線

キャパシタ

セルトランジスタ

キ

キャパシタ

キャ

パシ

タ

18

SRAMの動作原理SRAMの動作原理

Word line

Bit line /BLBit line BL

Transfer gate Flip-Flop (=F/F)

WL

A BA B

Stable Circuit

A B

High Low

Data

“1”

High LowHighLow“0”

19

フラ シ メモリの動作原理Vcg

フラッシュメモリの動作原理g

コントロールゲート ドレインソース トランジスタ記号

フローティングゲート

ゲソ

Vcgラ ジ タ記号

P-well

n+ n+

V Vd

基板

P well Vs VdVsub

基板 (Vsub)

ゲート電圧はコントロールｹﾞｰﾄから与えるフローティングゲートは絶縁膜で覆われているフローティングゲートに電子を出し入れすることでデータ書き込み

20

消去状態(“1”)・書き込み状態(“0”)コントロールゲート

ソースドレインソース ドレイン

フ ロ ー テ ィ ングゲート

n+ n+ n+ n+

P-well P-well

書き込み消去

チャネルができて電流が流れる チャネルができず導通しない

21

フラッシュメモリの構造フラッシュメモリの構造(90nm NAND flash memory)(90nm NAND flash memory)

ント ルゲ トコントロールゲート（ワード線） CG90nm

CG Inter-poly dielectric

フローティングゲ電荷蓄積層

FG

FGート(電荷蓄積層)

Si基板

Tunnel oxide

Si基板

22

NANDフラッシュメモリの動作原理動作原理

23

フラッシュメモリのセル構造比較NORAG-AND NROMNAND

フラッシュメモリのセル構造比較

Bit line(metal)

Source line(Diff. Layer)

Contact

Word line(poly)Word line(poly)Word line(poly)Word line(poly)

Unit Cell

Cell Circuit Unit Cell

(p y)

Unit CellUnit Cell

2F

Bit / Source line(Diff. Layer)

Source line(Diff. Layer)Source line

(Diff. Layer)

5F

2F

LayoutCross-

2F

2F

2F

3F

2F

2F

section

Cell Size 6F2 10F24F24F2

特徴 ⇒ ・構成が極めて簡単ンタクト数が少ない

微細化が容易・コンタクト数が少ない

微細化が容易

24

NANDフラ シ の書き込み/消去動作書込み 消去

NANDフラッシュの書き込み/消去動作書き込み 消去

20VCG 0VCG

書込み 消去書き込み 消去

20V

FG FG

0V 20V (p well)0V 20V (p-well)

“0” “1”0 1

0V 0Vセルのしきい値電圧 セルのしきい値電圧

25

書き込み・消去時のエネルギーバンド図書き込み 消去時のエネルギ バンド図Tunnel Oxide 電子注入電 注入

FG Si

書き込み

FG Si+20 V

T l O id0 V

Tunnel Oxide

FG Si消去

0 V +20 V電子放出

FG Si

0 V +20 V電子放出

26

FNトンネル電流FNトンネル電流FNトンネル電流 2 αFNトンネル電流

[書き込み]

)exp(2

EEJ α

−⋅∝

0V0V

20V[ ]

1 5

[×108]d = 10 nm

[書き込みは

大電流

0V1

1.5

nt (A

/cm

) 大電流

4V[読み出し]

0 5

1

ng C

urre

n

0V0V

4V

0

0.5

N-T

unne

lin

0V0 10 200

Gate Voltage (V)

FN

読み出し・データ保持では電流は流れない

27

では電流は流れない

FNトンネル書き込みは微細化に有利FNトンネル書き込みは微細化に有利

NAND NORNAND NORFNトンネル書き込み ホットエレクトロン書き込み

20VCG 10VCG

FG FG5V0V0V0V 5V0V0V0V

NAND ：ソース・ドレイン間電位差なし

ゲート長の縮小が可能 大容量化が可能

28

FNトンネル書き込みは低消費電力 高速

NAND NOR

FNトンネル書き込みは低消費電力・高速

20VCG

NAND

10VCG

NOR

20VFG

CG 10VFG

CG

5V0V0V0V

消費電流：大

NAND：低消費電力(記憶に必要な電荷しか流れない)

消費電流 大

大量データの一括書込み（ページ書き込み）が可能

高速書込みを実現高速書込みを実現

29

NANDフラッシュメモリの大容量化技術

・ 素子分離技術・ 多値技術・ 多値技術・ MCP技術

30

素子分離技術の改良による面積縮小素子分離技術の改良による面積縮小

従来(LOCOS)

新技術(Shallow Trench Isolation)(LOCOS) (Shallow Trench Isolation)

2nd FG1st FG

2FF2F F1.2F 1.2F

27%面積縮小

31

メモリセル断面構造(256M NAND)メモリセル断面構造(256M-NAND)

WL

1st FG2nd FG

STI1st FG

Cell size : 0.29μm20.3μm 0.25μm

32

多値メモリ(MLC : Multi-level cell)回路多値メモリ(MLC : Multi-level cell)回路による大容量化

Ｖｔｈ（Ｖ）

長 所

(0)

(1)

Number of Bit大容量化・低コスト化90%以上の製品が2bit/cell

(1)

2値 NAND(1 bit/cell)3bit/cell, 4bit/cellは2008～2009年に商品化

短 所

Ｖｔｈ（Ｖ）

短 所

書込み・読出し速度の低下信頼性 低下

(1,0)(0,0)(1,0) 信頼性の低下

(1,1)

多値 NAND(2 bit/ ll)

高速書き込み回路の導入強力なECC（誤り訂正符号）の導入

多値 NAND(2 bit/cell)

33

多値化による信頼性の低下多値化による信頼性の低下多値化により状態間の電子数差が減少し不良率が増加

電子数の差200個

60個60個

30個個

20個以下

34

ントロ ラ ＆メモリシステムコントローラー＆メモリシステム初期のメモリカ ド(Smart Media): メモリのみ初期のメモリカード(Smart Media): メモリのみ

現在のメモリカード(SD Card): コントローラー&メモリ

NAND Chip Controller Chip コントローラーでECC（誤り訂正符号）実行

PCB

3%の不良を訂正可能

35

PCB

MCP (Multi Chip Package)技術によるMCP (Multi-Chip Package)技術による大容量化

6Chip St-MCP

Chip6

大容量化

1.4mmChip2

Chip6

Chip3Chip4

Chip5

mChip2

Chip1

WIRE BOND Chip60.65mm

PKG Size : 11x14x1.4mmBall Count : 225balls

Chip1

Ball Pitch : 0.65mm

Chip1

Chip3Chip4Chip5 Chip2

36

NANDフラッシュメモリの大容量化の進展LOCOS Super SA-STI 90nm～

32M

SA-STI 0.25um～0.13um

New Materials

NANDフラッシュメモリの大容量化の進展New Structure

1

Floating Gate

32M64M

素子分離技術

256M

512M

Floating Gate Control Gate

STI

Floating Gate

Control Gate

Tunnel Oxide

素子分離技術

0.1

ze( u

m2 ) 512M

1G1G2G

Floating Control G

WSiONO

STISTI

多値技術

Cel

l Si 2G

4G8G4G

2GGate

LOCOSTunnel Oxide

Gate

Floating Gate Control GateControl Gate ONO

Floating G

Tunnel Oxide

STI

WSi

8G0.01 16G16G32G

LOCOS

Gate

Floating GateControl Gate 32G

64G

8G

0 001

4 Level Cell 350nm 250nm 160nm 130nm 90nm 70nm 56nm 43nm

STI

3Xnm

64G

0.001Jan- Jan- Jan- Jan- Jan- Jan- Jan- Jan- Jan- Jan- Jan- Jan-‘96 ‘97 ‘98 ‘99 ‘00 ‘01 ‘02 ‘03 ‘04

Jan-‘05

Jan-‘06

Jan-‘07 ‘08 ‘09

Jan- Jan-‘10 ‘11 ‘12

37

フラ シ メモリの大容量化フラッシュメモリの大容量化16Gビット=160億ビット16Gビット=160億ビット

脳のニューロン数：1000億個

IEDM 2000IEDM 2000160nm 1G Flash

ISSCC 2002130nm 2G Flash

ISSCC 200656nm 8G Flash

ISSCC 200843 16G Fl h43nm 16G Flash

38

40nmとはどれぐらいの大きさか？40nmとはどれぐらいの大きさか？

3000km 1cm3000km同じ倍率

日本列島に家を160億軒びっしりと建てるイメージ

40nmサイズ

9m39