PERI Master ACSI cours 1 - 1

Gestion des Périphériques

Organisation Enseignants

François PÊCHEUX (Cours, Groupe du vendredi matin)

Mounir BENABDENBI (Groupe du lundi matin)

Déroulement 3 séances de TD 7 séances de TME

PERI Master ACSI cours 1 - 2

Gestion des Périphériques

Organisation Modalités de Contrôle

Note de TP : /20 Note de contrôle écrit : /20 Note d’examen : /60

PERI Master ACSI cours 1 - 3

Gestion des PériphériquesArchitecture du PC

Année 2006 - 2007

F. Pêcheux

PERI Master ACSI cours 1 - 4

Les cinq groupes principaux

Le processeur central La mémoire de travail La mémoire fixe Les entrées Les sorties

contrôle

chemin de données

Mémoire

Sorties

Entrées

Processeur

Ordinateur

PERI Master ACSI cours 1 - 5

Modèle de système

Processeur

MémoireRAM

Carte graphique

Disque dur

Clavier

Imprimante

Carte réseau

Mémoirefixe

Sortie

SortieEntrée Entrée/Sortie

PERI Master ACSI cours 1 - 6

Le processeur central

Central Processing Unit (Unité centrale de traitement)

Chargé du traitement des données Peut effectuer des calculs Peut transmettre des données

PERI Master ACSI cours 1 - 7

Interface du processeur

Le processeur : Présente une adresse Présente une donnée (écriture) Reçoit une donnée (lecture)

Processeur

Adresse

Données

Contrôle

PERI Master ACSI cours 1 - 8

Processeur AMD Athlon

PERI Master ACSI cours 1 - 9

Fréquence d’horloge

Fréquence d’horloge Durée d’un cycle 133 MHz 0,000 000 008 000 s 1200 MHz 0,000 000 000 830 s 2 GHz 0,000 000 000 500 s

Intermède Fréquence Processeur/Carte mère

PERI Master ACSI cours 1 - 10

Matrice de points mémoire

PERI Master ACSI cours 1 - 11

Structure d’une mémoire

PERI Master ACSI cours 1 - 12

Chronogramme

PERI Master ACSI cours 1 - 13

Fast Page Mode

PERI Master ACSI cours 1 - 14

De la FPM à la DDR-SDRAM

Le temps d’accès de la RAM est fixe Processeur+mémoire = transfert par rafale Transfert par rafale (256 bits=4 mots de 64

bits=32 octets) DRAM asynchrone, puis synchronisée avec le

système (SDRAM), puis sur les 2 fronts d’horloge (DDR-SDRAM)

Mémoire caractérisée par X-Y-Y-YIntermède mémoires

PERI Master ACSI cours 1 - 15

Le processeur doit aller vite…

Processeur

MémoireRAM

Augmentation de la fréquence d’horloge

Augmentation de la largeur de bus

PERI Master ACSI cours 1 - 16

Compromis = Le cache

Processeur

Mémoirecache

MémoireRAM

fCPU

fCPU

fRAM

PERI Master ACSI cours 1 - 17

Hiérarchie mémoire

Processeur

Cache L1Données

MémoireRAM

Cache L1Inst

Cache L2Inst

PERI Master ACSI cours 1 - 18

Architecture PC XT

Processeur8088

MémoireRAM

Carte graphique

Disque dur

Clavier

Imprimante

Carte réseau

Mémoirefixe

Sortie

SortieEntrée Entrée/Sortie

4,77 MHz (horloge système) BUS ISA

PERI Master ACSI cours 1 - 19

Architecture PC 386

Processeur

MémoireRAM

Carte graphique

Disque dur

Clavier

Imprimante

Carte réseau

Mémoirefixe

Sortie

SortieEntrée Entrée/Sortie

8 MHz (horloge périphériques) BUS ISA16 MHz

(horloge système) Pont

PERI Master ACSI cours 1 - 20

Architecture PC 486

Processeur2x

MémoireRAM

Carte graphique

Disque dur

Clavier

Imprimante

Carte réseau

Mémoirefixe

Sortie

SortieEntrée Entrée/Sortie

8 MHz (horloge périphériques) BUS ISA33 MHz

(horloge système) Pont

Doublement fréquence

66 MHz (horloge processeur)

PERI Master ACSI cours 1 - 21

Pentium II

Processeur9x

MémoireRAM

Carte graphique

Disque dur

Clavier

Imprimante

Carte réseau

Mémoirefixe

Sortie

SortieEntrée Entrée/Sortie

33 MHz (horloge périphériques) PCI133 MHz

(horloge système) Pont

Multiplication fréquence

1200 MHz (horloge processeur)

PERI Master ACSI cours 1 - 22

PC d’aujourd’hui

Processeur?x

MémoireRAM Disque dur

Clavier

ImprimanteISAUSB

Carte réseau

Mémoirefixe

Sortie

EntréeEntrée/Sortie

33 MHz400 MHz-800 MHz (horloge système)

PontSupérieur

Northbridge

Multiplication fréquence

4 GHz (horloge processeur)

Cartegraphique

PCI PontInférieur

Southbridge

AGP

PERI Master ACSI cours 1 - 23

Autre schéma

PERI Master ACSI cours 1 - 24

Intermède cartes mères/débits