Fine and Wide Frequency Tuning Digital Controlled …...Equivalent capacitance seen at input 10GHz...

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

○Win Chaivipas・岡田健一・松澤昭

東京工業大学

電子物理工学専攻

容量感度スケーリングを利用した微調整可能デジタル制御発振器

2

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

W. Chaivipas Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

W. Chaivipas

目次

• 背景

• 提案回路

• 設計解析

• 試作した DCO と測定結果

• 結論

3



W. Chaivipas

目次

• 背景

• 提案回路

• 設計解析


• 結論

4



W. Chaivipas

ADPLL

近年GHz 周波数 all-digital phase locked loop (ADPLL) の実現が可能になった。

デジタル信号

デジタル

アナログ

アナログ信号

5



W. Chaivipas

DCO の課題

DCO 周波数ステップ ∝

ADPLL’s 周波数分解能

6



W. Chaivipas

1. 小さい容量 (50aF) を用いてDCOの周波数分解能を上

げる[1] Staszewski,2005, JSSC

2. 周波数分解能を上げるため高周波数ディザリング

∑Δ



DCO の課題

7



W. Chaivipas

小さい容量を作るのは難しい. ミスマッチ

寄生容量が

問題。

高周波数ディザリングで電力が上がる。ノイズ

がPLLに入る。

1. 小さい容量 (50aF) を用いてDCOの周波数分解能を上

げる [1] Staszewski,2005, JSSC

2. 周波数分解能を上げるため高周波数ディザリング



DCO の課題

8



W. Chaivipas

目次

• 背景

• 提案回路

• 設計解析


• 結論

9



W. Chaivipas

提案共振回路

現在の DCOLC タンク

提案 DCO resonator

ショート

オープン

10



W. Chaivipas

容量に入力する電流 VS タップ場所

ショートに近づけると伝送線路から見

える容量の影響は小さくなる

容量タップを用いる伝送線路の共振周波

数が求まる

ショートオープン

Current

11



W. Chaivipas

目次

• 背景

• 提案回路

• 設計解析


• 結論

12



W. Chaivipas

入力から周波数に関する容量

⎟⎟⎠

⎞⎜⎜⎝

⎛⋅⋅⋅⎟

⎠

⎞⎜⎝

⎛−⎟

⎟⎠

⎞⎜⎜⎝

⎛⋅⋅⎟

⎟⎠

⎞⎜⎜⎝

⎛⋅⋅⋅⎟

⎠

⎞⎜⎝

⎛+= )(coscot)(sin' 12

212

22L

vωC

LtvωL

vωCC

Cp

L

pp

LLL

For L=Lt/2 at resonance

2L

LC

C =' CL = loading capCL ’ = equivalent loading cap

13



W. Chaivipas

0 1 2 30

0.2

0.4

0.6

0.8

1

Length from short L1 (mm)

Equi

vale

nt c

apac

itanc

e se

en a

t inp

ut

10GHz11GHz12GHz

norm

aliz

ed

入力から周波数に関する容量

14



W. Chaivipas

共振周波数

reff

p

εεμllv

f⋅⋅⋅⋅

=⋅

=00

04

14

共振周波数は

)( Lreff ZCεεμlf

⋅+⋅⋅⋅⋅≈

0000

41

新しい変数は容量と特性のインピーダンスの関係がある

共振周波数は

15



W. Chaivipas

シミュレーションVS計算

Sim. vs Cal. of equivalent capacitance method

0 1 2 38

10

12

14

16

18

20

Cap position from short (mm)

Freq

uenc

y (G

Hz)

Z0 50Z0 100CPWZ0 cal 50Z0 cal 100cal CPW

16



W. Chaivipas

目次

• 背景

• 提案回路

• 設計解析


• 結論

17



W. Chaivipas

試作した DCO

• 8 ステップステップ

1-7 中型 MOS 容量

(C0-C6) ステップ

8 小型 MOS cap

(C7)• Coplanar Strip Line

9GHz f0• 0.18 um CMOS, 6 メタル

18



W. Chaivipas

チップ写真

DCO Buffer DCO

1400um 350um

０．４９ｍｍ２

19



W. Chaivipas

0 0.5 1 1.5 2 2.58.7

8.8

8.9

9.0

9.1

9.2

Distance of Capacitance from short, total 2487um

Osc

illat

ion

frequ

ency

(GH

z)

0 0.5 1 1.5 2 2.5 0

100

200

300

400

500

Freq

uenc

y S

tep

(MH

z)

測定ー周波数ステップ

ステップ

C0

376 MHz

ステップ

C63.45 MHz

最小 C7<100kHz

100倍周波数ステップ違う

C0C6-7

20



W. Chaivipas

性能概要

Process 0.18um CMOSResonance Frequency 9.2 GHz

Power supply 1.8V Bias Current 5mA

Frequency Step outer 376MHzFrequency Step inner 3.45MHz

Min step < 100kHzPhase Noise -105dBc/Hz @1MHz

Q at 9GHz (sim) 6.8

21



W. Chaivipas

結論

• 伝送線路を用いたデジタル制御発振器を試作した

• 伝送線路中の容量タップの位置により、共振周波数に対する感度が異なること

を利用した

• 従来の１００倍程度の周波数分解能を実現した

Fine and Wide Frequency Tuning Digital Controlled …...Equivalent capacitance seen at input 10GHz...

Documents

Transcript of Fine and Wide Frequency Tuning Digital Controlled …...Equivalent capacitance seen at input 10GHz...