アントリム社が提供するミックストシグナル設計環境...February 01 Antrim...

Antrim Design Systems ConfidentialFebruary 01 1

アントリム社が提供するアントリム社が提供するアントリム社が提供するアントリム社が提供するミックストシグナル設計環境ミックストシグナル設計環境ミックストシグナル設計環境ミックストシグナル設計環境

Antrim Design Systems K.K

Electrical Design and Solution Fair 2001セミナー資料(抜粋)


目次目次目次目次

• 会社概要会社概要会社概要会社概要 / 製品概要製品概要製品概要製品概要

• Antrim-A/MS : ミックストシグナル・シミュレータミックストシグナル・シミュレータミックストシグナル・シミュレータミックストシグナル・シミュレータ

• Antrim-ACV : アナログ設計環境ツールアナログ設計環境ツールアナログ設計環境ツールアナログ設計環境ツール

• Antrim-MSS : アナログ合成ツールアナログ合成ツールアナログ合成ツールアナログ合成ツール


Antrim Design Systems会社概要会社概要会社概要会社概要

• 設立設立設立設立 : 1997年年年年5月月月月• 本社本社本社本社 : カリフォルニア州スコットバレーカリフォルニア州スコットバレーカリフォルニア州スコットバレーカリフォルニア州スコットバレー

• 従業員従業員従業員従業員 : 60名名名名(2001年年年年1月現在月現在月現在月現在)• 社長社長社長社長 : Robert McGuffin • ベンチャーキャピタルベンチャーキャピタルベンチャーキャピタルベンチャーキャピタル : Brentwood Venture Capital、、、、他他他他• 業務業務業務業務 : ミックスシグナル設計の設計自動化ツールの開発、販売ミックスシグナル設計の設計自動化ツールの開発、販売ミックスシグナル設計の設計自動化ツールの開発、販売ミックスシグナル設計の設計自動化ツールの開発、販売

• 技術チーム技術チーム技術チーム技術チーム

– 30%がミックスシグナル設計の経験者– OVI(Open Verilog International)のボードメンバー– KU Leuven大学(ベルギー)、 NMRC大学(アイルランド)と開発契約

• 日本拠点日本拠点日本拠点日本拠点 : アントリムアントリムアントリムアントリムデザインデザインデザインデザインシステム株式会社システム株式会社システム株式会社システム株式会社

– 新宿区西新宿3-7-1 新宿パークタワー 30F


Antrim社製品概要社製品概要社製品概要社製品概要

• Antrim®-A/MS : ミックストシグナル・シミュレータミックストシグナル・シミュレータミックストシグナル・シミュレータミックストシグナル・シミュレータ

– シングルカーネル/マルチソルバー・シミュレータ– Perl 5.0ベースのシミュレーション制御言語– Verilog-A/MS, Verilog-D、SPICEのサポート– BSIM 3v3.1, EKV, Philips MOS9, 汎用 SPICEモデル

• Antrim®-ACV : アナログ設計環境ツールアナログ設計環境ツールアナログ設計環境ツールアナログ設計環境ツール

– GUIを用いたアナログ回路のテストと測定の設定– シミュレータ、アナログ合成ツールの設定と実行制御、結果の観測– 動作モデル自動作成– SPICEからの特性抽出によるモデル・パラメータの合わせ込み– 統合した MATLABによる解析と表示– スペック・シートによるスペックの管理– 分散ネットワーク処理


Antrim社製品概要社製品概要社製品概要社製品概要 (続き続き続き続き)

• Antrim®-MSS : ミックストシグナル合成ミックストシグナル合成ミックストシグナル合成ミックストシグナル合成

– アナログ設計プロセスの自動化– トポロジの選択と回路パラメータの最適化、フィルタ合成– アナログ回路の再利用を可能とする設計手法の提供

• 設計フローの統合設計フローの統合設計フローの統合設計フローの統合

– Cadence社 Analog ArtistおよびComposerとの統合– Star-HspiceとSpectreネットリストの変換

• アナログアナログアナログアナログIP– アナログIPライブラリの提供

• 標準アナログ・ライブラリ、パイプラインADC、DACなど– アナログIPの受託開発

• Verilog-A/MSモデル作成、SPICEネットリストまたはレイアウﾄ設計• 再利用可能なMSSプランの開発


ミックスシグナル検証ミックスシグナル検証ミックスシグナル検証ミックスシグナル検証アナログ合成アナログ合成アナログ合成アナログ合成アナログアナログアナログアナログライブラリライブラリライブラリライブラリ

アナログアナログアナログアナログキャラクタライズキャラクタライズキャラクタライズキャラクタライズ

Verilog-A/MS, VHDL-A/MSRTL/ビヘイビア記述ビヘイビア記述ビヘイビア記述ビヘイビア記述

論理合成論理合成論理合成論理合成デジタルデジタルデジタルデジタルライブラリライブラリライブラリライブラリ

ゲートゲートゲートゲートネットリストネットリストネットリストネットリスト

デバイスデバイスデバイスデバイスネットリストネットリストネットリストネットリスト

デジタルデジタルデジタルデジタルキャラクタライズキャラクタライズキャラクタライズキャラクタライズ

フロアープランフロアープランフロアープランフロアープラン / レイアウトレイアウトレイアウトレイアウト

抽出抽出抽出抽出

レイアウト制約条件レイアウト制約条件

Antrim社の提供する設計ソリューション社の提供する設計ソリューション社の提供する設計ソリューション社の提供する設計ソリューション統合されたミックスドシグナル設計環境

Antrim-ACVAntrim-ACV

Antrim-MSSAntrim-MSSAntrim-AMSAntrim-AMS





– Antrim-A/MSの特長– シミュレータ・アーキテクチャ– マルチソルバー– シミュレーション制御言語– 出力表示




Antrim-A/MSの特長の特長の特長の特長

• シングル・カーネルシングル・カーネルシングル・カーネルシングル・カーネル / マルチソルバーマルチソルバーマルチソルバーマルチソルバー・・・・シミュレータシミュレータシミュレータシミュレータ

• 自動的な言語パーティショニング自動的な言語パーティショニング自動的な言語パーティショニング自動的な言語パーティショニング

– Verilog-D– Verilog-A/MS– SPICE

• 並列処理並列処理並列処理並列処理

• シミュレーション・コマンド言語シミュレーション・コマンド言語シミュレーション・コマンド言語シミュレーション・コマンド言語

– Perl

• ディスプレイディスプレイディスプレイディスプレイ

– Veritools社Undertowを使用– Matlabによる解析

• アナログＩＰの保護（オブジェクト化）アナログＩＰの保護（オブジェクト化）アナログＩＰの保護（オブジェクト化）アナログＩＰの保護（オブジェクト化）


Antrim-A/MSの特長の特長の特長の特長 (続き続き続き続き)

• Spiceはははは`language SPICE… `endlanguage内に記述内に記述内に記述内に記述

– Verilog-D、Verilog-A回路と直接的にインターフェイスが可能• 測定結果とのインターフェイスを容易にする測定結果とのインターフェイスを容易にする測定結果とのインターフェイスを容易にする測定結果とのインターフェイスを容易にするVerilog-Aテーブル・モデテーブル・モデテーブル・モデテーブル・モデルルルルf(x,y,z) をサポートをサポートをサポートをサポート

• デジタルデジタルデジタルデジタルCMOSに対するリラクゼーションに対するリラクゼーションに対するリラクゼーションに対するリラクゼーション

– 高速化と大規模化に対応したリラクゼーション/イベント・ドリブン・ソルバ– 高精度のための収束ソルバー– 大規模線形ネットワーク(電源/グランド・レール)の効率的なソルバー

• マルチレートマルチレートマルチレートマルチレート : SpiceととととVerilog-Aの行列サイズの最小化の行列サイズの最小化の行列サイズの最小化の行列サイズの最小化

– レイテンシー : 回路の活性部だけを計算• s、、、、y、、、、zパラメータの抽出によるネットワーク解析とシミュレーション・モパラメータの抽出によるネットワーク解析とシミュレーション・モパラメータの抽出によるネットワーク解析とシミュレーション・モパラメータの抽出によるネットワーク解析とシミュレーション・モデルへの組み込みデルへの組み込みデルへの組み込みデルへの組み込み*

* 2001年Q1でのリリース


Antrim-A/MS : Verilog-D 特長特長特長特長

• IEEE 1364 -1995準拠準拠準拠準拠• Verilog-XLと対等なスピードと対等なスピードと対等なスピードと対等なスピード

• インタープリタ・シミュレータインタープリタ・シミュレータインタープリタ・シミュレータインタープリタ・シミュレータ

• 大規模回路対応大規模回路対応大規模回路対応大規模回路対応

– VCSと同等なメモリ使用量• PLI 1.0 (acc *) & 2.0 (vpi) のサポートのサポートのサポートのサポート

• SDF 3.0のサポートのサポートのサポートのサポート


Antrim-A/MS : Verilog-A/MS特長特長特長特長

• アナログのモデリング言語アナログのモデリング言語アナログのモデリング言語アナログのモデリング言語

– システム・レベルからトランジスタ回路レベルまでのモデリングが可能• LRM(Language Reference Manual) 1.4 準拠準拠準拠準拠• システム・レベル記述の特徴システム・レベル記述の特徴システム・レベル記述の特徴システム・レベル記述の特徴

– 遅延、ラプラス、積分、微分、Z変換、三角関数などをサポート– タイマーおよびクロス関数によるイベント記述

• 回路レベル記述の特徴回路レベル記述の特徴回路レベル記述の特徴回路レベル記述の特徴

– ノードへの電圧や電流の代入、算術関数(DC、AC、TRAN)– デジタル回路との直接的なインターフェイスが可能

• 同一モジュール内に、同一モジュール内に、同一モジュール内に、同一モジュール内に、initial、、、、always文文文文およびおよびおよびおよびanalog文文文文のののの

混在が可能混在が可能混在が可能混在が可能

• アナログ部とデジタル部の接続に、ユーザ定義の接続モジュールアナログ部とデジタル部の接続に、ユーザ定義の接続モジュールアナログ部とデジタル部の接続に、ユーザ定義の接続モジュールアナログ部とデジタル部の接続に、ユーザ定義の接続モジュールを自動挿入を自動挿入を自動挿入を自動挿入


Antrim-A/MS : SPICE特徴特徴特徴特徴

• 業界標準の業界標準の業界標準の業界標準のHSPICEととととSPECTREコンパチブル・モデルコンパチブル・モデルコンパチブル・モデルコンパチブル・モデル

– BSIM3, MOS9, BSIM1, MEXTRAM, Resistor, Capacitor, Diode, BJTモデル

– HSPICE level 28のサポート• “MODOPT”機能により機能により機能により機能により３３３３から８倍高速化から８倍高速化から８倍高速化から８倍高速化

– HSPICEに対して1%以内の誤差

• 優れた収束アルゴリズム優れた収束アルゴリズム優れた収束アルゴリズム優れた収束アルゴリズム

• 450Kトランジスタ以上の処理能力トランジスタ以上の処理能力トランジスタ以上の処理能力トランジスタ以上の処理能力(1GByte RAM)• 言語の完全サポート言語の完全サポート言語の完全サポート言語の完全サポート

– パラメータ化デバイス、モデル、サブサーキット– モデル・ライブラリ

• 簡単な精度の制御簡単な精度の制御簡単な精度の制御簡単な精度の制御


回路パーティショニング回路パーティショニング回路パーティショニング回路パーティショニング

• リラクゼーション・ソルバーリラクゼーション・ソルバーリラクゼーション・ソルバーリラクゼーション・ソルバー

– 多くの種類のデジタルCMOS に対して、イベント・ドリブン並みのスピードで大規模回路を検証

– 自動的なパーティショニング• アナリティック・ソルバーアナリティック・ソルバーアナリティック・ソルバーアナリティック・ソルバー

– 内部配線、電源/グランド配線など大規模線形ネットワークに対するソルバー

• マルチレートマルチレートマルチレートマルチレート

– マルチレートによりニュートン・ラプソンの行列式サイズを最小化• 行列式を複数に分割

– レイテンシーにより回路内のアクティブな部分だけをシミュレーション• 回路ブロックごとに異なるシミュレーション精度の設定が可能回路ブロックごとに異なるシミュレーション精度の設定が可能回路ブロックごとに異なるシミュレーション精度の設定が可能回路ブロックごとに異なるシミュレーション精度の設定が可能


シミュレーション制御言語シミュレーション制御言語シミュレーション制御言語シミュレーション制御言語

• 標準標準標準標準Perl言語言語言語言語 (5.005)に基づくに基づくに基づくに基づく

– ‘1g’や‘3p’などの技術的な単位系を使用できるように拡張– Tk 拡張(Perl/tk : グラフィック・ユーザインターフェイス)をサポート

• シミュレーションの制御が可能シミュレーションの制御が可能シミュレーションの制御が可能シミュレーションの制御が可能

– 条件分岐、ループ– 変数やパラメータの抽出や変更、各種演算の実行– 解析方法の指定や実行

• `language Perl . . . `endlanguageによって、モデル記述への制によって、モデル記述への制によって、モデル記述への制によって、モデル記述への制

御の組み込みが可能御の組み込みが可能御の組み込みが可能御の組み込みが可能

• ACVキャラクタライズ・プランの作成にも使用キャラクタライズ・プランの作成にも使用キャラクタライズ・プランの作成にも使用キャラクタライズ・プランの作成にも使用






– Antrim-ACV特長– Antrim-ACVのGUI– Antrim-ACV適用分野



Antrim®-ACV特長特長特長特長

• インタラクティブな設計解析と検証インタラクティブな設計解析と検証インタラクティブな設計解析と検証インタラクティブな設計解析と検証

– 仕様に対し、パフォーマンスと動作特性を検証• インタラクティブなテストと測定システムインタラクティブなテストと測定システムインタラクティブなテストと測定システムインタラクティブなテストと測定システム

– 高度な測定機能を持つテストベンチ作成– プロセス、電源電圧、温度等の変動に対する自動的なキャラクタライズ

• プランに基づいた解析とキャラクタライズプランに基づいた解析とキャラクタライズプランに基づいた解析とキャラクタライズプランに基づいた解析とキャラクタライズ

– Perl ベース– プラン内にステップを記述– プランのステップ間の、データや結果の受け渡し– プロジェクトへのファイルのオルガナイズ– 解析とキャラクタイズのステップを繰り返して実行


Antrim®-ACV特長特長特長特長 (続き続き続き続き)

• Silicon Calibrated Behavioral Modelsの作成の作成の作成の作成

– アナログセルライブラリのキャラクタライズを自動化• プロセス、電源電圧、温度、負荷• ノイズ• ユーザ定義の条件や変数

– キャラクタライズデータの効果的な解析と表示– 作成されたビヘイビアモデルとのクローズドループ検証– GUIを用いたテストベンチのセットアップtとスイープ設定

• スペックシートに基づいた設計フローとスペック管理スペックシートに基づいた設計フローとスペック管理スペックシートに基づいた設計フローとスペック管理スペックシートに基づいた設計フローとスペック管理

– デザイン・レビュー情報の生成– 単一/複数解析の結果から、データの管理と組織化– 測定結果から、pass/fail 条件をレポート


Antrim-ACV GUI

• GUI により、シミュレーション・ジョブを容易に作成でき、ユーザにより、シミュレーション・ジョブを容易に作成でき、ユーザにより、シミュレーション・ジョブを容易に作成でき、ユーザにより、シミュレーション・ジョブを容易に作成でき、ユーザ

エラーを低減エラーを低減エラーを低減エラーを低減


スイープ条件の設定スイープ条件の設定スイープ条件の設定スイープ条件の設定

• プロジェクトパラメータのスイ‐ププロジェクトパラメータのスイ‐ププロジェクトパラメータのスイ‐ププロジェクトパラメータのスイ‐プ

– 回路パラメータ– ステイミュラス/コンポーネントパラメータ– シミュレーション制御オプション– 読み込みファイル名


結果表示

• スプレッドシート、２次・３次元プロット、波形による結果表示スプレッドシート、２次・３次元プロット、波形による結果表示スプレッドシート、２次・３次元プロット、波形による結果表示スプレッドシート、２次・３次元プロット、波形による結果表示


スペックシートスペックシートスペックシートスペックシート

• 許容基準の設定許容基準の設定許容基準の設定許容基準の設定

• スイ‐プ結果に対し、仕様と比較スイ‐プ結果に対し、仕様と比較スイ‐プ結果に対し、仕様と比較スイ‐プ結果に対し、仕様と比較

• pass/fail 結果表示結果表示結果表示結果表示


Antrim®-ACV適用分野適用分野適用分野適用分野

• アナログアナログアナログアナログ & ミクストシグナル設計キットプラットフォームミクストシグナル設計キットプラットフォームミクストシグナル設計キットプラットフォームミクストシグナル設計キットプラットフォーム

– テストベンチの設定と測定によるテストの容易化– 完全にキャラクタライズされたライブラリの作成– デザイン・ライブラリによる付加価値 IPプラン作成– 電子スペック・シートによる測定値の管理

• ライブラリの作成、管理、配布のためのツールライブラリの作成、管理、配布のためのツールライブラリの作成、管理、配布のためのツールライブラリの作成、管理、配布のためのツール

– ASIC ライブラリ– セルライブラリ– IPコア







– ミックスシグナル合成とは– MSSの特長– MSSの機能– MSS導入効果と対象設計者


ミックストシグナル合成ミックストシグナル合成ミックストシグナル合成ミックストシグナル合成とは？とは？とは？とは？

• ミックストシグナル合成とはミックストシグナル合成とはミックストシグナル合成とはミックストシグナル合成とは

– トポロジの自動選択と回路パラメータの最適化– 論理合成のようにHDLからの直接的な回路生成とは異なる

トポロジ選択トポロジ選択トポロジ選択トポロジ選択

バイアスバイアスバイアスバイアス & サイジングサイジングサイジングサイジング最適化最適化最適化最適化

•ゲインゲインゲインゲイン•スリューレートスリューレートスリューレートスリューレート

...I1,I2,I3,...V1,V2,V3...W1,L1,W2,L2,..

.Vin–

M1

Vbias2

VoutVin+

M2

M5

Gnd

Vss

MX

M8

MY

M9

Vdd

M3 M4

Rc

Vbias3

Vbias1

Cc

Cl

Vin–M1

Vbias2

VoutVin+

M2

M5

Gnd

Vss

MX

M8

MY

M9

Vdd

M3 M4

Rc

Vbias3

Vbias1

Cc

Cl

最適化された回路図最適化された回路図最適化された回路図最適化された回路図

設計仕様設計仕様設計仕様設計仕様


Antrim-MSS の特長の特長の特長の特長

• ミックストシグナル設計のための包括的なアプローチを提供ミックストシグナル設計のための包括的なアプローチを提供ミックストシグナル設計のための包括的なアプローチを提供ミックストシグナル設計のための包括的なアプローチを提供

– トポロジ選択とサイジングの最適化– 複数のテストベンチを同時に解析– 設計ステップやクリティカルパラメータ

• 強力な設計ツール強力な設計ツール強力な設計ツール強力な設計ツール

– アナログ設計者の生産性の向上と設計資産IPの再利用– 面倒な繰り返し作業の削減– ACVとの統合によるグラフィック・インターフェイス– 要求特性に基づいたフィルター合成– アナログ設計のエキスパートがいなくとも合成プランの実行を可能に

• 設計資産設計資産設計資産設計資産IPの再利用を可能にする設計手法を提供の再利用を可能にする設計手法を提供の再利用を可能にする設計手法を提供の再利用を可能にする設計手法を提供

– 設計ステップは合成プラン内に記述（ノウハウの蓄積）– プロセスリターゲットの自動化


Antrim-MSSの機能の機能の機能の機能

• 回路パラメータのマルチコーナ最適化回路パラメータのマルチコーナ最適化回路パラメータのマルチコーナ最適化回路パラメータのマルチコーナ最適化

– 複数の温度やプロセス・コーナーを考慮した最適化– バーストライセンスを用いた複数シミュレーションの並列処理

• ACVとの統合との統合との統合との統合

– ACVで作成したテストベンチ、コーナー/スイープ、測定に従って回路を最適化

– 設計パラメータはComposerもしくはACVによって定義が可能

• フィルタ合成フィルタ合成フィルタ合成フィルタ合成

– 仕様に従ったフィルタの自動生成と最適化– OTA-Cフィルタ (bandpass, lowpass, highpass, notch)の生成

• トポロジの自動選択トポロジの自動選択トポロジの自動選択トポロジの自動選択


トポロジ自動選択トポロジ自動選択トポロジ自動選択トポロジ自動選択

• トポロジの自動選択トポロジの自動選択トポロジの自動選択トポロジの自動選択 (v2001.1で実現で実現で実現で実現)– 目標仕様を満足する最適なトポロジ(回路)を自動選択– 階層的レベルでのライブラリ内セルの自動選択と組み込み

Stage 1SimpleStage 1Simple

Stage 1cascodeStage 1cascode

Stage 1Low power

Stage 1Low power

Stage 2Simple

Stage 2Simple

Stage 2Low power

Stage 2Low power

Stage 2high speed

Stage 2high speed

Stage 3Push-pullStage 3

Push-pull

Stage 3Class-AStage 3Class-A

オペアンプ回路例オペアンプ回路例オペアンプ回路例オペアンプ回路例

Input Stage 1 Stage 2 Stage 3 Output

ライブラリライブラリライブラリライブラリ


最適化実行グラフィック出力最適化実行グラフィック出力最適化実行グラフィック出力最適化実行グラフィック出力

• 回路パラメータの変更と測定結果をグラフ表示回路パラメータの変更と測定結果をグラフ表示回路パラメータの変更と測定結果をグラフ表示回路パラメータの変更と測定結果をグラフ表示


MSSフィルタ合成フィルタ合成フィルタ合成フィルタ合成

• フィルタ回路合成では、現実的なデバイスに対応して最適化フィルタ回路合成では、現実的なデバイスに対応して最適化フィルタ回路合成では、現実的なデバイスに対応して最適化フィルタ回路合成では、現実的なデバイスに対応して最適化

– 最適化は設計プロセスに統合– 仕様を最も満足する回路トポロジを自動的に選択– フィルタ次数は自動的に選択

• 解析手法およびシミュレーション手法を利用解析手法およびシミュレーション手法を利用解析手法およびシミュレーション手法を利用解析手法およびシミュレーション手法を利用

– 解析手法ではトポロジ選択実行時に初期回路の生成と複数の回路候補の素早い評価を行なう

– シミュレーション手法では、現実的な回路に基づいた回路の調整を行なう


MSS導入効果導入効果導入効果導入効果

• 設計期間の短縮設計期間の短縮設計期間の短縮設計期間の短縮

– 設計資産の再利用の自動化– コンピュータ資源の効率使用– ACVのテストや測定を用いたMSSの実行

• 設計品質の向上設計品質の向上設計品質の向上設計品質の向上

– 電源、温度などの動作環境の変動を考慮した合成– 最大化、最小化、目標設定などの目標性能の設定– ACVのスペックシートとの統合(v2001.1)

• 設計資産設計資産設計資産設計資産IPの再利用の再利用の再利用の再利用

– プロセス移管 (例 : 0.18umから0.12umへ)

– 同一テクノロジでのファウンダリ移管


MSS 対象設計者対象設計者対象設計者対象設計者

! コア回路設計者コア回路設計者コア回路設計者コア回路設計者• 新規コアの開発とMSSプランの作成• 最適化による高品質な回路の生成

! 一般的なミックスシグナル設計者一般的なミックスシグナル設計者一般的なミックスシグナル設計者一般的なミックスシグナル設計者

• 仕様変更やプロセス変更のため、既存IPの再利用や修正

! ミックストシグナルミックストシグナルミックストシグナルミックストシグナルIPユーザユーザユーザユーザ

• MSSプランの実行• SOC インテグレーションに不可欠なアナログ設計のエキスパートの人材不足合成可能なミックスシグナル合成可能なミックスシグナル合成可能なミックスシグナル合成可能なミックスシグナルIP

セルの再利用セルの再利用セルの再利用セルの再利用

コア開発コア開発コア開発コア開発

アントリム社が提供するミックストシグナル設計環境...February 01 Antrim...

Documents

Transcript of アントリム社が提供するミックストシグナル設計環境...February 01 Antrim...

アントリム社が提供する ミックストシグナル設計環境...February 01 Antrim...

Documents

Transcript of アントリム社が提供する ミックストシグナル設計環境...February 01 Antrim...

アントリム社が提供するミックストシグナル設計環境...February 01 Antrim...

Transcript of アントリム社が提供するミックストシグナル設計環境...February 01 Antrim...