Expo Semana 7
-
Upload
fredy-vega-flores -
Category
Documents
-
view
222 -
download
0
Transcript of Expo Semana 7
-
7/24/2019 Expo Semana 7
1/59
-
7/24/2019 Expo Semana 7
2/59
-
7/24/2019 Expo Semana 7
3/59
-
7/24/2019 Expo Semana 7
4/59
LPEZ OLIVOS LETICIA TERESA
RQUITECTUR P R LEL
Sub proceso 1 Sub proceso 2 Sub proceso 3
EJECUCIN 1 EJECUCIN 2 EJECUCIN 3
RES
F
Proceso
Parcial
Flujo de
Informacin inaria
-
7/24/2019 Expo Semana 7
5/59
Varios clculos puedan
estar en proceso endistintos segmentos, almismo tiempo.
La simultaneidad de losclculos es posible alasociar un registro concada segmento en lalnea.
Los registros proporcionanaislamiento entre cadasegmento para que cadauno pueda operar sobredatos distintos en formasimultnea.
Tiempo enParalelo
TTiempo
Existen dependencias secuenciales envariables del programa, por tanto la uparalelizacin son las entidades que eninstrucciones y no las instrucciones por s m
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
6/59
-
7/24/2019 Expo Semana 7
7/59
Nmero de
Pulso de
Reloj
Segmento Segmento
2
R1 R2 R3 R41 A1 B1 -- -----
2 A2 B2 A1*B1 C1
3 A3 B3 A2*B2 C2
4 A4 B4 A3*B3 C3
5 A5 B5 A4*B4 C4
6 A6 B6 A5*B5 C5
7 A7 B7 A6*B6 C6
8 ----- ----- A7*B7 C7
9 ----- ----- ----- -----
EJEMPLO DE APLICACIN
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
8/59
R1
R2
A1
B1
R3
R1 R2
R4 C1
R5 R3 + R4
R1
R2
A2
B2
R3 R1 R2
R4 C2
R1
R2
EJEMPLO DE APLICACIN
EGMENTO
SEGMENTO
2
SE
-
7/24/2019 Expo Semana 7
9/59
-
7/24/2019 Expo Semana 7
10/59
COMPUTACIN PARALELA
MBITOS DE USO:
Simulacin de modelos complejosDiseo y automatizacin de
proyectos de ingenieraExploracin petrolera y mineraMedicina
rea militarCine: efectos visuales, animacin 3DRealidad VirtualComercio electrnicoMega bases de datos (google,
youtube, rapidshare)
SISTEMAS DE B
DE DATO
PARALELO
El procesamiento paralelocomputadora permite actividades del sistemadatos, proporcionandtransacciones unas rerpidas, as como la ejecutar ms transaccion
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
11/59
Ejecucin de diversas
actividades simultneamente envarios procesadores.En el caso de que slo exista un
procesador gestionandomultiprogramacin se puededecir que existe un pseudoparalelismo.
Surge el concepto de
concurrencia el cual se refiere ala existencia de variasactividades ejecutndosesimultneamente y necesitansincronizarse para actuar demanera conjunta.
Existen cinco categorascon diferentes grados d
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
12/59
La memoria principal en un ordenador en paralelo puede ser
Compartida:Entre todos los elementos de procesamientoen un nico espacio de direcciones.
Distribuida:Cada elemento de procesamiento tiene supropio espacio local de direcciones.
Memoria
Distribuida - Compartida
Virtualizacin de
Memoria
El procesador tiene su plocal y permite acceso a los procesadores que no so
Los accesos a la memoria ms rpidos que los acceno local.
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
13/59
Los sistemas informhacer uso de cachs
Los sistemas comparalelos tienen dificulcachs y la posibilid
ejecucin incorrecta deGeneralmente realizan un seguimientode los valores almacenados en cach yestratgicamente los eliminan,garantizando la correcta ejecucin delprograma.
El diseo de grandes sistemas decoherencia cach y de alto rendimientoes un problema muy difcil enarquitectura de computadores.
Es por ello, las arquitecturas de memoriacompartida no son tan escalables comolos sistemas de memoria distribuida.
Las computadoras paraleredes interconectadas detipo de enrutamiento ppaso de mensajes entreestn conectados directam
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
14/59
En cualquier momento, solo se estejecutando una nica instruccin.
Todas las mquinas SISD poseen unregistro simple que se llama contadorde programa que asegura la ejecucinen serie del programa.
(Single Instruction stream, Single Data stream)Flujo nico de instrucciones y flujo nico de datos.
Conforme se van instrucciones de lacontador de programpara que apunte ainstruccin a procesar
Prcticamente ningn computador puramente SISD sefabrica hoy en da ya que la mayora de procesadoresmodernos incorporan algn grado de paralelizacin comoes la segmentacin de instrucciones o la posibilidad delanzar dos instrucciones a un tiempo (superescalares).
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
15/59
La CPU controla todas las operaciones que se reamquina extrayendo secuencialmente las instruprograma desde la memoria.
UNIDAD DE CONTROL:
Ejecuta una a una lasinstrucciones de programa
UNIDAD LGICO ARITMTICA:
Realiza las operaciones sobre losdatos
REGISTROS INTERNOS:
Se almacenan datos parciales ydirecciones.
I/O UC
ALU
Registros
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
16/59
Varias unidades funcionales ejecutan diferentes osobre el mismo conjunto de datos. Es usado en sde paralelismo redundante
M[i] = ((M[i] * 256 + 70) mod 512 -5)
EJEMPLO:
M MORI
-5mod512
+70 *256
SALIDADE DATOS
LPEZ OLIVOS LETICIA TERESA
-
7/24/2019 Expo Semana 7
17/59
-
7/24/2019 Expo Semana 7
18/59
(Single Instruction stream, Multiple Data stream)
Todas las unidades de
proceso paralela estnsincronizadas yresponden a unainstruccin.
Cada procesador ejecutauna misma instruccinsobre datos diferentes.
Varias unidades deproceso diferentes soninvocadas por una nicaunidad Control.
Flujo nico de Instrucciones y Flujo ml
-
7/24/2019 Expo Semana 7
19/59
-
7/24/2019 Expo Semana 7
20/59
(Multiple Instruction stream, Multiple Data stream Fluj
Son mquinas que poseenvarias unidades
procesadoras en las cualesse pueden realizar mltiplesinstrucciones sobre datosdiferentes que funcionan demanera asncrona eindependiente.
Cada procesador tiene su
propia unidad de control ysu propia unidad funcional..
Las computadoras MIMDpueden categorizarse portener memoria compartidao distribuida.
Flujo de instrucciones mltiple y flujo
-
7/24/2019 Expo Semana 7
21/59
-
7/24/2019 Expo Semana 7
22/59
(Uniform Memory Access)
Acceso a Memoria Uniform La memoria fsica esta
uniformemente compartidapor todos los procesadores.
Tienen una cache privada.
La red de interconexintoma la forma de bus comn.
Este tipo de mquinas sonfciles de construir.
-
7/24/2019 Expo Semana 7
23/59
(Non-Uniform Memory Access)
Acceso a Memoria No UnSistema de memoria
compartida donde el tiempo deacceso varia segn el lugardonde se encuentre localizadoel acceso.
El mdulo de memoria queest junto a un procesador en
un mismo nodo recibe elnombre de memoria local aeste procesador.
Estos nodos tienen un buslocal.
-
7/24/2019 Expo Semana 7
24/59
(Cache Only Memory Access)
Arquitectura de Memoria SoloUn multiprocesador COMA
consiste en un sistema queutiliza solo memoria cache.
No hay jerarqua de memoriaen cada procesador.
El acceso a caches remotos esasistido por el directorio decaches distribuidos.
-
7/24/2019 Expo Semana 7
25/59
-
7/24/2019 Expo Semana 7
26/59
- La aceleracin en la arquitectura de computadores se lograba en gran medida duplica
de la palabra en la computadora
- El aumento del tamao de la palabra reduce el nmero de instrucciones que el proce
ejecutar
-
7/24/2019 Expo Semana 7
27/59
A = 1010111010101011
B = 1011100010110100
10101011
10110100101011111
10101110
10111000101100110
10110011101+ +
Orden Inferior Orden Superior
Acarreo
O. Superior O
-
7/24/2019 Expo Semana 7
28/59
- Los microprocesadores de 4 bits fueron sustituidos por unos de 8 bits, luego de 16 b
esta tendencia general lleg a su fin con la introduccin de procesadores de 64 bits
64 bits:
0010101010110101101101011010110110100110111011100011101011101101
32 bits:
1010011011101110001110101110110100101010101101011011010110101101
-
7/24/2019 Expo Semana 7
29/59
- Las instrucciones pueden reordenarse y combinarse en grupos que luego son ejecutadas en pa
cambiar el resultado del programa.
** Si bien todas se basan en la paralelizacin de instrucciones para su ejecucin difieren en la fo
de las mismas.
Ejemplo de cdigo 1:
c = b + a;
d = c + e;
Ejemplo de cdigo 2:a = b + c;
d = e + f;
No paralelizable
Paralelizable
-
7/24/2019 Expo Semana 7
30/59
- El paralelismo a nivel de instrucciones que se consigue con la segmentacin coincide con el nm
etapas.
Procesador NO segmentado
Procesador Segmentado
- FETCH : Ir a buscar una instruc- DECODE: Decodificar la instruc- EXECUTE: Ejecucin de opera- MEMORY: Acceso a la memor- WRITEBACK: Escritura
F D E M W
Instruccin i - 1
F D E M W
Instruccin i
F D E M W
Instruccin i + 1
F D E M W
F D E M W
F D E M W
F D E M W
F D E M W
-
7/24/2019 Expo Semana 7
31/59
- Procesador que tiene la habilidad de empezar a ejecutar (lanzar) dos intrucciones* a cada c
F D E M W
F D E M W
F D E M W
F D E M W
F D E M W
F D E M WF D E M W
F D E M W
F D E M W
F D E M W
-
7/24/2019 Expo Semana 7
32/59
- Ejecuta grupos de operaciones empaquetadas en instrucciones compuestas
1 Multiplicar R1 por R2 y guardarlo en R3
2 Sumar R3 con R4 y guardarlo en R5
3 Restar R1 de R4 y guardarlo en R6
>> Ejemplo:
1 MULT(R1,R2,R3) - REST(R1,R4,R6)
2 - SUM(R3,R4,R5) -
> En una mquina VLIW:
Vlim formada por 5
-
7/24/2019 Expo Semana 7
33/59
- Se refiere bsicamente a la posibilidad de operar sobre dos o ms datos con una nica instruc
(SIMD)
-
7/24/2019 Expo Semana 7
34/59
Consiste en asignar distintas tareas a cada uno de los procesadores de un sistema de cmputo. E
cada procesador efectuar su propia secuencia de operaciones
-
7/24/2019 Expo Semana 7
35/59
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
36/59
FUENTES DE PARALELISMO:
Procesadores de mltiples ncleos vs las arquitecturas paralelas
PROCESADOR
CPU 1
CCPU 3
C
CPU
MuchoTrabajo
Procesadores de mltiples ncleos
Arquitecturas parale
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
37/59
FUENTES DE PARALELISMO:Existen distintos niveles en los que se puede encontrar paralelismo. As, podemos paralelis
A Nivel de Instrucciones u Operaciones, como hemos visto en las arquitecturas
monoprocesador.
N INSTRUCCION
1
2
3
4
5
6
Vadd A, 12, 4
Vres B, A, 2
Vadd C, A, B
Vadd H, 12, 3
Vmult G, 3, 5
Vdiv H, 5,2
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
38/59
FUENTES DE PARALELISMO: A Nivel de Bucle, Nos ha permitido utilizar mltiples unidades aritmticas e
mejorando el rendimiento de los programas
No existe paralelismo Existe paralelismo
for (i=999; i>=0; i--)
Fin for
x[i] = x[i] + s;
z[i] = z[i] + x[i];
CICLO RELOJ
1CICLO RELOJ
2
for (i=999; i>=0; i--)
Fin for
A[i] = A[i] + B[i];
B[i+1] = C[i] + D[i];
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
39/59
FUENTES DE PARALELISMO: A Nivel de Funciones, en el que los distintos procedimientos que constituyen
se ejecutan simultneamente.
HILOS
PROCESO PADRE
SUBPROCESO 1 SUBPROCESO 2 SUBPROCESO 3
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
40/59
FUENTES DE PARALELISMO: Y finalmente a Nivel de Programas, cuando en nuestro sistema paralelo ej
distintos programas concurrentemente, perteneciendo estos a una misma aplicaci
HILOSPROG
Plataforma
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
41/59
Al lado de este factor cuantitativo evidente, es necesario considerar tambi
cualitativo: Distinguiremos tres fuentes principales:
1. El paralelismo de control.
Una aplicacin existen acciones que podemos hacer al mismo tiempo. Las accione
tambin tareas o procesos pueden ejecutarse de manera ms o menos independientrecursos de clculo llamados tambin procesadores elementales (o PE).
FUENTES DE PARALELISMO:
Datos
Clculos (recursos)
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
42/59
FUENTES DE PARALELISMO:
2. El paralelismo de datos
Ciertas aplicaciones trabajan con estructuras de datos muy regulares (vectores, matrice
una misma accin sobre cada elemento de la estructura. Los recursos de clculo se as
a los datos. A menudo existe un gran nmero (millares o incluso millones) de datos idn
Datos
Clculos (recursos)
FUENTES DE PARALELISMO:
-
7/24/2019 Expo Semana 7
43/59
FUENTES DE PARALELISMO:3. El paralelismo de flujo.
Que ciertas aplicaciones funcionan en modo secuencia de acciones: disponemos de
datos, generalmente semejantes, sobre los que debemos efectuar una sucesin de o
en cascada. La figura muestra de forma grfica el concepto de paralelismo de flujo.
Datos
Clculos (recursos)
EJECUCIN 1 EJECUCIN
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
44/59
Las computadoras paralelas se pueden clasificar de acuerdo con el nivel en el que elhardware soporta paralelismo.
Computacin multincleo
Un procesador multincleo es un procesador que incluye mltiples unidades de ejecu
el mismo chip. Los procesadores sper escalares pueden ejecutar mltiples instruccio
un flujo de instrucciones (hilo), a diferencia de este, un procesador multincleo puede
mltiples instrucciones por ciclo de secuencias de instrucciones mltiples.
An Intel Core 2 Duo E6750 dual-core processor
An AMD Athlon X2 6400+ dual-core processor
An Intel i7 con 4
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
45/59
An AMD Athlon X2 6400+ dual-core processor
LGICA GENERAL
FUNCIONAMIENTO
Ncleo Ncleo
L1 Caches
CPU core 1 CPU co
L1 Ca
BusInterface
L2 Caches
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
46/59
An Intel Core 2 Duo E6750 dual-core processor
LGICA GENERAL
Ncleo Ncleo
FF LL
FUNCIONAMIENTO
L1 Caches
CPU core 1 CPU co
L1 Ca
BusInterface
L2 Caches
Hyper-Threading (Esuna patente
de INTEL)
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
47/59
CORE i7 DE CUATRO NUCLEOS
CORE 0
CORE 1 CORE 3
CORE 2NIVEL
2CACHE
NIVEL2
CACHE
NIVEL2
CACHE
NIVEL2
CACHE
NIVEL 3 CACHE
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
48/59
Multiprocesamiento simtrico
Un multiprocesador simtrico (SMP) es un sistema computacional con mltiples proces
idnticos que comparten memoria y se conectan a travs de un bus. La contencin de
previene el escalado de esta arquitectura.
MEMORIA COMPARTIDA
CPU 1 CPU 2 CPU N-1
Cache 1 Cache N-1Cache 2
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
49/59
MEMORIA COMPARTIDA
CPU 1 CPU 2 CPU N-1
Cache 1 Cache N-1Cache 2
PROBLEMA DE CUELLO DE BOTELLA
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
50/59
Computacin en clster
Un clster es un grupo de ordenadores dbilmente acoplados que trabajan en estrech
colaboracin, de modo que en algunos aspectos pueden considerarse como un solo e
clsteres se componen de varias mquinas independientes conectadas por una red.
Ordenador1
Ordenador2
Ordenador6
Ordenador5
Ordenador4
Ordenador3
A la ex
grande
como C
distribu
e I
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
51/59
Cmputo de propsito general en unidades de
procesamiento grfico (GPGPU).
El cmputo de propsito general en las unidades de procesamiento de grficos (GPGP
tendencia relativamente reciente en la investigacin de ingeniera informtica. Los GPU
coprocesadores que han sido fuertemente optimizados para procesamiento de grficoscomputadora.
COMPARACIN
L
ap
s
c
m
CPU GPU
Multiples Cores Hundreds of Cores
CLASE
DE
COMPUTADORAS PARALELAS:
-
7/24/2019 Expo Semana 7
52/59
CPU GPU
PROCESAMIENTOCOPERATIVO
GRAFICOCALCULO Y
PROCESAMIENTO
TENDENCIAS Y APLICACIONES
DE
-
7/24/2019 Expo Semana 7
53/59
LAS ARQUITECTURAS PARALELAS:
VIRTUALIZACIN
Es una tcnica de simulacin de sistemas y computadoras virtuales.
TENDENCIAS Y APLICACIONES
DE LAS ARQUITECTURAS
PARALELAS:
VIRTUALIZACIN Y SU FUNCIONAMIENTO
-
7/24/2019 Expo Semana 7
54/59
VIRTUALIZACIN Y SU FUNCIONAMIENTO
Maquinavirtual 1
Maquinavirtual 2
Maquinavirtual 4
Maquina
virtual 3
TENDENCIAS Y APLICACIONES
DE
-
7/24/2019 Expo Semana 7
55/59
LAS ARQUITECTURAS PARALELAS:
APLICACIN DE GOOGLE
CUANDO FALLA O ESTAN SATURADOS SUS SERVIDORES
TENDENCIAS Y APLICACIONES
DE LAS ARQUITECTURAS
PARALELAS:
FUNCIONAMIENTO DE SU USO
-
7/24/2019 Expo Semana 7
56/59
FUNCIONAMIENTO DE SU USOSERVIDORES EN AM
S2
S3Solicitud Solicitud
Solicitud
TENDENCIAS Y APLICACIONES
DE LAS ARQUITECTURAS
PARALELAS:
-
7/24/2019 Expo Semana 7
57/59
DATOS DE INTERES
La Nasa cuenta con 1024 procesadores de doble ncleo provIntel, 4TB de memoria RAM y 240TB de almacenamiento, el fue construido por la empresa SGI Altix, correr bajo Linux. Cvelocidad de clculo 42.7 teraflops
SI ESA CAPACIDAD CONTABA ENTRE LOS AOS 2007 Y 2008
En el 2007
Tan solo imaginemos que con capacidad cuenta
ahora?
TENDENCIAS Y APLICACIONES
DE LAS ARQUITECTURAS
PARALELAS:
-
7/24/2019 Expo Semana 7
58/59
TENDENCIA FUTURA
ARQUITECTURAS PARALELAS A NIVEL CUNTICOUNIDAD Quan
Quantunbit 1 Quantunbit 2
-
7/24/2019 Expo Semana 7
59/59