EVALUATION KIT AVAILABLE 並列接続可能、二次 …...Error-Amplifier Voltage Gain AVOL RCOMPV...

無料サンプル及び最新版データシートの入手には、マキシムのホームページをご利用ください。http://japan.maxim-ic.com

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

________________________________________________________________ Maxim Integrated Products 1

概要 ___________________________________MAX5058/MAX5059は入手の容易なパワーMOSFETを用いて絶縁型電源を作る場合の二次側同期整流を可能とします。これらの製品は絶縁トランスの一次側におけるパワーMOSFETに同期するクリーンなゲート駆動信号を供給することが可能で、二次側MOSFETの整流を円滑にします。MAX5058/MAX5059は、一次側PWMICのMAX5051及びMAX5042/MAX5043を補完して、高効率の同期整流絶縁型電源の設計を可能とします。これらの製品は(一次側のMOSFETがオンとなる前に)予告信号を生成することによって、一次側とフリーホイール用同期整流MOSFETが同時に導通することを防ぎ、トランスの二次側短絡による大きな電流スパイクが発生することを回避することができます。

本製品に内蔵されたエラーアンプは汎用の基準電流出力を持つため、基準電圧の生成を自由に行うことができます。この出力に適切な抵抗を接続すると、エラーアンプが使用する基準電圧が得られます。

マージン試験用のオン抵抗の低いMOSFETがチップに内蔵されているので外部スイッチを用いなくてもマージン試験用の回路を作ることができます。MAX5058はロジックレベルで動作するMOSFET用として5VのLDO出力を備え、一方、MAX5059は従来の10VMOSFET用に10VLDO出力を持ちます。

MAX5058/MAX5059は、多数の電源の並列接続ができるように設計されています。これは、単純な2線差動方式の電流シェアバスを用いて正確な電流シェアを行うことができるようにするためです。電源の並列接続は電源容量の拡大を可能とし、大出力電流アプリケーションにおける熱管理を単純化することができます。本製品をMAX5051と合わせて使用することによって、複数の一次側も同期させることができ、この場合、180°の逆位相動作が可能です。

MAX5058/MAX5059は、熱強化された28ピンのTSSOPパッケージで提供されており、-40～+125の温度範囲で動作します。

警告：MAX5058/MAX5059は高電圧を含む回路内で動作するように設計されていますので、このための注意を必要とします。

アプリケーション _______________________絶縁型テレコム用電源

絶縁型ネットワーク用電源

±48V電源モジュール

工業用電源

±48V/±12Vサーバ用電源

特長 ___________________________________ 同期整流用MOSFETのためのクリーンな駆動波形

適切なターンオン/ターンオフを行うための一時側からの予告信号の生成

最大2Aのピーク電流の供給と吸収を可能とする同期整流器用ドライバ

5V(MAX5058)または10V(MAX5059)のゲート駆動電圧のための内蔵ゲート電圧用レギュレータ

エラーアンプ内蔵

正確な差動方式電流シェア/強制回路によって大出力電流を得るための複数電源の並列接続が可能

リモート電圧センスアンプを内蔵

柔軟なリファレンス電圧の生成

0.5Vまでの出力電圧レギュレーション

2.5mAの自己消費電流

ディジタル方式出力マージン試験回路を内蔵しているため外部部品と基板面積の節約が可能

パルス入力から出力までの伝播遅延時間：30ns

不連続電流伝導及びフリーホイール用MOSFETのターンオフを自動検出

低出力電流での高効率の実現及び逆流防止回路

過温度警告フラグ用のオープンドレイン型の出力

熱強化された28ピンTSSOPパッケージ

MA

X5

05

8/M

AX

50

59

並列接続可能、二次側同期整流用ドライバ、及びフィードバック信号生成用コントローラIC

19-3045; Rev 0; 10/03

ピン配置はデータシートの最後に記載されています。

型番 ___________________________________

PART TEMP RANGEPIN-PACKAGE

VREG(V)

MAX5058AUI -40°C to +125°C 28 TSSOP-EP* 5

MAX5058EUI -40°C to +85°C 28 TSSOP-EP* 5

MAX5059AUI -40°C to +125°C 28 TSSOP-EP* 10

MAX5059EUI -40°C to +85°C 28 TSSOP-EP* 10

*EP = Exposed paddle.

EVALUATION KIT

AVAILABLE

http://japan.maxim-ic.com

MA

X5

05

8/M

AX

50

59


2 _______________________________________________________________________________________

ABSOLUTE MAXIMUM RATINGS

ELECTRICAL CHARACTERISTICS(V+ = +12V, GND = PGND = 0, VDR = VREG, CQSYNC = CQREC = 0, ZCP = ZCN = BUFIN = CSP = CSN = SFN = VSN = GND, VIREF =VVSP = 1.785V, CVREG = 2.2µF, CVP = 1µF, CCOMPS = 0.1µF, CSFP = 68nF, TA = TMIN to TMAX, unless otherwise noted. Typical valuesare at TA = +25°C.)

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functionaloperation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure toabsolute maximum rating conditions for extended periods may affect device reliability.

V+ to GND .............................................................-0.3V to +30VPGND to GND .......................................................-0.3V to +0.3VCOMPV, VREG, VDR, TSF to GND......................... -0.3V to +14VAll Other Pins to GND ..................................-0.3V to (VP + 0.3V)VREG Source Current .........................................................50mACOMPV, RMGU, RMGD, TSF Sink Current ....................... 30mAVP to GND ................................................................-0.3V to +6VVSO, CSO Source/Sink Current ......................................... ±5mASFP Source Current ............................................................. 5mA

QREC, QSYNC Continuous Current....................................50mAQREC, QSYNC Current < 500ns..............................................5AContinuous Power Dissipation (TA = +70°C)

28-Pin TSSOP (derate 23.8mW/°C above +70°C). ....1905mWJunction Temperature ......................................................+150°COperating Temperature Ranges

MAX5058EUI, MAX5059EUI ............................-40°C to +85°CMAX5058AUI, MAX5059AUI..........................-40°C to +125°C

Storage Temperature Range .............................-65°C to +150°CLead Temperature (soldering, 10s) .................................+300°C

PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS

POWER SUPPLY

MAX5058 4.5 28.0Supply Voltage Range V+

MAX5059 9.3 28.0V

Quiescent Supply Current IQ 2.5 5 mA

MAX5058 4.5Switching Supply Current ISW fSW = 250kHz at BUFIN

MAX5059 6mA

IREF: REFERENCE CURRENT OUTPUT

Reference Current IIREF VIREF = 1.785V 49.2 50 51.1 µA

Reference Current Variation ∆IIREF VIREF = 0.5V to 2.5V -0.1 +0.1 %/V

Reference Voltage ComplianceRange

Guaranteed by reference current variationtest

0.5 2.5 V

VREG: LOW-DROPOUT REGULATOR

MAX5058 4.75 5 5.25Regulator Output VVREG IVREG = 0 to 30mA

MAX5059 9.4 10 10.6V

MAX5058, V+ = 6V to 28V 25Line Regulation

MAX5059, V+ = 11V to 28V 25mV

MAX5058V+ = 4.5V,IVREG = 30mA

200 350

Dropout VDROP

MAX5059V+ = 9.3V,IVREG = 30mA

200 350

mV

VP: INTERNAL REGULATOR

Regulator Output Setpoint VVP IVP = 0 to 5mA 3.8 4.3 V

ZC: ZERO-CURRENT COMPARATOR

Zero-Current ComparatorThreshold

VZCTH TA = +25°C +3.5 +5 +6.5 mV

Zero-Current Comparator InputCurrent

IZC -2.5 +2.5 µA

MA

X5

05

8/M

AX

50

59


_______________________________________________________________________________________ 3

ELECTRICAL CHARACTERISTICS (continued)(V+ = +12V, GND = PGND = 0, VDR = VREG, CQSYNC = CQREC = 0, ZCP = ZCN = BUFIN = CSP = CSN = SFN = VSN = GND, VIREF =VVSP = 1.785V, CVREG = 2.2µF, CVP = 1µF, CCOMPS = 0.1µF, CSFP = 68nF, TA = TMIN to TMAX, unless otherwise noted. Typical valuesare at TA = +25°C.)


Zero-Current Comparator InputRange

VZC -0.1 +1.5 V

Zero-Current ComparatorPropagation Delay

tZC

10mV overdrive, from when VZCP - VZCN isgreater than VZCTH to when QSYNC goeslow

65 ns

BUFIN: SYNCHRONIZING PULSE INPUT

BUFIN to Output PropagationDelay

tpdBUFIN rising to QREC rising or QSYNCfalling

40 ns

BUFIN Input Current IBUFIN -1 +1 µA

BUFIN Input Capacitance CBUFIN 10 pF

BUFIN Input-Logic High VHBUFIN 2.4 V

BUFIN Input-Logic Low VLBUFIN 0.8 V

MARGINING INPUTS

RMGD Resistance RRMGD Sinking 10mA 6.5 11 ΩRMGU Resistance RRMGU Sinking 10mA 6.5 11 ΩMRGD Input-Logic High VHMRGD 2.4 V

MRGD Input-Logic Low VLMRGD 0.8 V

MRGU Input-Logic High VHMRGU 2.4 V

MRGU Input-Logic Low VLMRGU 0.8 V

MRGU, MRGD Input ResistanceRMRGD,RMRGU

40 kΩ

RMGU, RMGD Leakage CurrentIRMGU,IRMGD

-100 +100 nA

DRIVER OUTPUTS

QREC, QSYNC Peak SourceCurrent

IQREC_SO,IQSYNC_SO

2 A

MAX5058 75 150QREC, QSYNC Output-VoltageHigh

VQREC_H,VQSYNC_H

Measured with respect toVVDR, sourcing 50mA MAX5059 75 150

mV

CQREC = CQSYNC = 0 30QREC, QSYNC Low-to-HighDelay Time

tPDLHCQREC = CQSYNC = 5nF 70

ns

QREC, QSYNC Peak Sink CurrentIQREC_SI,IQSYNC_SI

2 A

MAX5058 50 100QREC, QSYNC Output-VoltageLow

VQREC_L,VQSYNC_L

Sinking 50mAMAX5059 50 100

mV

CQREC = CQSYNC = 0 40QREC, QSYNC High-to-LowDelay Time

tPDHLCQREC = CQSYNC = 5nF 70

ns

MA

X5

05

8/M

AX

50

59


4 _______________________________________________________________________________________



ERROR AMPLIFIER

Inverting Input Current IINV -50 +50 nA

Error-Amplifier Input Range VINV 0 2.5 V

Error-Amplifier Input Offset VOS ICOMPV = 100µA to 5mA -5 +5 mV

Error-Amplifier Output-VoltageLow

VCOMPV ICOMPV = 5mA 200 mV

Error-Amplifier Unity-Gain BW GBW RCOMP = 220Ω, ICOMP = 5mA 1.3 MHz

Error-Amplifier Voltage Gain AVOL RCOMPV = 220Ω, ICOMP = 5mA 80 dB

Error-Amplifier PSRR PSRR 60 dB

COMPV Output Resistance toGround

(Note 1) 1 MΩ

REMOTE-SENSE AMPLIFIER (RSA)

VSN Input Current IVSN -100 +100 µA

VSP Input Current IVSP -20 +100 µA

Input Common-Mode Range -0.3 +3.8 V

Input Offset Voltage VOSRSA IVSO = -0.5mA to +0.5mA -4 mV

Output Impedance 8 ΩAmplifier -3dB Frequency IVSO = -0.5mA to +0.5mA 1 MHz

Remote-Sense Amplifier Gain GRS IVSO = -0.5mA to +0.5mA 0.9925 1 1.0075 V/V

CURRENT-SENSE AMPLIFIER (CSA)

CSN Input Current ICSN-0.3V ≤ VCSN ≤ +3.8V,-0.3V ≤ VCSP ≤ +3.8V

-150 +150 µA

CSP Input Current ICSP -0.3V ≤ VCSP ≤ +3.8V -40 +150 µA

Input Offset Voltage ICSO = -500µA to +500µA (Note 2) +20 +25 +30 mV

Current-Sense Amplifier Gain GCSA ICSO = -500µA to +500µA 19.8 20 20.2 V/V

Input Differential-Mode Range 100 mV

Input Common-Mode Range -0.3 +3.8 V

Output-Voltage Level Shift VLS (Note 2) 0.415 0.570 V

Output Voltage Range VCSO(MIN) ICSO = -500µA to +500µA 0.1 3.0 V

Amplifier -3dB Frequency f-3dB ICSO = -500µA to +500µA 50 kHz

SHARE-FORCE AMPLIFIER (SFA)

Sink Current 60 µA

Source Current 500 µA

MA

X5

05

8/M

AX

50

59


_______________________________________________________________________________________ 5

Note 1: Output resistance to ground used for unity-gain stability.Note 2: VCSO = GCSA(VCSP - VCSN) + VLS.



CURRENT-ADJUST AMPLIFIER (CAA)

Transconductance 500 µA/V

Common-Mode Input VoltageRange

0.45 2.55 V

Output Voltage Range 0.85 2.75 V

Offset Voltage TA = +25°C 20 42 65 mV

Open-Loop Gain 72 dB

CURRENT-ADJUST VOLTAGE-TO-CURRENT CONVERTER

Input Voltage Range 0.75 2.75 V

Input Voltage Offset 1.25 V

Output Voltage Range 0.5 2.5 V

Transconductance 1.15 µA/V

Maximum Current AdjustmentValue

1.38 1.5 1.66 µA

THERMAL SHUTDOWN

Thermal Warning Flag Level When TSF pulls low +125 °CThermal Warning Flag Hysteresis 15 °CInternal Thermal-Shutdown Level +160 °C

Internal Thermal-ShutdownHysteresis

15 °C

TSF Maximum Output Voltage ITSF = 5mA 120 mV

TSF Output Leakage Current 0.1 µA

MA

X5

05

8/M

AX

50

59


6 _______________________________________________________________________________________

標準動作特性 ______________________________________________________________________(V+ = +12V, GND = PGND = 0, VDR = VREG, CQSYNC = CQREC = 0, ZCP = ZCN = BUFIN = CSP = CSN = SFN = VSN = GND, VIREF =VVSP = 1.785V, VCOMPS = 0.5V, CVREG = 2.2µF, CVP = 1µF, CCOMPS = 0.1µF, CSFP = 68nF, TA = +25°C, unless otherwise noted.)

LDO OUTPUT VOLTAGE (VVREG)vs. INPUT VOLTAGE (MAX5058)

MAX

5058

/59

toc0

1

V+ (V)

V VRE

G (V

)

272418 216 9 12 153

4.99955.00005.00055.00105.00155.00205.00255.00305.00355.00405.00455.0050

4.99900 30

IVREG = 0mA

IREF OUTPUT CURRENTvs. TEMPERATURE

MAX

5058

/59

toc0

2

TEMPERATURE (°C)

I REF

(µA)

1109565 80-10 5 20 35 50-25

49.9549.9749.9950.0150.0350.0550.0750.0950.1150.1350.1550.17

49.93-40 125

VIREF = 1.785V

LDO OUTPUT VOLTAGE (VVREG)vs. LOAD CURRENT (MAX5059)

MAX

5058

/59

toc0

3

IVREG (mA)

V VRE

G (V

)

1009070 8020 30 40 50 6010

9.849.869.889.909.929.949.969.98

10.0010.0210.0410.0610.0810.10

9.829.80

0 110

LDO OUTPUT VOLTAGE (VVREG)vs. LOAD CURRENT (MAX5058)

MAX

5058

/59

toc0

4

IVREG (mA)

V VRE

G (V

)

1009070 8020 30 40 50 6010

4.88

4.90

4.92

4.94

4.96

4.98

5.00

5.02

5.04

4.860 110

LDO OUTPUT VOLTAGE (VREG)vs. TEMPERATURE (MAX5058)

MAX

5058

/59

toc0

5

TEMPERATURE (°C)

V VRE

G (V

)

1109565 80-10 15 20 35 50-25

4.9844.9864.9884.9904.9924.9944.9964.9985.0005.0025.0045.0065.0085.010

4.9824.980

-40 125

LDO OUTPUT VOLTAGE (VVREG)vs. INPUT VOLTAGE (MAX5059)

MAX

5058

/59

toc0

6

V+ (V)

V VRE

G (V

)

272418 216 9 12 153

10.000

10.002

10.004

10.006

10.008

10.010

10.012

10.014

10.016

10.018

10.020

9.9980 30

LDO OUTPUT VOLTAGE (VVREG)vs. TEMPERATURE (MAX5059)

MAX

5058

/59

toc0

7

TEMPERATURE (°C)

V VRE

G (V

)

1109565 80-10 5 20 35 50-25

9.985

9.990

9.995

10.000

10.005

10.010

10.015

10.020

10.025

10.030

9.980-40 125

IREF OUTPUT CURRENT vs. IREF OUTPUT VOLTAGE

MAX

5058

/59

toc0

8

VIREF (V)

I IREF

(µA)

3.53.02.0 2.51.0 1.50.5

46.5

47.0

47.5

48.0

48.5

49.0

49.5

50.0

50.5

51.0

46.00 4.0

SWITCHING SUPPLY CURRENTvs. TEMPERATURE (MAX5058)

MAX

5058

/59

toc1

4

TEMPERATURE (°C)

I V+ (

mA)

1109565 80-10 5 20 35 50-25

3.2

3.4

3.6

3.8

4.0

4.2

4.4

4.6

4.8

5.0

3.0-40 125

fSW = 250kHz

SWITCHING SUPPLY CURRENTvs. INPUT VOLTAGE (MAX5059)

MAX

5058

/59

toc1

5

V+ (V)

I V+ (

mA)

2723 259 11 13 15 17 19 215 7

0.51.01.52.02.53.03.54.04.55.05.56.0

03 29

fSW = 250kHz

QUIESCENT SUPPLY CURRENTvs. TEMPERATURE (MAX5059)

MAX

5058

/59

toc1

2

TEMPERATURE (°C)

I V+ (

mA)

1109565 80-10 5 20 35 50-25

2.1

2.2

2.3

2.4

2.5

2.6

2.7

2.8

2.9

3.0

2.0-40 125

SWITCHING SUPPLY CURRENTvs. INPUT VOLTAGE (MAX5058)

MAX

5058

/59

toc1

3V+ (V)

I V+ (

mA)

2723 259 11 13 15 17 19 215 7

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

4.5

5.0

03 29

fSW = 250kHz

MA

X5

05

8/M

AX

50

59


_______________________________________________________________________________________ 7

QUIESCENT SUPPLY CURRENTvs. INPUT VOLTAGE (MAX5058)

MAX

5058

/59

toc0

9

V+ (V)

I V+ (

mA)

272418 216 9 12 153

0.81.01.21.41.61.82.02.22.42.62.83.0

0.60.40.2

00 30

QUIESCENT SUPPLY CURRENTvs. INPUT VOLTAGE (MAX5059)

MAX

5058

/59

toc1

0

V+ (V)

I V+ (

mA)

272418 216 9 12 153

0.81.01.21.41.61.82.02.22.42.62.83.0

0.60.40.2

00 30

QUIESCENT SUPPLY CURRENTvs. TEMPERATURE (MAX5058)

MAX

5058

/59

toc1

1

TEMPERATURE (°C)

I V+ (

mA)

1109565 80-10 5 20 35 50-25

2.052.102.152.202.252.302.352.402.452.502.552.60

2.00-40 125

標準動作特性(続き)_________________________________________________________________(V+ = +12V, GND = PGND = 0, VDR = VREG, CQSYNC = CQREC = 0, ZCP = ZCN = BUFIN = CSP = CSN = SFN = VSN = GND, VIREF =VVSP = 1.785V, VCOMPS = 0.5V, CVREG = 2.2µF, CVP = 1µF, CCOMPS = 0.1µF, CSFP = 68nF, TA = +25°C, unless otherwise noted.)

MA

X5

05

8/M

AX

50

59


8 _______________________________________________________________________________________


SWITCHING SUPPLY CURRENTvs. TEMPERATURE (MAX5059)

MAX

5058

/59

toc1

6

TEMPERATURE (°C)

I V+ (

mA)

1109565 80-10 5 20 35 50-25

4.2

4.4

4.6

4.8

5.0

5.2

5.4

5.6

5.8

6.0

4.0-40 125

fSW = 250kHz

REMOTE-SENSE AMPLIFIER (RSA) GAINvs. TEMPERATURE

MAX

5058

/59

toc1

7

TEMPERATURE (°C)

VSO

OUTP

UT (d

B)

11095-25 -10 5 35 50 6520 80

0.008

0.009

0.010

0.011

0.012

0.013

0.014

0.015

0.007-40 125

VVSP = 1.785V

RSA GAIN vs. FREQUENCY

MAX

5058

/59

toc1

8

FREQUENCY (Hz)

GAIN

(dB)

10M1M10k 100k1k0.1k

-35

-30

-25

-20

-15

-10

-5

0

5

10

-400 100M

CSA GAIN vs. FREQUENCY

MAX

5058

/59

toc2

1

FREQUENCY (Hz)

GAIN

(dB)

1k1001010.1

-15

-10

-5

0

5

10

15

20

25

30

-200.01 10k

ZERO-CURRENT COMPARATOR THRESHOLDvs. TEMPERATURE

MAX

5058

/59

toc2

2

TEMPERATURE (°C)

ZCP

THRE

SHOL

D (m

V)

11095-25 -10 5 35 50 6520 80

5.05

5.10

5.15

5.20

5.25

5.30

5.35

5.40

5.00-40 125

CURRENT-SENSE AMPLIFIER (CSA) GAINvs. TEMPERATURE

MAX

5058

/59

toc1

9

TEMPERATURE (°C)

CSA

GAIN

(V/V

)

11095-25 -10 5 35 50 6520 80

19.97

19.98

19.99

20.00

20.01

20.02

20.03

20.04

19.96-40 125

VCSP = 100mV

CSA INPUT OFFSETvs. TEMPERATURE

MAX

5058

/59

toc2

0

TEMPERATURE (°C)

INPU

T OF

FSET

(mV)

1109565 80-10 5 20 35 50-25

24.1

24.2

24.3

24.4

24.5

24.6

24.7

24.8

24.9

25.0

25.1

24.0-40 125

MA

X5

05

8/M

AX

50

59


_______________________________________________________________________________________ 9

ZERO-CURRENT PROPAGATION DELAYvs. TEMPERATURE

MAX

5058

/59

toc2

3

TEMPERATURE (°C)

ZCP

TO Q

SYNC

DEL

AY (n

s)

11095-25 -10 5 35 50 6520 80

55

60

65

70

75

80

85

90

50-40 125

10mV OVERDRIVE

SFA AMPLIFIER MAXIMUM SINK CURRENT vs. TEMPERATURE

MAX

5058

/59

toc2

4

TEMPERATURE (°C)

SFA

SINK

CUR

RENT

(µA)

1109565 80-10 5 20 35 50-25

32.2

32.4

32.6

32.8

33.0

33.2

33.4

33.6

33.8

34.0

32.0-40 125

SFP = +2.5VSFN = 0V

CURRENT-ADJUST VOLTAGE TO CURRENT- CONVERTER ADJUSTMENT RANGE

vs. TEMPERATURE

MAX

5058

/59

toc2

5

TEMPERATURE (°C)

ADJU

STM

ENT

RANG

E (µ

A)

1109565 80-10 5 20 35 50-25

1.51

1.52

1.53

1.54

1.55

1.56

1.57

1.58

1.59

1.60

1.50-40 125


BUFIN TO QREC LOW-TO-HIGH PROPAGATION DELAY vs. TEMPERATURE

MAX

5058

/59

toc2

6

TEMPERATURE (°C)

PROP

AGAT

ION

DELA

Y (n

s)

1109565 80-10 5 20 35 50-25

2930313233343536373839404142

28-40 125

BUFIN TO QREC HIGH-TO-LOW PROPAGATION DELAY vs. TEMPERATURE

MAX

5058

/59

toc2

7

TEMPERATURE (°C)

PROP

AGAT

ION

DELA

Y (n

s)

1109565 80-10 5 20 35 50-25

3436384042444648505254565860

3230

-40 125

BUFIN TO QSYNC LOW-TO-HIGH PROPAGATION DELAY vs. TEMPERATURE

MAX

5058

/59

toc2

8

TEMPERATURE (°C)

PROP

AGAT

ION

DELA

Y (n

s)

1109565 80-10 5 20 35 50-25

48

50

52

54

56

58

60

44

42

40

46

-40 125

BUFIN TO QSYNC HIGH-TO-LOW PROPAGATION DELAY vs. TEMPERATURE

MAX

5058

/59

toc2

9

TEMPERATURE (°C)

PROP

AGAT

ION

DELA

Y (n

s)

1109565 80-10 5 20 35 50-25-40 125

28

30

32

34

36

38

40

24

22

20

26

MA

X5

05

8/M

AX

50

59


10 ______________________________________________________________________________________

端子説明 __________________________________________________________________________

PIN NAME FUNCTION

1 ZCPZero-Inductor Current-Sense Comparator Input. The source voltage of the freewheeling FET (N4 in the TypicalApplication Circuit) is sensed. The gate drive is terminated when this voltage becomes positive during a primarypower-OFF cycle.

2 ZCN Zero-Inductor Current-Sense Comparator Negative Input

3 GND Ground Connection

4 SFNNegative Input of the Share-Force Amplifier. Connect the SFN inputs together from all the power-supplysecondaries, then connect to the load return terminal (isolated GND). Connect to GND when current sharing is notused.

5 SFPPositive Input of the Share-Force Amplifier. Connect the SFP pins together from all the power-supply secondaries.Leave this pin unconnected when current sharing is not used.

6 COMPS Compensation Output of the Load-Share Transconductance Amplifier

7 TSF Thermal Warning Flag Output

8 MRGU Margin-Up Logic Input. When toggled high, the power-supply output voltage is set to the high margin.

9 MRGD Margin-Down Logic Input. When toggled high, the power-supply output voltage is set to the low margin.

10 RMGD Resistor Connection for Margin-Down

11 RMGU Resistor Connection for Margin-Up

12 IREFReference Current Output. A resistor from this current source output to GND sets the reference voltage used bythe error amplifier.

13 COMPVCompensation Connection for the Error Amplifier. The feedback optocoupler LED is also connected to this point.This open-drain output is capable of sinking at least 5mA.

14 INVInverting Input of the Error Amplifier. A voltage-divider connected to this input scales the power-supply outputvoltage for regulation.

15 VSO Output of the Remote-Sense Amplifier

16 VSN Negative Input of the Remote-Sense Amplifier. Connect this to the negative terminal of the load.

17 VSP Positive Input of the Remote-Sense Amplifier. Connect this to the positive terminal of the load.

18 CSO Output of the Current-Sense Amplifier. It can be used to monitor the output current.

19 CSN Connect this input to the negative terminal of the output current-sense resistor. Connect to GND when not used.

20 CSP Connect this input to the positive terminal of the output current-sense resistor. Connect to GND when not used.

21 VPCompensation Pin for Internal +4V Preregulator. A minimum 1µF low-ESR capacitor must be connected to this pinfor bypassing.

22 V+Supply Connection for the IC and Input to the Internal 5V (MAX5058) or 10V (MAX5059) Regulator. Maximumvoltage on this input is 28V.

23 VREGRegulated +5V (MAX5058) or +10V(MAX5059) Output Used by the Internal Circuitry and the Output Drivers. Aminimum 1µF capacitor must be connected to this pin for bypassing.

24 BUFIN Input for the Synchronizing Pulse. This pulse is provided by the primary-side power IC.

25 VDRSupply Connection for the Output Drivers. Can be connected to VREG for 5V (MAX5058) or 10V (MAX5059)operation.

26 QREC Driver Output for the Rectifying MOSFET

27 PGND Power-Ground Connection. Return ground connection for the gate-driver pulse currents.

28 QSYNC Driver Output for the Recirculating MOSFET

— EPExposed Pad. This is the exposed pad on the underside of the IC. Connect the exposed paddle to GND and to alarge copper ground plane to aid in heat dissipation.

端子名称機能

ゼロインダクタ電流検出用のコンパレータ入力端子。この端子を使ってフリーホイール用FET(｢標準動作回路｣におけるN4)のソース電圧を検出します。一次側電源がオフサイクルの間に、この端子の電圧が正になるとき、ゲート駆動は終結されます。

ゼロインダクタ電流検出用のコンパレータの負入力端子。

グランドに接続する端子。

シェア強制アンプの負入力端子。すべてのSFN入力端子をまとめて電源の二次側に接続し、それを負荷のリターン端子(絶縁GND)に接続してください。電流シェアを行わない場合はGNDに接続してください。

シェア強制アンプの正入力端子。すべてのSFP端子をまとめて電源の二次側に接続してください。電流シェアを行わない場合は、何も接続しないでください。

負荷シェア用トランスコンダクタンスアンプの補償出力端子。

サーマル警告を行うためのフラグ出力。

マージンアップを行うための論理信号入力端子。ハイにすると、電源出力電圧はハイマージンに設定されます。

マージンダウンを行うための論理信号入力端子。ハイにすると、電源出力電圧はローマージンに設定されます。

マージンダウンを行うための抵抗を接続します。

マージンアップを行うための抵抗を接続します。

基準電流出力端子。この電流源出力端子とGND間に抵抗を接続すると、エラーアンプで使用するリファレンス電圧となります。

エラーアンプ用の補償端子。この端子には、また、フィードバック用のフォトカプラLEDを接続します。このオープンドレイン型の出力は最低5mAの電流をシンクすることができます。

エラーアンプの反転入力端子。この入力端子に電圧分割器を接続することによって、電圧設定します。

リモートセンスアンプの出力端子。

リモートセンスアンプの負入力端子。この端子に負荷の負端子を接続してください。

リモートセンスアンプの正入力端子。この端子に負荷の正端子を接続してください。

電流センスアンプの出力端子であり、出力電流を監視するのに使うことができます。

この入力端子を出力電流センス抵抗の負端子に接続してください。使用しないときはGNDに接続してください。

この入力端子を出力センス抵抗の正端子に接続してください。使用しないときはGNDに接続してください。

内蔵の+4Vレギュレータ用の補償端子。最低1µFの低ESRコンデンサをバイパス用として接続してください。

本ICの電源入力端子であり、また内蔵の5V(MAX5058)または10V(MAX5059)レギュレータの入力端子でもあります。この入力端子の最大電圧は28Vです。

レギュレートされた+5V(MAX5058)または+10V(MAX5059)出力端子であり、内部回路と出力ドライバに使われます。最低1µFのコンデンサをバイパス用として本端子に接続してください。

同期パルスのための入力端子。このパルスは一次側の電源用ICから与えられます。

出力ドライバへの電源供給端子。5V(MAX5058)または10V(MAX5059)であるVREG出力端子を本端子に接続して使うことができます。

整流用MOSFETを駆動するための出力端子。

電源グランドに接続する端子であり、またゲートを駆動するパルス電流のリターンを接続するグランド端子でもあります。

循環用MOSFETを駆動するための出力端子。

エクスポーズドパッド。これはIC下部の露出させたパッドです。本パッドをGNDに接続し、かつ、熱消費を助けるために大きな銅のグランド面に接続してください。

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 11

30ns FALLINGEDGE DELAY

5mV

25

26

28

27

VDR

QREC

QSYNC

PGND

3

2

1

24

ZCP

BUFIN

ZCN

GND

SD DRIVERS

20ns

20ns

GATE-DRIVER BLOCK

17VSP

16VSN

15VSO

6COMPS

12IREF

X1

RSA

REMOTE-SENSE AMPLIFIER BLOCK

14INV

13COMPV

11RMGU

E/A

ERROR AMPLIFIER BLOCK

IREF50µA

REFERENCE CURRENT BLOCK

42mV

0.5V

CURRENT-SHARE BLOCK

18 CSO

10 CSN

20 CSP

4 SFN

5 SFP

R

RR

R

SFA

X1

X2

V TO I

CAA

500µS

I = (1.15 x (VCAA - 1.25))µAVCAA ≥ 1.25V

10RMGD

9MRGD

8MRGU

MARGINING BLOCK

50kΩ

50kΩ

QMD

QMU

REGULATOR AND THERMAL MANAGEMENT BLOCK

MAX5058/MAX5059

LDO5V/10V

PREG4V

UVLO ANDTHERMAL

SHUTDOWN21 VP

22 V+

23 VREG

7 TSF

SD DRIVERS

+125°C FLAG

図1. MAX5058/MAX5059ファンクションダイアグラム

MA

X5

05

8/M

AX

50

59


12 ______________________________________________________________________________________

詳細 ___________________________________MAX5058/MAX5059は、二次側で同期整流を行うことで高効率、絶縁電源を実現できます。これらの製品は絶縁トランスの一次側でスイッチングするパワーMOSFETに同期してクリーンなゲート駆動信号を二次側のMOSFETに与えて整流動作を行わせます。二次側MOSFETは、十分に駆動されると、非常に低いオン抵抗を持つため、ショットキダイオードに比べてずっと小さい電圧降下となり、結果として、より高い効率を実現することができます。一次側のMOSFETがオンになる前に予告信号を作ることによって同期整流用のMOSFETが同時にオンとなることを防ぎます。このため、短絡されたトランスの二次側から生じる大きなスパイク電流の発生を無くすことができます。

MAX5058はゲート駆動電圧用の5Vレギュレータを内蔵し、論理信号レベルで動作するMOSFET用として使うことができます。MAX5059はゲート駆動電圧用の10Vレギュレータを内蔵し、高ゲート電圧用MOSFET用として使うことができます。

ゲートドライバに加えて、MAX5058/MAX5059には二次側回路を実現する以下の機能ブロックがあります：

• レギュレータと熱マネージメントブロック

• バッファ入力及びゲート駆動ブロック

• 基準電流ブロック

• エラーアンプブロック

• マージン回路ブロック

• リモートセンス用アンプブロック

• 電流シェアブロック

レギュレータと熱マネージメント

MAX5058/MAX5059内のリニアレギュレータは、内部回路の電源と外部の同期用MOSFETにも電源供給します。電源を二次側巻き線の出力フィルタ用インダクタの前で作ると設計を簡素化することができます。二次側のピーク電圧は、少なくとも、出力電圧の2倍となるので、出力電圧が3.3Vと小さい場合でも、7V以上のピーク電圧を発生します。電圧をV+に供給する前にその電圧をダイオードとコンデンサを用いて整流してフィルタをかけてください(｢標準動作回路｣におけるD6とC32を参照してください)。レギュレータへの入力はV+であり、出力はVREGです。VDRをVREGに接続すると電源をゲートドライバのQRECとQSYNCに与えることになります。論理レベルの信号で動作するMOSFETに対してはMAX5058を使用してください。10Vの電圧を必要とする従来型のMOSFETに対してはMAX5059を使用してください。V+の入力電圧範囲は+4.5V～+28Vです。V+にはMOSFETドライバへの電流及びMAX5058/

MAX5059の自己消費電流を満たす十分な電流を供給してください。次の式を用いて、全体の必要とする電源電流を推定してください：

ここで、IV+はV+に供給しなければならない電流であり、QN3、QN4は、「標準動作回路」におけるMOSFET N3、N4の全ゲート電荷です。fSWはスイッチング周波数であり、ISWはその部分のスイッチング電流です。V+及びVREGをバイパスするためには、高品質のセラミックコンデンサを使用してください。必要があれば、選択されたMOSFETを駆動するとき、ドライバが発生するスイッチング電流のバイパス用としてコンデンサを追加してください。出力を安定にするため、少なくとも1µFのセラミックコンデンサをVREGの出力に接続してください。

MAX5058/MAX5059はパッケージの裏面にエクスポーズドパッドを持ち、グランド面を直接ヒートシンクとして使います。1in2の面積を持つ銅のアイランドに半田付けした場合、これらの製品は+70の周囲温度でおよそ1.9Wを消費することができます。エクスポーズドパッドはGNDに接続してください。

レギュレータに加えて、このブロックは、チップの温度が+160を超えた場合、ゲートドライバをシャットダウンする熱シャットダウン回路を含んでいます。これは最後に使うことになるシャットダウン機構であり、トリガされることは回避する必要があります。出力が最大負荷電流を供給しているときに、この方法で二次回路の同期整流用のドライバがオフとなると、その電流は損失が大きい外部のダイオードまたはMOSFETのボディダイオードに向けて流れます。これは、たいていの場合、電力消費による整流器の損傷につながります。これを避けるためには、TSF出力(温度警告フラグ)を使用してください。TSFはオープンドレイン型の出力であり、チップの温度が+125を超えると出力されます。これは実際に熱シャットダウンが起こる+160よりも十分に低い温度です。VREGからTSF端子にフォトカプラを接続すると一次側でスイッチングを止める手段を備えることができ、壊滅的な故障を防ぐことができます。

バッファ入力(BUFIN)及びMOSFETドライバ

MAX5058/MAX5059は、QSYNCとQREC端子を使って外部NチャネルMOSFETを駆動します。QSYNC出力は｢標準動作回路｣のフリーホイール用MOSFET N4のゲートを駆動します。QREC出力は｢標準動作回路｣の整流用MOSFET N3のゲートを駆動します。各ゲートドライバの出力は2Aまでのピーク電流をソース及びシンクできるため、MAX5058/MAX5059が大きいゲート容量を持つMOSFETを駆動することが可能となります。

I I f Q QV SW SW N N+ = + × +( )3 4

MOSFETのドライバはBUFIN入力を使って一次側のスイッチングに同期されます。BUFINは高速フォトカプラまたは小さい絶縁パルストランスを通して一次側からPWM情報を得ます。図2から図6までは、異なった2種類の一次側PWMコントローラを使う場合のフォトカプラまたはパルストランスを使う詳細インタフェースを示しています。

正しく動作させるために、MAX5051、MAX5042、及びMAX5043は一次側のMOSFETの実際のスイッチングよりも、ある小さい時間、標準的には100ns以下、だけ先行する予告信号を発生させます。予告信号を発生できない他の一次側のコントローラと共にMAX5058/MAX5059が使われる場合は、回路を追加することが必要となります。BUFINがハイになると、QRECがハイ

となりQSYNCはローとなります。BUFINがローとなるとQRECはローとなり、QSYNCがハイとなります。

MAX5058/MAX5059は不連続伝導動作を可能とすることによって軽負荷における効率を改善します。入力ZCPとZCNを持つゼロ交差コンパレータがそのソースに抵抗を置いてフリーホイール用MOSFETを流れる電流を監視します。インダクタに流れる電流がゼロに近い値になるとフリーホイール用MOSFETはオフとされます。この実際のスレッショルドは外部から設定することができます。｢標準動作回路｣は部品R31とR34を用いてトリップポイントを設定する一つの方法を示しています。

BUFINは内部で4Vにクランプされています。この端子に印加される外部電圧を4V以下の値にする必要がある場合は電圧分割器を使用してください。

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 13

図3. 高速フォトカプラを使用するMAX5059とMAX5042/MAX5043とのインタフェース

MAX5042MAX5043

MAX5058

PS9715OR EQUIVALENT

HIGH-SPEEDOPTOCOUPLER

REG5

PPWM

PWMNEG GND

BUFIN

VREG (5V)

330Ω

BSS84

560Ω

2kΩ

MAX5042MAX5043

MAX5059

PS9715OR EQUIVALENT


REG5

PPWM

PWMNEGGND

BUFIN

VREG (10V)

330Ω

3.10kΩ

BSS84

560Ω

2kΩ

MMBT3904

1µF 4.42kΩ

図2. 高速フォトカプラを使用するMAX5058とMAX5042/MAX5043とのインタフェース

MA

X5

05

8/M

AX

50

59

14 ______________________________________________________________________________________

MAX5051 MAX5058

PS9715OR EQUIVALENT


REG5

LXH

GND GND

BUFIN

VREG (5V)

330Ω

BSS84

560Ω

2kΩ2kΩ1µF

4.7Ω

LXVDD

図4. 高速フォトカプラを使用するMAX5058とMAX5051とのインタフェース

図5. 高速フォトカプラを使用するMAX5059とMAX5051とのインタフェース

MAX5051

PS9715OR EQUIVALENT


REG5

LXH

GND

BSS84

560Ω

2kΩ2kΩ1µF

4.7Ω

LXVDD

MAX5059

GND

BUFIN

VREG (10V)

330Ω

3.10kΩMMBT3904

1µF 4.42kΩ

図6. パルストランスを使用するMAX5051とのインタフェース

MAX5051 MAX5058MAX5059REG5

LXH

GND

LXVDD

LXL

BUFIN

GND

2kΩ

301Ω1N4148T1

1µFD1

D2

4.7Ω

T1: PULSE ENGINEERING, PE-68386D1, D2: CENTRAL SIMICONDUCTOR, CMOSH-3


同期整流器における逆電流を防ぐ方法

二次側で同期整流を行う一つの利点は効率が上がることです。もう一つの利点は動作する負荷範囲内でインダクタに流れる電流を連続にできることです。このことはループの動特性を一定にすることができるため、補償が容易となります。

本製品に流れる電流がドレインからソースに向かって流れようとするとき、フリーホイール用MOSFETをオフにする必要が生じる場合があります。出力電流が小さい場合に効率を上げるために、このMOSFETをオフにすることができます。多数の電源を並列接続すると、最も高い出力電圧を持つ電源がより低い出力電圧を持つ電源へ電流を流し込む傾向が生じます。フリーホイール用MOSFETをオフにすることは、この電流の流れ戻りを防ぐ効果があります。

インダクタ電流が不連続になることが許容される場合、ループの動特性が変化し、回路は安定な連続及び不連続モードの動作を可能とするように補償されなければなりません。

フリーホイール用MOSFETをオフにすることはゼロ電流コンパレータ(端子ZCPとZCN)を用いることによってなされます。このコンパレータを用いてフリーホイール用MOSFETに流れる逆電流を検出してQSYNCをローに強制してデバイスをオフとします。フリーホイール用MOSFETが次のサイクルのオフ時間までオンとなることが無いように内部のラッチ回路が、これを防ぎます。

基準電流

MAX5058/MAX5059は、電圧としてリファレンス電圧の発生器を持っていません。その代わりに、1%の精度に調整された50µAの電流源を持っています。このため、自由にリファレンス電圧を設定することができます。IREF端子に適切な抵抗値を設定して接続することにより、｢標準動作回路｣におけるR1とR2で構成される出力電圧の抵抗分圧器は、無くすことができる場合があります。この場合は出力部の抵抗分圧器による誤差をなくすことができます。ノイズを除去するためには、この端子に小さい値のバイパス用コンデンサを接続してください。このコンデンサの標準値はコンデンサの値とR12とで形成される極を考慮して計算することができます。この極は電流シェアを行うループの対象とする周波数よりも十分に高い値に設定しなければなりません。2.2nF以下の値を使用してください。

エラーアンプ

MAX5058/MAX5059は入力端子をINV、IREF、そして出力端子をCOMPVとする1.3MHzのユニティゲイン

帯域幅を持つエラーアンプを備えています。IREFは非反転入力であり、内部の50µA電流源とIREFとGND間に外部から接続する抵抗とで作られるリファレンス電圧生成器として機能します。INVは反転入力端子であり、OUTとGND間に接続する抵抗分圧器のセンターに接続します。エラーアンプの出力であるCOMPVは、フォトカプラのLEDのカソードに接続して誤差信号を一次側のコントローラに返送するダイオード電流を制御します。エラーアンプの出力はオープンドレイン型なのでフィードバック用のフォトカプラとのインタフェースが簡単です。このエラーアンプは工業標準のTL431シャントリファレンスと同じように使ってください。オープンドレイン型としたことで、二次側での電流制限のためのレギュレーションを要するような場合に、機能を追加するときに必要となる柔軟性を持つことができます。TL431と異なり、MAX5058/MAX5059の内部エラーアンプの出力は5mAのドレイン電流で最大200mVが保証されています。TL431の場合は、これが2.5Vであり、TLV431の場合は1.24Vです。

INVに抵抗R1だけを使って出力に接続することにより、出力電圧分割器(R1とR2)の使用を避けることが可能です。このことでR1とR2を使用することによる電圧誤差を除去することができます。この構成を使うとIREFに適切な抵抗を直接使用することによって出力電圧を設定できます。図7はこの構成を示しています。

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 15

13

14

COMPV

INV

12IREF

E/A

IREF50µA

R1

R12

VOUT

C28

VOUT = (50µA) x R12FOR: 0.5V ≤ VOUT ≤ 2.5V

図7. 0.5V ≤ VOUT ≤ 2.5Vに対する出力電圧のレギュレーション

図8には標準的なフォトカプラを十分にバイアスすることができる高い出力電圧(VOUT>2.5V)の場合の標準的な構成を示します。このケースにおいては、二つのフィードバック路が存在します。一つはエラーアンプを通る路であり、もう一つは出力に接続されたフォトカプラを通る路です。全体のフィードバックループを補償する場合には、この二番目のフィードバック路を考えなければなりません。

図9は出力電圧が2.5Vよりも低い場合のフォトカプラを使う場合の構成を示します。この場合は、フォトカプラを出力に直接、接続することはできません。この場合は1個のフィードバック路のみが存在し、エラーアンプのフィードバック回路網の補償を考えなければなりません。

図10はエラーアンプの単純化したブロックダイアグラムを示しています。

電圧マージン試験回路

マージン試験入力であるMRGU(マージンアップ))及びMRGD(マージンダウン)はRMGUとRMGDにおいてオープンドレイン型の出力を持つ2つの内部MOSFETを制御します。マージン試験機能を使う場合は、RMGUとRMGDの2つの抵抗を接続して、それをIREFに接続します。MRGU端子での論理ハイ電圧はQMU(図1参照)をオープンとし、IREFの等価抵抗とリファレンス電圧(VIREF)を増加させます。エラーアンプの反転入力、INVはIREFに追従し、出力電圧を増加させるように一次側のコントローラを強制します。MRGDは反対の効果を持っています。MRGDに論理信号のハイが印加されると、QMDをオンとし、IREFの等価抵抗を減少させて実質的にVIREFを減少させます。このためINVが一次側のコントローラに追従し出力電圧を減少させます。

マージン試験入力であるMRGUとMRGDは内部で40kΩの抵抗でGNDに落されています。マージン試験機能が使われない場合は、これらの入力端子は開放として置くか、またはGNDに接続して、VIREF=50µAxR12となるようにしてください。

MA

X5

05

8/M

AX

50

59


16 ______________________________________________________________________________________

13

14

COMPV

INV

12IREF

E/A

IREF50µA

R12

VOUT > 2.5V

C28

R12

R12R19C27

図8. VOUT > 2.5Vの場合のフォトカプラの接続

13

14

COMPV

INV

12IREF

E/A

IREF50µA

R12

0.5V < VOUT < 2.5V

C28R1

Rff

R19C27

RfCf

VREG(PIN 23)

図9. VOUT < 2.5Vの場合のフォトカプラの接続

13COMPV

14INV

12

IREF

図10. 単純化したエラーアンプのダイアグラム

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 17

出力電圧を設定する抵抗とマージン試験回路のための計算手法

出力電圧の設定とマージン回路用の抵抗を計算するためには以下のステップバイステップの手順を踏んでください(｢標準動作回路｣を参照してください)：

1) 公称リファレンス電圧が得られるように並列等価抵抗Reqの値を決めてください。例えばVIREF=1.77Vの場合はReq=35.4kΩとなります。

2) マージンアップするパーセント値を決めてください：

∆U = 5%

3) R32を計算してください：

R32 = 743.4kΩ 計算値

この値に近い0.1%精度の値を決めます

R32 = 741kΩ 決定値


R12 = 37.05kΩ 計算値



5) マージンダウンのパーセント値を決めてください：

∆D = 5%

6) 決定した値を使ってReqを再計算してください：

Req = 35.24kΩ


R33 = 361.186kΩ 計算値



R

R R

R D Req

eq33

12

12

100

100 100=

× ×× +( ) ×

%

% %∆ -

R

R RR Req =

+12 32

12 32

RR U

1232100

= × %∆

R R

UUeq32

100= × +

% ∆∆

図11. 0.5V ≤ VOUT ≤ 2.5Vの場合のリモートセンスアンプの接続

VOUT

17VSP

16VSN

15VSO

13

14

COMPV

INV

12

IREF

E/A

IREF50µA

R12

C28

VOUT = (50µA) x R12FOR: 0.5V ≤ VOUT ≤ 2.5V

RSA

8) 決定した値を使ってリファレンス電圧を計算してください：

VIREF = 50µA x Req Reqはステップ6の計算式を使って求めます。

VIREF = 1.762V

9) R1の値を決めてR2をVOUT=3.3Vとして計算してください：

R1 = 19.1kΩ

R2 = 21.882kΩ

この値に最も近い1%精度の抵抗を決めます。

R2 = 21.8kΩ

マージン試験機能を使わない場合はReqとしてはステップ8のR12の値を使い、ステップ9に進んでください。

リモートセンスアンプ

負荷の電圧を直接、センスするためにはリモートセンスアンプを使用してください(図1におけるRSAです)。これはプリント基板内の配線または負荷を接続する線

における電圧ドロップを補償するためです。リモートセンスアンプは十分な帯域幅を持ち、電圧制御ループの正常な動作に干渉しないようにしたユニティゲインのアンプです。出力電圧が0.5V～2.5Vの場合は出力電圧を直接検出することが可能です。図11はこの構成を示しています。図12は電圧分割器を用いたリモートセンスアンプを示しています。リモートセンスアンプには100µAの入力バイアス電流があります。この構成ではR1とR2のインピーダンスは小さい値として出力電圧の設定値に過剰な誤差が起こることを防がなければなりません。

電流のシェアリング

多数の電源モジュールが同じ負荷に電力を供給している場合、負荷電流を均等にシェアして最良の信頼性と熱分配を与えなければなりません。MAX5058/MA5059は制御のためのマスタコントローラを実質的に必要とせずに、並列接続した電源間での電流シェアを行うことができる回路を内蔵しています。電流シェアは並列接続したすべての電源の電流シェア用バス端子(SFPとSFN)を一緒に接続して、電流強制/シェアバスを作ることによって行えます(図13)。この差動バスの電圧レベルは、他の電源に比べて最大の電流を流す電源の出力電流に比例します。この方法における並列接続可能な電源の数の限界は実用的な観点からのみ制限されます。

R

VV V

RIREF

OUT IREF2 1=

-

MA

X5

05

8/M

AX

50

59

18 ______________________________________________________________________________________

図12. VOUT > 2.5V(または他の任意の電圧値)の場合のリモートセンスアンプの接続

VOUT

17VSP

16VSN

15VSO

RSA

13

14

COMPV

VOUT = 1 + VIREF

VIREF = (50µA) R12

R1R2

INV

12

IREF

E/A

IREF50µA

R12

C28

R2

R1

( )


MA

X5

05

8/M

AX

50

59

______________________________________________________________________________________ 19

図13. 電流シェアを行う並列多重電源モジュール

CSN

CSP

VOUT+VIN+

VSPVIN-

VSN

VOUT-SYNCIN

SFNSTARTUP

SFPSYNCOUT

MAX5051

MAX5058

MAX5059

ORAND

POWER MODULE

MRGU MRGD

CSN

CSP

VOUT+VIN+

VSPVIN-

VSN

VOUT-SYNCIN

SFNSTARTUP

SFPSYNCOUT

MAX5051

MAX5058

MAX5059

ORAND

POWER MODULE

MRGU MRGD

CSN

CSP

VOUT+VIN+

VSPVIN-

VSN

VOUT-SYNCIN

SFNSTARTUP

SFPSYNCOUT

MAX5051

MAX5058

MAX5059

ORAND

POWER MODULE

MRGU MRGD

LOAD

VIN+

VIN-

36V TO 72V

一次側のコントローラとしてMAX5051を使う場合は、特別な並列化端子を使うと、さらにいくつかの利点が得られます。MAX5051は同時シャットダウンと同時起動、及び並列接続した一次側での、周波数同期と180°逆位相動作を可能とします。

電流シェアループは以下の機能ブロックから構成されます：

• 他のモジュールと接続し、モジュールの中で最も大きい電流に比例した電圧をバスに出力させるように強制するダイオードOR接続とした強制アンプ。

• このシェアバスの電圧をセンスしてそれを内部回路に適用する検出用アンプ。

• 20の固定利得を持ち検出抵抗に流れる出力電流を検出する電流検出用アンプ。

• 電流シェアループ内の誤差増幅ブロックとして機能する電流調整用アンプ。

• 基準電流に小さい量の電流を加算する、電圧を電流に変換する(V to I)ブロックであり、リファレンス電圧を大きくして、そのモジュールに、より多くの電流をシェアさせる。


モジュールの調整可能範囲及びシェアリング性能は、VtoIブロックによって可能となる出力電圧の上昇追加量による限界によって決まります。標準的な電圧増加量は+3%(すなわち、1.5µA/50µA)です。図14はVtoIブロックの伝達関数を示しています。この調整範囲は、また、電流シェアに許容される電圧降下の量の限界を設定することになります。有効に電流シェアを行うためには、電圧降下の和は3%以下とし、かつ各電源モジュールの出力と負荷の間の接続の電圧降下は等しくしなければなりません。

電流シェアの機能を次に示します：

各モジュールの電流センス抵抗の両端の電圧は検出されて電流シェアバスの電圧と比較されます。電流シェアバスの電圧は他のモジュールに比べて最も大きい出力電流を持つモジュールからの電流を表しています。各モジュールは電流をこの最大電流と比較します。もしその電流が最大電流よりも低ければ、そのモジュールはV to Iブロックを使ってその基準電流を増加させます。これはエラーアンプの非反転入力に表れるリファレンス電圧を上昇させます。リファレンス電圧を高くすると、モジュールの出力電圧が上昇して出力電流を増加させようとします。モジュール間の電流のバランスが取れるまで、このプロセスが続きます。

電流調整用アンプ(図1を参照)はその反転入力にオフセット電圧を持っており、それは電流シェアの制御ループが出力負荷電流バランスをレギュレートしようとする前にシェアバスの電圧が40mVに達することを要求します。このようにして、電流シェアのためのレギュレーションは電流検出信号が2mV(すなわち、42mV/20)を超えるまで開始されません。

図15は電流シェアの制御ループの単純化された等価小信号回路を示しています。電流調整アンプはこのループ内のエラーアンプを表しています。SFPとSFN端子間の電圧である、コマンド信号はこのアンプの非反転入力に加えられます。小信号解析のために、図15では非反転入力端子はグランドとして示されています。これは狭帯域のループです。

メインの出力電圧のレギュレーション用のループに比べて電流シェア用のループのユニティゲインクロスオーバ周波数(fCS)がずっと低いと仮定(すなわち、fCS<< fC)すると、電流シェアループのオープンループ利得は次のように表すことができます：

ここでfCSは電流シェアループのユニティゲインクロスオーバ周波数(標準で10Hz～100Hz)、fCはメイン出力ループのユニティゲインクロスオーバ周波数、GPS(s)がエラーアンプのリファレンス電圧入力から出力までの電力段の利得(GPS=VOUT/VIREF)、RSは電流検出抵抗、そしてRLOADは負荷の抵抗です。電流ループの帯域幅はRLOADの最小値(最大負荷)の場合に最大となることに留意ください。

G s G sG s

s CG s R

G sR

R R

T SFACAA

COMPSVtoI IREF

PSS

S LOAD

( ) ( )( )

( )

( )

= ××

× ×( )

× ×+

MA

X5

05

8/M

AX

50

59


20 ______________________________________________________________________________________

1.5µA

1.25VVCAA

V TO I

SLOPE = 1.15µA/V

図14. V to I変換ブロックの伝達関数曲線

CSA

CAAV TO I

PWM STAGEAND FILTERS

FEEDBACKNETWORK

VOUTRS

RLOAD

RIREFCCOMPS

E/A

+ VSENSE -GPS (s)

GCAA (s)

GCSA (s)

GV TO I (s)

図15. 電流シェア用の制御ループの小信号等価回路

図16は｢標準動作回路｣におけるエラーアンプの非反転入力から出力までの理想化された小信号応答を示しています。この応答は電流シェアループのユニティゲインクロスオーバ周波数は10Hz～100Hzの間に存在させることが容易であり、一方、同時にメインの電圧制御ループとの相互作用を避けることができることを示しています。

100Hz以下の周波数に対して、GT(s)は(GPS(s)に対してDC利得値を使用して)次のように書くことができます：

¦GT¦ = 1とし、CCOMPSに対する解を求めると：

電流シェアループはCOMPSとGND間にコンデンサを接続することで補償することができます。この結果、電流シェアループのループ利得を単一極(20dB/decade)のロールオフで0dBとクロスさせる主極を作ることになります。

RLOAD>>RSの場合、上の式は更に単純化できます。

例：

RS = 2mΩ

VOUT = 3.3V

fCS = 10Hz

RLOAD = 0.22Ω

この結果の電流シェア制御ループの総合オープンループ応答は図17に示すようになります。

アプリケーション情報 ___________________

絶縁型48V入力電源

図18はテレコム用の+36Vから+75Vまでの入力電圧で動作する絶縁型同期整流電源の全体設計を示しています。この設計はMAX5051を一次側のコントローラとして使い、MAX5058を二次側の同期整流ドライバとして使っています。図19から図24まではこの電源設計のいくつかの性能の特性例を示したものです。この電源は出力端子を連続的に短絡しても耐えることができます。この回路は完成体で試験済みの評価キット(MAX5058EVKIT)としてご利用いただけます。

CF Hz V V

Hz

F

COMPS =×( ) ×( ) ×( )( ) ×( )

≅

36 61 0 002 3 3

10 0 22

0 11

. / . .

.

.

µ

µ

ΩΩ

C

F Hz V R V

f RCOMPSS OUT

CS LOAD=

×( ) × ××

36 61. /µ

C

F Hz V R V

f R RCOMPSS OUT

CS S LOAD=

×( ) × ×× +( )

36 61. /µ

G sS

s CA V R

VV

RR R

TCOMPS

IREF

OUT

IREF

S

S LOAD

( ) . /

= ×( )×

×( ) ×

× ×+

20500

1 15µ

µ

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 21

POWER-STAGE GAIN/PHASE

FREQUENCY (Hz)

GAIN

(dB/

DIV)

1k10010

-15

-10

-5

0

5

10

15

20

-201 10k

PHAS

E (D

EGRE

ES/d

iv)

-45

0

45

90

-90

GAINPHASE

図16. 図18の｢標準動作回路｣に対するエラーアンプの非反転入力から電源出力までの理想化された周波数応答(GPS(s))(理想的な電力段とフォトカプラの場合)

FREQUENCY (Hz)

GAIN

(dB/

DIV)

1k10010

-60

-40

-20

0

20

40

60

80

-801 10k

PHAS

E (D

EGRE

ES/d

iv)

-90

0

90

180

-180

GAIN

PHASE135

45

-45

-135

図17. 電流シェアループの総合オープンループ応答

MA

X5

05

8/M

AX

50

59


22 ______________________________________________________________________________________

標準動作回路 ______________________________________________________________________

ZCP

QSYN

CVS

O

2815

ZCN

QREC

VSN

VSP

CSO

CSN

CSP

VP V+ V REG

VDR

BUF_

IN

INV

L12.

4µH

COM

PV I REF

V OUT

RMGU

RMGD

MRG

D

MRG

U

TSF

COM

PS SFP

SFN

TP8

GND

PGND

IC_P

ADDL

E

1 2 26 16 17 18 19 20 21 22 23 25 24

14 13 12 11 10 9 8 7 6 5 4 3 27 29

MAX

5058

U3

R23

10Ω

C36

1µF

TP7

C38

0.06

8µF

TP2

TP1

TPM

U

TPM

DTP

3

R12

34.8

kΩ0.

5% C37

220p

F

R33

340k

Ω0.

5%R32

698k

Ω0.

5%

V DD

= 3V

R L =

16Ω

f IN =

10k

Hz

C28

0.04

7µF

R2 19.1

kΩ1%R1 19

.1kΩ

1%

OPTO

_CAT

(CSP

)

R34

220Ω

VREG

R31

220Ω

1% C39

220p

F

R26

0.00

2Ω

R38

10Ω

R27

10Ω

VOUT

(CSN

)

C30

1µF

C16

3.3µ

F

C35

1µF

C29

1µF

R24

10Ω

VREGV+

431

6

C31

0.1µ

F

R28

301Ω 1%

LXH

LXL

R30

2kΩ

1%

D10

D9 D7LX

VDD

T2

C26

0.1µ

FREG9

REG5

R11

360Ω

R3 2.2k

Ω

C17

0.33

µF

C24

1000

pF34

21U2

OPTO

_CAT

C27

0.15

µFR1

947

5Ω

VOUT

C22

2200

pF2k

V

N4 42 3

1

67

58

C32

1µF

V+

C23

1000

pF

D4C1

527

0µF

4V

C14

270µ

F4V

C13

270µ

F4V

C33

1µF

10V

SGNDR2

00.

004Ω

1%R36

0.00

4Ω1%

VOUT

VOUT

(CSN

)

(CSP

)

-VIN

R29

1Ω

N5DR

VB

XFRM

RH

3 2

1

D6

N1+V

IN

C25

0.04

7µF

100V

+VIN

C12

1µF

100V

C11

0.47

µF10

0V

C10

0.47

µF10

0V

D2D2

XFRM

RH

45

678

32 1

N3

R10

20Ω

41

237856

T1

1 64T

2T 108

PVIN

+VIN

R22

15kΩ

R18

4.7Ω

C21

4.7µ

F80

V

D5R1

70.

027Ω 1%

D3

+VIN

C34

330p

F

XFRM

RH

N28 34

67 2

1

5

R13

47Ω

2 5

8T

R9 8.2Ω R1

427

0Ω

RCOS

C

SYNC

OUT

RCFF

CON

CSS

COM

P

FB REG5

REG9

PVIN

STT

LXH

LXL

SYNC

IN

FLTI

NT

STAR

TUP

UVLO

GND

AVIN

BST

DRVH

XFRM

RH

DRVB

DRVD

D

PGND

DRVL CS

IC_P

ADDL

E

1 2 3 4 5 6 7 8 9 10 11 13 14

28 27 26 25 24 23 22 21 20 19 18 17 16 15 29

MAX

5051

U1

REG5

C110

0pF

R21

24.9

kΩ1%

+VIN

C239

0pF

R25

100k

Ω

TP5 C5

4700

pF R15

31.6

kΩ1%

D8

R16

10.5

kΩ1%

REG5

C4 4.7µ

F

REG9

C3 4.7µ

F

PVIN

C6 0.1µ

F

C18

1000

pF

LXH

LXL

LXVD

D12

REG5

C19

1µF

R27

10Ω

LXVD

D

ON/O

FF

XFRM

RH

DRVB

+VIN

C9 1µF

REG9

C20

220p

F

R8 8.2Ω

C8 4.7µ

F

R7 0Ω

REG9

D1

+VIN

R6 1MΩ

1%

R538

.3kΩ

1%

C70.

22µF

R4 1MΩ

1%R35

0ΩTP

6

図18. +48V入力、15A出力3.3V、同期整流、絶縁型電源の回路図

MA

X5

05

8/M

AX

50

59


______________________________________________________________________________________ 23

60

65

75

70

85

90

80

95

0 4 62 8 10 12 14LOAD CURRENT (A)

EFFI

CIEN

CY (%

)

R20 = R26 = R36 = 0Ω

図19. 公称3.3V出力の場合の負荷電流変化による効率変化(48V公称入力電圧)

1

0

2

4

3

6

7

5

8

0 4 62 8 10 12 14LOAD CURRENT (A)

POW

ER D

ISSI

PATI

ON (W

)

R20 = R26 = R36 = 0Ω

図20. 公称3.3V出力の場合の負荷電流対消費電力(48V公称入力電圧)

4ms/div

R20 = R26 = R36 = 0ΩRL = 0.22Ω

VOUT1V/div

ILOAD5A/div

図21. 最大負荷時のターンオン過渡特性(抵抗負荷)

1ms/div

VOUT100mV/div

ILOAD5A/div

R20 = R26 = R36 = 0Ω

図22. 負荷電流がステップ変化した場合の出力電圧の応答(ILOADが50%から、75%、最大に変化した場合)

MA

X5

05

8/M

AX

50

59


24 ______________________________________________________________________________________

2µs/div

VOUT50mV/div

R20 = R26 = R36 = 0Ω

図23. +48Vの公称入力の場合の最大電流における出力電圧リップル(スコープの帯域幅は20MHz)

ILOAD10A/div20ms/div

ILOAD10A/div1ms/div

R20 = R26 = R36 = 0Ω

図24. コンバータが50mΩの短絡負荷に対してオンとなろうとしている場合の時間の関数としての負荷電流(10A/div)

チップ情報 _____________________________TRANSISTOR COUNT: 1762

PROCESS: BiCMOS

ピン配置 _______________________________

28

27

26

25

24

23

22

21

20

19

18

17

16

15

1

2

3

4

5

6

7

8

9

10

11

12

13

14

QSYNC

PGND

QREC

VDR

BUFIN

VREG

VSO

V+

VP

CSP

CSN

CSO

VSP

VSN

INV

COMPV

IREF

RMGU

RMGD

MRGD

MRGU

TSF

COMPS

SFP

SFN

GND

ZCN

ZCP

TSSOP

TOP VIEW

CONNECT EXPOSED PADDLE TO GND.

MAX5058AUIMAX5059AUI

MA

X5

05

8/M

AX

50

59


マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 ____________________ 25

© 2003 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.

TSS

OP

4.4

mm

BO

DY

.EP

S

C1

121-0108

PACKAGE OUTLINE, TSSOP, 4.40 MM BODYEXPOSED PAD

パッケージ ________________________________________________________________________(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、http://japan.maxim-ic.com/packagesをご参照下さい。)

販売代理店

169-0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）TEL. (03)3232-6141 FAX. (03)3232-6149

http://japan.maxim-ic.com/packages

EVALUATION KIT AVAILABLE 並列接続可能、二次 …...Error-Amplifier Voltage Gain AVOL RCOMPV...

Documents

Transcript of EVALUATION KIT AVAILABLE 並列接続可能、二次 …...Error-Amplifier Voltage Gain AVOL RCOMPV...