Elettronica Applicata

Appunti di Elettronica Applicata

Claudio Sansoè

1 ottobre 2012

Questa raccolta di appunti ha avuto origine dal lavoro fatto da AlbertoTibaldi (testi) e Luca De Villa Palù (grafici/immagini). È stata completamenterivista e integrata con altri testi precedenti, per cui non rimane molto del lavorooriginario, ma senza di loro non ci sarebbe stato lo spunto per raccogliere in uninsieme organico tutto il materiale sparso esistente per questo corso.

1

Indice

1 L’Amplificatore Operazionale 61.1 Analisi introduttiva . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.1.1 Amplificatori operazionali ideali . . . . . . . . . . . . . . 71.1.2 Amplificatori operazionali non ideali . . . . . . . . . . . . 91.1.3 Voltage follower . . . . . . . . . . . . . . . . . . . . . . . . 141.1.4 Amplificatore di transresistenza . . . . . . . . . . . . . . . 141.1.5 Amplificatore invertente . . . . . . . . . . . . . . . . . . . 15

1.2 Specchi di Corrente . . . . . . . . . . . . . . . . . . . . . . . . . . 171.2.1 Specchio di corrente a BJT . . . . . . . . . . . . . . . . . 171.2.2 Specchio di corrente a MOSFET . . . . . . . . . . . . . . 23

1.3 Stadio Differenziale . . . . . . . . . . . . . . . . . . . . . . . . . . 251.3.1 Modo differenziale e modo comune . . . . . . . . . . . . . 251.3.2 Amplificatore differenziale a BJT . . . . . . . . . . . . . . 291.3.3 Amplificatore differenziale a MOSFET . . . . . . . . . . . 34

1.4 Schema semplificato di un amplificatore operazionale . . . . . . . 351.5 Stadi di Potenza a Transistori Bipolari . . . . . . . . . . . . . . . 38

1.5.1 Transistori bipolari di potenza . . . . . . . . . . . . . . . 381.5.2 Classi di potenza . . . . . . . . . . . . . . . . . . . . . . . 411.5.3 Classe A . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421.5.4 Classe B . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451.5.5 Classe AB . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

1.6 Modelli dell’A.O. reale . . . . . . . . . . . . . . . . . . . . . . . . 551.6.1 Offset di tensione e corrente . . . . . . . . . . . . . . . . . 561.6.2 Dinamica di ingresso di modo comune . . . . . . . . . . . 571.6.3 Dinamica di uscita . . . . . . . . . . . . . . . . . . . . . . 581.6.4 Impedenze di ingresso . . . . . . . . . . . . . . . . . . . . 591.6.5 Guadagno differenziale . . . . . . . . . . . . . . . . . . . . 611.6.6 Amplificatore operazionale CMOS . . . . . . . . . . . . . 62

1.7 Dimensionamento di un amplificatore . . . . . . . . . . . . . . . . 631.7.1 specifiche . . . . . . . . . . . . . . . . . . . . . . . . . . . 631.7.2 Progetto . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

1.8 Risposta in frequenza . . . . . . . . . . . . . . . . . . . . . . . . 701.8.1 Funzione di trasferimento . . . . . . . . . . . . . . . . . . 701.8.2 Guadagno d’anello . . . . . . . . . . . . . . . . . . . . . . 721.8.3 Prodotto banda-guadagno . . . . . . . . . . . . . . . . . . 761.8.4 Slew Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2

2 Applicazioni dell’amplificatore operazionale 822.1 Configurazione invertente . . . . . . . . . . . . . . . . . . . . . . 82

2.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . . . . . . 832.1.2 Derivatore . . . . . . . . . . . . . . . . . . . . . . . . . . . 882.1.3 Sommatore invertente . . . . . . . . . . . . . . . . . . . . 93

2.2 Amplificatore differenziale . . . . . . . . . . . . . . . . . . . . . . 942.3 Sommatore non invertente . . . . . . . . . . . . . . . . . . . . . . 972.4 Sommatore generalizzato . . . . . . . . . . . . . . . . . . . . . . . 992.5 Amplificatori da strumentazione . . . . . . . . . . . . . . . . . . 101

2.5.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . 1012.5.2 Compatibilità elettromagnetica . . . . . . . . . . . . . . . 1012.5.3 Amplificatori da strumentazione . . . . . . . . . . . . . . 1022.5.4 Amplificatore a due operazionali . . . . . . . . . . . . . . 109

2.6 Amplificatori audio . . . . . . . . . . . . . . . . . . . . . . . . . . 1112.7 Circuiti ad alimentazione singola . . . . . . . . . . . . . . . . . . 114

3 Filtri attivi 1193.1 Filtri del primo ordine . . . . . . . . . . . . . . . . . . . . . . . . 121

3.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . . . . . . 1223.1.2 Passa-basso . . . . . . . . . . . . . . . . . . . . . . . . . . 1233.1.3 Derivatore e passa-alto . . . . . . . . . . . . . . . . . . . . 1243.1.4 Passa-banda . . . . . . . . . . . . . . . . . . . . . . . . . . 1253.1.5 Rotatore di fase . . . . . . . . . . . . . . . . . . . . . . . . 126

3.2 Filtri del II ordine . . . . . . . . . . . . . . . . . . . . . . . . . . 1283.2.1 Passa-basso . . . . . . . . . . . . . . . . . . . . . . . . . . 1283.2.2 Passa-alto . . . . . . . . . . . . . . . . . . . . . . . . . . . 1303.2.3 Passa-banda . . . . . . . . . . . . . . . . . . . . . . . . . . 1313.2.4 Elimina-banda . . . . . . . . . . . . . . . . . . . . . . . . 1323.2.5 Passa tutto o giratore . . . . . . . . . . . . . . . . . . . . 133

3.3 Circuiti per filtri del II ordine . . . . . . . . . . . . . . . . . . . . 1333.3.1 Celle a guadagno finito . . . . . . . . . . . . . . . . . . . 1343.3.2 Celle a guadagno infinito . . . . . . . . . . . . . . . . . . 1403.3.3 Celle basate su amplificatori operazionali multipli . . . . . 143

3.4 Filtri di ordine superiore al II . . . . . . . . . . . . . . . . . . . . 1473.4.1 Maschera di progetto . . . . . . . . . . . . . . . . . . . . . 1483.4.2 Risposte standard . . . . . . . . . . . . . . . . . . . . . . 1483.4.3 Progetto di un filtro passa basso . . . . . . . . . . . . . . 1493.4.4 Circuito di simulazione di un’induttanza . . . . . . . . . . 1503.4.5 Dati per il progetto di filtri passa-basso . . . . . . . . . . 152

3.5 Filtri a capacità commutate . . . . . . . . . . . . . . . . . . . . . 1593.5.1 Principio di funzionamento . . . . . . . . . . . . . . . . . 1593.5.2 Integratore . . . . . . . . . . . . . . . . . . . . . . . . . . 1613.5.3 Limiti di frequenza di clock . . . . . . . . . . . . . . . . . 1633.5.4 Effetti delle capacità parassite . . . . . . . . . . . . . . . 1643.5.5 Integratori stray insensitive . . . . . . . . . . . . . . . . . 1653.5.6 Comportamento in frequenza . . . . . . . . . . . . . . . . 1663.5.7 Filtro del secondo ordine con cella biquadratica . . . . . . 1683.5.8 Approfondimenti . . . . . . . . . . . . . . . . . . . . . . . 169

3

4 Amplificatori non lineari 1704.1 Amplificatore logaritmico . . . . . . . . . . . . . . . . . . . . . . 170

4.1.1 Eliminazione della dipendenza da η . . . . . . . . . . . . . 1714.1.2 Riduzione della dipendenza dalla temperatura . . . . . . . 1724.1.3 Disaccoppiamento delle impedenze . . . . . . . . . . . . . 1734.1.4 Esempio pratico di progetto . . . . . . . . . . . . . . . . . 173

4.2 Raddrizzatore a singola semionda (diodo ideale) . . . . . . . . . . 1784.2.1 Prima ipotesi . . . . . . . . . . . . . . . . . . . . . . . . . 1794.2.2 Circuito corretto . . . . . . . . . . . . . . . . . . . . . . . 1804.2.3 Traslazione della caratteristica . . . . . . . . . . . . . . . 182

4.3 Raddrizzatore a doppia semionda . . . . . . . . . . . . . . . . . . 1834.3.1 Raddrizzatore a doppia semionda generalizzato . . . . . . 1874.3.2 Esempio di Progetto . . . . . . . . . . . . . . . . . . . . . 1914.3.3 Comportamento in frequenza . . . . . . . . . . . . . . . . 1924.3.4 Scambio dei diodi . . . . . . . . . . . . . . . . . . . . . . 192

5 Amplificatore operazionale fuori linearità 1935.1 Comparatori di soglia . . . . . . . . . . . . . . . . . . . . . . . . 194

5.1.1 Comparatore invertente . . . . . . . . . . . . . . . . . . . 1945.1.2 Comparatore non invertente . . . . . . . . . . . . . . . . . 1955.1.3 Comparatori e decisione binaria . . . . . . . . . . . . . . . 1965.1.4 Sensibilità al rumore . . . . . . . . . . . . . . . . . . . . . 1965.1.5 Comparatori con isteresi . . . . . . . . . . . . . . . . . . . 1965.1.6 Realizzazione circuitale dei comparatori di tensione . . . . 200

5.2 Multivibratori astabili . . . . . . . . . . . . . . . . . . . . . . . . 2015.2.1 Schema circuitale . . . . . . . . . . . . . . . . . . . . . . . 2015.2.2 Analisi quantitativa . . . . . . . . . . . . . . . . . . . . . 202

5.3 Generatore di onda triangolare . . . . . . . . . . . . . . . . . . . 2045.3.1 Analisi quantitativa . . . . . . . . . . . . . . . . . . . . . 2055.3.2 Esempio teorico/pratico di progetto . . . . . . . . . . . . 206

5.4 Oscillatori sinusoidali . . . . . . . . . . . . . . . . . . . . . . . . . 2155.4.1 Condizioni di Barkhausen . . . . . . . . . . . . . . . . . . 2155.4.2 Realizzazione pratica . . . . . . . . . . . . . . . . . . . . . 2165.4.3 Oscillatore a ponte di Wien . . . . . . . . . . . . . . . . . 2175.4.4 Oscillatore a sfasamento . . . . . . . . . . . . . . . . . . . 2195.4.5 Oscillatori a tre punti . . . . . . . . . . . . . . . . . . . . 2225.4.6 Oscillatori al quarzo . . . . . . . . . . . . . . . . . . . . . 225

5.5 Voltage Controlled Oscillator (VCO) . . . . . . . . . . . . . . . . 2275.5.1 Analisi del funzionamento . . . . . . . . . . . . . . . . . . 2285.5.2 circuito alternativo . . . . . . . . . . . . . . . . . . . . . . 231

6 Transistori in commutazione 2336.1 Interruttori a BJT . . . . . . . . . . . . . . . . . . . . . . . . . . 234

6.1.1 Funzionamento in saturazione . . . . . . . . . . . . . . . . 2366.1.2 Esempio pratico di progetto . . . . . . . . . . . . . . . . . 237

6.2 Interruttori a MOSFET . . . . . . . . . . . . . . . . . . . . . . . 2386.2.1 Interruttore aperto e chiuso . . . . . . . . . . . . . . . . . 2396.2.2 Esempio pratico di progetto . . . . . . . . . . . . . . . . . 240

6.3 Comportamento dinamico . . . . . . . . . . . . . . . . . . . . . . 2416.3.1 Comportamento dinamico dei diodi . . . . . . . . . . . . . 242

4

6.3.2 Comportamento dinamico dei BJT . . . . . . . . . . . . . 2436.3.3 Comportamento dinamico dei MOSFET . . . . . . . . . . 245

6.4 Interruttori bidirezionali . . . . . . . . . . . . . . . . . . . . . . . 2486.4.1 Pass transistor . . . . . . . . . . . . . . . . . . . . . . . . 2496.4.2 Transmission gate . . . . . . . . . . . . . . . . . . . . . . 251

7 Circuiti logici 2547.1 Porte logiche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

7.1.1 Parametri elettrici statici delle porte logiche . . . . . . . . 2557.1.2 Compatibilità tra porte logiche . . . . . . . . . . . . . . . 2597.1.3 Margini di rumore . . . . . . . . . . . . . . . . . . . . . . 2597.1.4 Fan-out . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2607.1.5 Famiglie logiche . . . . . . . . . . . . . . . . . . . . . . . . 2617.1.6 Ingressi delle porte logiche . . . . . . . . . . . . . . . . . . 2627.1.7 Uscite delle porte logiche . . . . . . . . . . . . . . . . . . 265

7.2 Cenni sulla famiglia logica TTL . . . . . . . . . . . . . . . . . . . 2687.3 Porte CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

7.3.1 Logica statica complementare . . . . . . . . . . . . . . . . 2697.3.2 Logica nMOS-like . . . . . . . . . . . . . . . . . . . . . . 2767.3.3 Logica dinamica . . . . . . . . . . . . . . . . . . . . . . . 2777.3.4 Logica a Transmission Gate . . . . . . . . . . . . . . . . . 280

8 Circuiti di interfaccia 282

9 Alimentatori 283

10 Sistemi di acquisizione dati 28410.1 Conversione Analogico - Digitale . . . . . . . . . . . . . . . . . . 284

10.1.1 Campionamento . . . . . . . . . . . . . . . . . . . . . . . 28510.1.2 Quantizzazione . . . . . . . . . . . . . . . . . . . . . . . . 28810.1.3 Il sistema di conversione . . . . . . . . . . . . . . . . . . . 294

10.2 Amplificatore di condizionamento . . . . . . . . . . . . . . . . . . 29510.3 Filtro antialiasing . . . . . . . . . . . . . . . . . . . . . . . . . . . 29610.4 Convertitore digitale/analogico . . . . . . . . . . . . . . . . . . . 296

10.4.1 Funzione di trasferimento . . . . . . . . . . . . . . . . . . 29710.5 Struttura interna del convertitore D/A . . . . . . . . . . . . . . . 301

10.5.1 Convertitore Potenziometrico . . . . . . . . . . . . . . . . 30110.5.2 Convertitore a Resistenze Pesate . . . . . . . . . . . . . . 30210.5.3 Convertitori con rete a scala . . . . . . . . . . . . . . . . . 30410.5.4 Convertitori moltiplicativi . . . . . . . . . . . . . . . . . . 308

10.6 Convertitore analogico/digitale . . . . . . . . . . . . . . . . . . . 30810.6.1 Funzione di trasferimento . . . . . . . . . . . . . . . . . . 30810.6.2 Convertitore parallelo (o flash) . . . . . . . . . . . . . . . 31010.6.3 Convertitori con D/A in reazione . . . . . . . . . . . . . . 312

10.7 Sample & Hold (track & hold) . . . . . . . . . . . . . . . . . . . 31510.7.1 Fase di sample . . . . . . . . . . . . . . . . . . . . . . . . 31610.7.2 transizione sample-hold . . . . . . . . . . . . . . . . . . . 31710.7.3 fase di hold . . . . . . . . . . . . . . . . . . . . . . . . . . 31910.7.4 transizione hold-sample . . . . . . . . . . . . . . . . . . . 32010.7.5 circuiti per sample & hold . . . . . . . . . . . . . . . . . . 320

5

Capitolo 1

L’AmplificatoreOperazionale

Indice1.1 Analisi introduttiva . . . . . . . . . . . . . . . . . . 7

1.1.1 Amplificatori operazionali ideali . . . . . . . . . . . 71.1.2 Amplificatori operazionali non ideali . . . . . . . . . 91.1.3 Voltage follower . . . . . . . . . . . . . . . . . . . . . 141.1.4 Amplificatore di transresistenza . . . . . . . . . . . . 141.1.5 Amplificatore invertente . . . . . . . . . . . . . . . . 15

1.2 Specchi di Corrente . . . . . . . . . . . . . . . . . . 171.2.1 Specchio di corrente a BJT . . . . . . . . . . . . . . 171.2.2 Specchio di corrente a MOSFET . . . . . . . . . . . 23

1.3 Stadio Differenziale . . . . . . . . . . . . . . . . . . 251.3.1 Modo differenziale e modo comune . . . . . . . . . . 251.3.2 Amplificatore differenziale a BJT . . . . . . . . . . . 291.3.3 Amplificatore differenziale a MOSFET . . . . . . . . 34

1.4 Schema semplificato di un amplificatore operazionale 351.5 Stadi di Potenza a Transistori Bipolari . . . . . . 38

1.5.1 Transistori bipolari di potenza . . . . . . . . . . . . 381.5.2 Classi di potenza . . . . . . . . . . . . . . . . . . . . 411.5.3 Classe A . . . . . . . . . . . . . . . . . . . . . . . . . 421.5.4 Classe B . . . . . . . . . . . . . . . . . . . . . . . . . 451.5.5 Classe AB . . . . . . . . . . . . . . . . . . . . . . . . 49

1.6 Modelli dell’A.O. reale . . . . . . . . . . . . . . . . 551.6.1 Offset di tensione e corrente . . . . . . . . . . . . . . 561.6.2 Dinamica di ingresso di modo comune . . . . . . . . 571.6.3 Dinamica di uscita . . . . . . . . . . . . . . . . . . . 581.6.4 Impedenze di ingresso . . . . . . . . . . . . . . . . . 591.6.5 Guadagno differenziale . . . . . . . . . . . . . . . . . 611.6.6 Amplificatore operazionale CMOS . . . . . . . . . . 62

1.7 Dimensionamento di un amplificatore . . . . . . . 631.7.1 specifiche . . . . . . . . . . . . . . . . . . . . . . . . 631.7.2 Progetto . . . . . . . . . . . . . . . . . . . . . . . . . 63

1.8 Risposta in frequenza . . . . . . . . . . . . . . . . . 701.8.1 Funzione di trasferimento . . . . . . . . . . . . . . . 701.8.2 Guadagno d’anello . . . . . . . . . . . . . . . . . . . 72

6

1.8.3 Prodotto banda-guadagno . . . . . . . . . . . . . . . 761.8.4 Slew Rate . . . . . . . . . . . . . . . . . . . . . . . . 79

1.1 Analisi introduttiva

1.1.1 Amplificatori operazionali ideali

L’approccio più semplice allo studio dei circuiti basati su amplificatori ope-razionali prevede l’utilizzo di un modello “blackbox” (che non specifica

come sia costituito all’interno il dispositivo in questione).La rappresentazione più comunemente utilizzata per l’amplificatore opera-

zionale è quella di un “triangolo”, dotato di due morsetti di ingresso, due mor-setti di alimentazione (spesso omessi nei circuiti) ed un morsetto di uscita; imorsetti di ingresso, caratterizzati dai simboli “+” e “-” (rispettivamente dettianche “ingresso non invertente” e “ingresso invertente”), sono gli ingressi deisegnali che l’amplificatore operazionale dovrà, per l’appunto, amplificare; i mor-setti di alimentazione, come il nome suggerisce, hanno lo scopo di polarizzare efornire potenza al circuito contenuto all’interno dell’amplificatore operazionale,al fine di poterlo utilizzare correttamente.

Le equazioni che governano il funzionamento di un amplificatore operazionale“ideale” sono:

i+ = i− → 0vd = v+ − v− → 0

Queste equazioni sono fondamentali al fine dello studio di un generico cir-cuito contenente uno (o più) amplificatori operazionali. Dal momento che l’am-plificatore operazionale ha guadagno tendente a infinito, si può intuire che, peravere un’uscita finita, ossia affinché il risultato dell’operazione di prodotto tratensione differenziale vd (tensione tra i morsetti + e -) e guadagno differen-ziale Ad dell’amplificatore sia finito, si debba avere vd → 0. Di conseguenzanell’amplificatore operazionale ideale la caduta di tensione tra i morsetti è quasinulla e la corrente di ingresso è quasi nulla, indipendentemente dalla resistenzadifferenziale presente tra i morsetti d’ingresso. Per semplificare i conti, si puòpensare che i morsetti dell’operazionale oppongano alle correnti di ingresso unaresistenza differenziale rd → ∞.

Riassumendo, le caratteristiche fondamentali dell’amplificatore operazionaleideale sono:

• Guadagno differenziale tendente a infinito;

• Resistenza differenziale d’ingresso tendente a infinito (ipotesi comoda manon necessaria);

• Resistenza di uscita tendente a 0;

• Tensione differenziale di ingresso tendente a 0;

• Correnti entranti negli ingressi tendenti a 0.

Proviamo ad utilizzare le nozioni appena apprese in un esempio pratico.

7

R1

R2

vi

vu

Figura 1.1: Amplificatore non invertente.

Esempio 1. Consideriamo il circuito di esempio della figura 1.1.Questo circuito, come vedremo tra breve, è un amplificatore non inverten-

te, ossia amplifica un segnale senza invertirne la fase (o aumentarla/diminuirladi 180). In quanto amplificatore, esso avrà un certo guadagno, definito comerapporto tra tensione di uscita, vu, e tensione di ingresso, vi.

Si può vedere facilmente, tenendo conto delle equazioni di funzionamento deldispositivo, che:

vu · R1

R1 + R2= v−

Ma dal momento che v+ = v− = vi:

vu

vi=

R1 + R2

R1=(

1 +R2

R1

)

Vogliamo, a questo punto, trarre alcune conclusioni riguardo l’esempio pra-tico appena presentato:

• In questa prima parte della trattazione, l’amplificatore operazionale verràutilizzato retroazionato. La reazione negativa comporterà, come in qual-siasi tipo di sistema dotato di reazione, gli effetti già noti dai primi corsidi Elettronica: variazioni delle impedenze di ingresso o uscita, aumentodella banda passante e altro.

• Quando la reazione è collegata al morsetto “-” dell’operazionale, essa è“negativa”, in quanto il segnale va sempre in contrapposizione all’ingresso,diminuendolo. Una reazione sul morsetto non invertente sarà positiva;

• Nella teoria dei controlli automatici, i sistemi retroazionati sono spessomodellati con un blocco di amplificazione A e un blocco di retroazione β(figura 1.2). Nel caso degli amplificatori operazionali, è spesso semplice

8

distinguere il blocco A dal blocco β; il blocco β è il circuito (rete passiva,in questo caso) in grado di “riportare” una parte del segnale di uscitaall’ingresso. Dal momento che, con questa topologia, il segnale “riportatoal morsetto invertente” è pari a:

vu · R1

R1 + R2= v− = v+

si può dire che:

β =R1

R1 + R2

A

β

Ve Vu

Figura 1.2: Sistema retroazionato.

1.1.2 Amplificatori operazionali non ideali

Il nostro discorso prevede diverse approssimazioni: gli amplificatori operazionalireali hanno caratteristiche che si discostano dal modello ideale.

Abbiamo visto che si può realizzare un amplificatore non invertente sempli-cemente selezionando le resistenze del blocco di retroazione, in modo da ottenereun certo rapporto. Ma il rapporto è veramente l’unica cosa che conta? Per porrela domanda in un modo diverso: utilizzare resistori da 1 Ω e 9 Ω produce lostesso risultato dell’uso di resistori da 1 MΩ e 9 MΩ, o di 1 mΩ e 9 mΩ?

La risposta ovviamente è no: gli amplificatori operazionali reali presentanoeffetti di non idealità tali da essere condizionati dall’ordine di grandezza del-le resistenze utilizzate. Come si può evincere da uno studio dell’amplificatoreoperazionale a livello di transistori, si vedrà perché non sia possibile utilizzarequalsiasi resistore. Sostanzialmente, le non-idealità sono:

• Guadagno Ad non infinito;

• Resistenza differenziale rd non infinita e resistenza di uscita non nulla;

• Correnti entranti non nulle;

• Tensione differenziale non nulla;

• Dinamica di tensione di ingresso e di tensione/corrente d’uscita non infi-nite.

9

Procediamo per gradi, presentando modelli via via più perfezionati rispettoa quello ideale; si noti che l’approccio in uso non motiva le non idealità, bensìstudia il comportamento del circuito in presenza di una non idelità. La giu-stificazione della presenza delle non idealità, partendo dall’esame dell’internodell’amplificatore operazionale, avverrà nel seguito della trattazione.

Guadagno differenziale

Presentiamo un primo perfezionamento del nostro modello: consideriamo, dellenon idealità prima elencate, il fatto che Ad < ∞. Il fatto che Ad non sia infinitocomporta il fatto che, per avere un’uscita non nulla, serva una vd 6= 0. Il nuovomodello del dispositivo, dunque, sarà quello della figura 1.3.

+

R1

R2

vi

vu

vd

Ad vd

Figura 1.3: Primo modello circuitale dell’amplificatore operazionale non ideale:Ad < ∞.

Si avrà che:

v− = vi − vd = vu · β

Però, si può anche dire che:

vd =vu

Ad

Da qui:

vi − vu

Ad= vu · β −→ vu

(

β +1

Ad

)

= vi

Quindi:

vu · βAd + 1Ad

= vi −→ vu

vi=

Ad

1 + βAd=

1β

· βAd

1 + βAd=

1β

· T

1 + T

10

Nella teoria dei circuiti retroazionati, T , βAd è il “guadagno di anello”.Si noti, da questo modello, che nei casi pratici lo scostamento del compor-

tamento del circuito dal caso ideale è molto piccolo: per avere uno scostamentodel 50 % dal caso ideale, si dovrebbe avere un guadagno di anello, T , pari a1. Nella realtà, i peggiori degli amplificatori operazionali potrebbero avere unguadagno differenziale, Ad, pari a 10000; imponendo al circuito un valore diguadagno veramente elevato, β potrebbe essere nell’intorno di 1/1000. Pochicircuiti reali richiedono ad un singolo stadio di amplificazione un guadagno cosìelevato, perché si avrebbero problemi con il comportamento in frequenza delcircuito. In ogni caso:

T ≃ 100001000

= 10

Si ha ancora, in queste condizioni decisamente estreme, uno scostamen-to tra il guadagno del circuito reale e quello del circuito ideale pari al 10%,normalmente accettabile.

Impedenza d’ingresso

Possiamo complicare la nostra trattazione inserendo altre non idealità: le impe-denze degli amplificatori operazionali. Consideriamo una resistenza differenzialerd non infinita (non consideriamo per ora la resistenza di uscita, dunque latensione viene ancora prelevata da un generatore ideale di tensione).

+

R1

R2

rd

Ix

Iu

vx

vu

vdAd vd

Figura 1.4: Secondo modello circuitale dell’amplificatore operazionale: resistenzad’ingresso.

11

Si vuole calcolare zi e, per far questo, al posto di vi si introduce un generatoredi tensione noto di prova, Vx. Al fine di determinare l’impedenza d’ingresso, sicalcola la corrente uscente da Vx;

Vx = Ix · rd + R1 · (Iu + Ix)

vd = rd · Ix; vu = Advd = AdrdIx

Inoltre:

vu = R2Iu + R1(Iu + Ix) −→ AdrdIx = R2Iu + R1(Iu + Ix)

Raccogliendo Iu:

Iu(R1 + R2) = AdrdIx − R1Ix −→ Iu =AdrdIx − R1Ix

R1 + R2

Sostituendo ciò nell’espressione di Vx, si può determinare:

Vx = Ixrd + R1Ix +(

AdrdIx + R2Ix

R1 + R2

)

R1

Svolgendo le moltiplicazioni, si può ottenere:

Vx = Ixrd +R1

R1 + R2AdrdIx +

R1R2

R1 + R2Ix

Ricordando che β = R1

R1+R2

Si ottiene che:

zi =Vx

Ix= rd(1 + βAd) + R1//R2

Il secondo termine si può spesso considerare trascurabile rispetto al pri-mo (concorre ad aumentare l’impedenza, quindi trascurandolo si ottiene un“worst case”); cosa interessante è il fatto che anche questo modello, decisa-mente perfezionato rispetto a quello ideale, non comporta particolari modificheal comportamento del circuito: la retroazione con confronto in serie fa aumenta-re notevolmente l’impedenza di ingresso del circuito, rendendo ancora una voltaaccettabile l’ipotesi di amplificatore operazionale ideale in molti dei nostri conti.

Impedenza d’uscita

Al fine di perfezionare il modello già presentato occorre considerare gli eventualieffetti dell’impedenza di uscita. Consideriamo dunque il modello dell’amplifica-tore operazionale di figura 1.5.

Per calcolare l’impedenza di uscita colleghiamo ad essa un generatore ditensione di prova, il solito Vx, e dunque consideriamo spenti tutti gli altri gene-ratori indipendenti del circuito (i pilotati ovviamente no!). La corrente Ix saràcomposta da due contributi: uno che entrerà nel ramo del generatore pilotatoAdvd e uno che andrà nel ramo di R2; è possibile semplificare la trattazioneosservando che I2 ≪ I1: dal momento che ro è una resistenza molto più piccoladi R1, R2, e anche del loro parallelo, potremmo dire che Ix ≃ I1. TrascurareI2 comporta l’ottenere come risultato un valore di impedenza più alto di quello

12

+

IxI1

I2

Vxvd

Advd

R1

R2

rdro

Figura 1.5: Modello dell’amplificatore operazionale con impedenza d’uscita nonnulla.

reale, cosa accettabile quando si vuole verificare che l’impedenza d’uscita siaragionevolmente bassa. Si ha quindi che:

Ix ≃ I1 =Vx − Advd

ro

Però, sappiamo anche che vd è esprimibile come:

vd = −βVx = − R1

R1 + R2Vx

Possiamo dunque dire che:

Ix ≃ Vx + AdβVx

ro

Da qui:

Ix

Vx≃ 1 + βAd

ro, βAd = T

Quindi:

Zo =Vx

Ix≃ ro

1 + T

Supponendo di avere una resistenza pari a 100 Ω, più alta di quanto si trovanella maggior parte degli amplificatori reali, se il guadagno di anello fosse intorno

13

vi

vu

Figura 1.6: Voltage follower.

a 1000, ridurremmo di 3 ordini di grandezza la resistenza, che diverrebbe pari a100 mΩ! Possiamo dunque dire che questo circuito (amplificatore non invertente)è un buon amplificatore di tensione: impedenza elevata di ingresso e impedenzabassa di uscita.

1.1.3 Voltage follower

Una variante del circuito del quale abbiamo ampiamente parlato è quella dellafigura 1.6.

In questa topologia si ha la massima retroazione possibile: il fatto di averecome retroazione un corto circuito massimizza la porzione di segnale riportato iningresso (β = 1); le conseguenze sono da un lato di rendere unitario il guadagnodel circuito, ma d’altra parte di rendere il guadagno d’anello il più alto pos-sibile, aumentando moltissimo l’impedenza di ingresso e riducendo dello stessofattore quella di uscita; questo circuito assorbirà dunque pochissima correntedall’ingresso e in uscita sarà sostanzialmente un generatore ideale di tensione(ossia a impedenza pressoché nulla).

La configurazione voltage follower è molto utilizzata proprio come “separato-re d’impedenza”. Torneremo ad occuparci del voltage follower quando parleremodi risposta in frequenza degli amplificatori operazionali.

1.1.4 Amplificatore di transresistenza

Un’ulteriore topologia circuitale basata sull’amplificatore operazionale è ripor-tata in figura 1.7.

L’ingresso è in corrente, l’uscita è in tensione; poiché il rapporto tra l’u-scita e l’ingresso è dimensionalmente una resistenza, questa topologia è dettaamplificatore di “transresistenza”. Dal momento che la corrente non entra nelmorsetto invertente del dispositivo, la corrente va tutta verso R2, quindi si avràuna tensione di uscita pari a:

Vu = −IRR2

14

IR

Vu

R2

Figura 1.7: Amplificatore di transresistenza.

In sostanza, questa topologia circuitale “trasforma” la corrente in tensione,fornendo un’uscita per l’appunto in tensione, proporzionale della resistenza R2.Analizzando questo circuito si può facilmente notare che sia l’impedenza diingresso sia quella d’uscita sono molto basse.

1.1.5 Amplificatore invertente

L’amplificatore di transresistenza è alla base di questa topologia, rappresentan-te, assieme all’amplificatore non invertente, una delle più diffuse configurazioniper quanto riguarda l’utilizzo lineare dell’amplificatore operazionale. Nella fat-tispecie, come vedremo tra breve, questa topologia sarà alla base di molti altricircuiti lineari basati sul dispositivo attivo.

Se, a partire dalla precedente topologia, sostituiamo il generatore di correntecon un generatore di tensione, seguito da una resistenza in serie come in figura1.8, otteniamo una configurazione in cui la tensione d’ingresso viene dapprimaconvertita in una corrente, che poi viene riconvertita in tensione dall’uscitadell’amplificatore.

Prima di esporre il (breve) calcolo del guadagno di questo circuito, presen-tiamone subito il punto debole: la resistenza di ingresso, Ri, è pari a R1, ossiaalla resistenza in serie al generatore di tensione di ingresso. Infatti, dal momentoche R1 è collegata tra un generatore di tensione e uno “0 V virtuale”, ossia unmorsetto con una differenza di potenziale nulla rispetto ad un morsetto collegatoa 0 V (il morsetto non invertente), si può dire valga l’equazione alla maglia versolo 0 V passando per il “-”; introducendo un generatore di prova di tensione, Vx,si avrà, su R1, una corrente Ix pari a:

Ix =Vx

R1−→ zi =

Vx

Ix= R1

A questo punto sappiamo quanta corrente va in R1, ma sappiamo ancheche nell’operazionale non entra corrente (usando il modello ideale, che finorasi è verificato piuttosto valido; eventualmente si ridiscuterà la cosa); tutta la

15

R1

R2

vu

vi

Figura 1.8: Schema dell’amplificatore invertente.

corrente (già quantificata come rapporto tra la tensione di ingresso e R1) andràdunque verso R2, così che si avrà:

Vu = − Vi

R1· R2

Da qui:

Vu

Vi= −R2

R1

Questo amplificatore, dunque, è in grado di amplificare (con un’espressio-ne molto semplice, dipendente esclusivamente dal rapporto delle resistenze) edinvertire di fase (ruotare di 180) il segnale di ingresso.

Tenendo conto del guadagno Ad non infinito dell’amplificatore operazionale,si possono rifare i conti ottenendo:

Vi + vd

R1=

−vd − Vu

R2

Ma vd = Vu/Ad, da cui:

Vi = −Vu

(

R1

R2+

R1 + R2

AdR2

)

Introducendo β = R1/(R1 + R2) e riordinando i termini si ha infine:

Vu

Vi= −R2

R1· 1

1 + 1Adβ

=(

1 − 1β

)

· 11 + 1

Adβ

Abbiamo dunque ottenuto un altro tipo di amplificatore. Il problema però èche questo non è un vero amplificatore di tensione. Abbiamo già notato che lasua impedenza di ingresso è pari a R1, quindi tutt’altro che elevata, per cui le sueprestazioni sono influenzate dall’impedenza di uscita della sorgente di segnale,che diminuirà il guadagno dello stadio. Per quanto riguarda l’impedenza d’uscita

16

+

R1vCC

IR

IO

IB1 IB2

IE1 IE2

T1 T2

Figura 1.9: Specchio di corrente realizzato con transistori bipolari.

basta osservare che il circuito che si utilizza per il calcolo è lo stesso del casodell’amplificatore non invertente, quindi si ottiene lo stesso valore calcolato nellasezione 1.1.2.

1.2 Specchi di Corrente

Lo specchio di corrente è uno dei “blocchi fondamentali” dell’amplificatore ope-razionale: si tratta di un circuito a transistori in grado di fornire una corrented’uscita uguale o proporzionale alla corrente di ingresso, chiamata corrente di ri-ferimento. Questo tipo di topologia può dunque essere utilizzata al fine di crearegeneratori di corrente quasi ideali, con una dinamica di tensione molto elevata.

Esaminiamo due implementazioni di questo circuito fondamentale: una ba-sata sull’uso di transistori bipolari e un’altra basata sui MOSFET.

1.2.1 Specchio di corrente a BJT

Lo schema di uno specchio di corrente compare in figura 1.9.Vi è una corrente di riferimento IR che può essere generata in diversi mo-

di: nel nostro esempio è stata semplicemente prodotta inserendo una resistenzatra il morsetto di ingresso e la tensione di alimentazione. Se si vuole ridurrela dipendenza della corrente di riferimento dal valore della tensione di alimen-tazione sono possibili alternative, ad esempio utilizzando un diodo zener o unqualche altro riferimento di tensione. L’uscita attraverso cui scorre la correnteIO è invece collegata ad un generico carico del circuito (in questo caso si scegliedi utilizzare come carico un generatore di tensione a tensione variabile). Il latodi T1 è detto lato debole dello specchio di corrente, il lato di T2 lato forte.

Il transistore T1 è collegato in modalità diodo perché VB = VC , a causadel corto circuito tra base e collettore. Dal momento che si intende studiare ilsolo comportamento del circuito, ignoriamo l’origine delle correnti IR e IO, per

17

rπ

Vx

Vx gm Vx

IR

Figura 1.10: Schema per il calcolo dell’impedenza di ingresso dello specchio.

concentrarci solo sui loro legami interni al circuito in questione. Vogliamo, nellafattispecie, determinare quale funzione lega IO a IR.

Al fine di semplificare i calcoli in questione, è opportuno ricorrere ad alcuneipotesi semplificative: supponiamo che IB1 e IB2 siano trascurabili rispetto aIR: ciò permette di dire che IE1 ≃ IR, e che IE2 ≃ IO; osserviamo poi che,nel circuito disegnato, VBE1 = VBE2. Nell’ambito dei circuiti integrati è inoltrepiù che ragionevole pensare che, se i due transistor sono vicini, essi siano allastessa temperatura (da qui la stessa VT ); detto ciò, ricordiamo le equazioni difunzionamento del transistore bipolare:

IE = IS ·(

eVBE/VT − 1)

≃ IS · eVBE/VT

IR = IS1 · eVBE/VT

IO = IS2 · eVBE/VT

Le correnti di saturazione avrebbero una notevole dipendenza dalla tempera-tura ma, poiché supponiamo di lavorare su un circuito integrato, una variazionedi temperatura provocherà variazioni di corrente proporzionali nelle due giun-zioni. Allora il rapporto tra le due correnti dipenderà solo dalla superficie dellegiunzioni dei due dispositivi:

IO

IR=

IS2

IS1=

A2

A1

Gli specchi di corrente hanno funzionamento approssimativamente idealesolo all’interno dei circuiti integrati; questa topologia non ha prestazioni sod-disfacenti se realizzata con due transistor discreti, in quanto le temperature digiunzione possono differire di parecchi gradi e variare diversamente nel tem-po. Una soluzione consiste nell’utilizzare non transistor singoli ma una coppiadifferenziale (due transistor accoppiati su uno stesso chip).

Impedenze di ingresso e uscita

Caratterizziamo a questo punto i parametri fondamentali del circuito: impeden-za di ingresso e di uscita.

Per quanto riguarda T1, la sua impedenza di ingresso si può ricavare dalloschema di figura 1.10

Come al solito, l’impedenza di ingresso si calcola utilizzando un generatore ditensione di prova Vx e misurandone la corrente d’uscita. Dal momento che si ha

18

rπ r0 Vxgm VBE

VBE

Figura 1.11: Schema per il calcolo dell’impedenza di uscita dello specchio.

un corto-circuito tra base e collettore, che “mette in parallelo” rπ e il generatorepilotato con il quale si modella il BJT, sulla giunzione base-emettitore cadrà unatensione pari a quella del generatore di prova, per cui la corrente di collettoresarà gmVx. Trascurando la corrente di base, la resistenza di ingresso sarà dunquecalcolabile semplicemente come:

Ix = IR = gmVx

Zi =Vx

Ix=

1gm

Ricordando che gm = IC/VT , si ha ancora: Zi = VT /IR.Per quanto riguarda l’impedenza di uscita, si può fare un ragionamento

duale. Si fa riferimento alla figura 1.11È agevole verificare che l’impedenza di uscita dipende dall’effetto Early. Se

trascurassimo l’effetto Early, potremmo eliminare la ro, e tutta la Vx cadrebbesull’impedenza (infinita) del generatore di corrente pilotato; Vx non potrebbedunque in alcun modo alterare VBE e dare luogo ad una corrente, e dunqueIx = 0. Ma:

Zo =Vx

Ix → 0→ +∞

Se invece consideriamo l’effetto Early1, la corrente proveniente da Vx circolasolamente in ro e quindi essa è l’impedenza di uscita.

Ix =Vx

roZo =

Vx

Ix= ro

Allora l’impedenza sul ramo utile come generatore di corrente è elevata e que-sto circuito sarà normalmente un buon generatore di corrente. Tuttavia l’effettoEarly dipende dalla tecnologia impiegata per realizzare i transistori e quindi oc-corre tenerne conto. Un’altra condizione necessaria al buon funzionamento è chela tensione di polarizzazione di T2 sia tale da tenere in zona lineare il transistore.

1La resistenza ro serve a tenere conto della dipendenza della corrente di collettore ic dallacaduta di tensione vce. Viene calcolata come rapporto tra un parametro chiamato tensione di

Early VA e la corrente IC di polarizzazione ro = VA/IC . Indicativamente VA è nell’ordine delcentinaio abbondante di volt per npn mentre è più basso per i pnp.

19

RvBE1

vBE2

T1 T2

IO

IR

Figura 1.12: Schema dello specchio con resistenza.

Circuito per elevato rapporto tra corrente di ingresso e uscita

Modificando le aree di giunzione dei due transistori del circuito si può ottenereuno specchio amplificatore o attenuatore; si dà priorità tuttavia al dimen-sionamento di T1, che deve essere il più miniaturizzato possibile; dunque unasoluzione per ottenere uno specchio attenuatore è quella di introdurre un resi-store sull’emettitore di T2 (figura 1.12), in modo da provocare una differenza trale tensioni base-emettitore dei transistori e così ridurre la corrente di emettitoredel secondo transistore.

Vediamo che su R cade una tensione pari a VBE1− VBE2

; la corrente IO,dunque, trascurando ancora le correnti di base, sarà pari a:

IO =VBE1

− VBE2

R

Ricavando le VBEidalle equazioni viste sopra, si ha:

VBE1= VT ln

(

IR

IS1

)

; VBE2= VT ln

(

IO

IS2

)

Sostituendo e usando le proprietà dei logaritmi, si ottiene:

VBE1− VBE2

= VT ln(

IR

IS1

· IS2

IO

)

Supponendo poi che i transistor abbiano area uguale, le correnti di satura-zione saranno uguali, dal momento che ci troviamo in un circuito integrato. Siha quindi che:

IO =VBE1

− VBE2

R=

VT

Rln(

IR

IO

)

Date R ed IR, è possibile ricavare IO con un procedimento iterativo di risolu-zione delle equazioni che non ammettono soluzione esplicita. In fase di progetto

20

quello che interessa è ricavare il valore della resistenza R che permette di ot-tenere determinate correnti, quindi in tale caso è semplice risolvere l’equazionerispetto ad R.

Influenza delle correnti di base

In tutte le relazioni trovate sopra abbiamo sempre trascurato le correnti di basedei transistor, IB1 e IB2. Quali sono le approssimazioni commesse, rispetto alcaso reale? Sviluppiamo i conti nel caso di due transistor con la stessa area digiunzione. La prima operazione da fare è calcolare IE1 tenendo conto delle duecorrenti di base. Per quanto riguarda il transistore al lato debole, abbiamo:

IE1 = IB1 + IC1 = IB1 + [IR − (IB2 + IB1)] = IR − IB2

Per quanto riguarda T2, invece:

IE2 = IO + IB2

Dal fatto che le tensioni VBE sono uguali e che le correnti di saturazionesono altrettanto uguali, abbiamo che IE1 = IE2.

IE1 = IE2 −→ IR − IB2 = IO + IB2

Ma, dal momento che:

IB2 =IO

β2

Si ha che:

IO = IR − 2IO

β2

Dunque:

IO =IR

1 + 2/β2

Analizzando il risultato si vede che il rapporto tra le due correnti dipendedal β del transistore. Purtroppo β non è facilmente predicibile ed inoltre varia infunzione della VCE , della temperatura e dell’invecchiamento del componente; ilrisultato ottenuto è comunque accettabile per molte applicazioni, dal momentoche β è di solito un numero sufficientemente elevato.

Specchio di precisione

Come è possibile modificare il circuito in modo da ottenere uno specchio dicorrente di precisione? La soluzione tipica è quella di aggiungere un ulterioretransistore, in modo da ottenere una topologia come in figura 1.13.

Aggiungendo T3, la IB3 prelevata da IR sarà sensibilmente più bassa rispettoalla precedente; infatti, si ha che:

IB3 =IB1 + IB2

β3 + 1

Supponendo che i βi siano tutti uguali, e che β sia ben più grande di 1:

21

T1T1 T2T2

T3T3

IB1IB1 IB2IB2

IB3IB3

IRIR

IOIO

VCCVCC

Figura 1.13: Specchio di corrente ad alta precisione ottenuto con un l’aggiuntadi un transistore.

β = β1 = β2 = β3; β ≃ β + 1

Si può dire che:

IB3 =IB1 + IB2

β3 + 1≃ IB1 + IB2

β=

2IB1

β

IE1 = IR − IB3 + IB1

IE2 = IO + IB2

Per gli stessi motivi di prima, si ha che IE1 = IE2 e da ciò segue che

IR − IB3 + IB1 = IO + IB2

Si può notare, tuttavia, che:

IR − IB3 = IC1 =⇒ IB1 =IR − IB3

β

IO = IC2 =⇒ IB2 =IO

β

Dunque:

IR − IB3 + IB1 = (IR − IB3)(

1 +1β

)

IO + IB2 = IO

(

1 +1β

)

22

Da qui, ricordando che IB3 = 2IB1/β:(

IR − 2IB1

β

)(

1 +1β

)

= IO

(

1 +1β

)

Quindi dato che IB1 ≃ IR/β:

IR

(

1 − 2β2

)

= IO

Questo circuito è dunque molto meglio del precedente: se β = 100 (ad esem-pio), si avrà β2 = 10000, e quindi la differenza tra le correnti sarà estremamenteridotta!

1.2.2 Specchio di corrente a MOSFET

Lo specchio di corrente basato sull’uso di transistori a effetto di campo MOS hal’aspetto del circuito in figura 1.14.

M1 M2

IR IO

Figura 1.14: Specchio di corrente realizzato con transistori MOS.

La topologia è la stessa ma sono ovviamente diverse le equazioni che negovernano il funzionamento. M1 è polarizzato in regione di saturazione di canale,2 in quanto VGS = VDS . Il circuito funzionerà correttamente se anche M2 vienefatto lavorare nella stessa zona. Per entrambi dunque:

ID = kn(VGS − VT n)2(1 + λVDS)

Dove:

kn =12

µnCOXWn

Ln

Wn è la lunghezza, Ln la larghezza del dispositivo. Per semplificare la trat-tazione, spesso l’effetto di channel lenght modulation del MOSFET (λ) verràtrascurato.

Consideriamo le seguenti equazioni, per i due MOSFET:

IR = ID1 = k1(VGS − VT n,1)2

2Si ricordano le condizioni sulle tensioni per il funzionamento del MOSFET a canale n in

• saturazione: vGS > Vt ∧ vDS > vGS − Vt = vOV

• triodo: vGS > Vt ∧ vDS < vGS − Vt = vOV

23

VGS VDS

goVDSgmVGS

Figura 1.15: Sviluppo dello specchio di corrente a MOSFET secondo i modellidei componenti.

IO = ID2 = k2(VGS − VT n,2)2

Date VT n,1 = VT n,2, cosa ragionevole in un circuito integrato, come ancheµn e COX , si può ricondurre tutto alla geometria dei transistori:

IO

IR=

k2

k1=

W2/L2

W1/L1

Terminiamo la caratterizzazione del circuito calcolando le impedenze di in-gresso e uscita, con il solito sistema: sviluppando i MOSFET nei loro modelli,si ottiene il circuito di figura 1.15.

Bisogna determinare due parametri: la transconduttanza gm relativa al MO-SFET M1 e la go relativa ad M2.

Si sa che:

gm =∂ID

∂VGS= 2k1(VGS − VT n,1)

Quindi:

gm =2IR

VGS − VT n,1

Si ha che:

Zi =1

gm=

VGS − VT n,1

2IR

Allo stesso modo, si calcola il go al variare di VDS :

go =∂IO

∂VDS= λkn(VGS − VT n,2)2 ≃ λIO −→ Zo =

1λIO

In applicazioni che richiedono impedenza d’uscita più grande si possono uti-lizzare altre configurazioni, ad esempio quella di Wilson modificata, costituitada quattro transistori, che però non sarà qui trattata in dettaglio. Basti sapereche questa configurazione sfrutta lo stesso meccanismo di aumento della RO delcascode: esso abbina le elevate impedenza di ingresso e transconduttanza di unostadio CS con l’ampia larghezza di banda e le proprietà di buffer di corrente delCG.

24

1.3 Stadio Differenziale

In questa sezione studieremo le caratteristiche dell’amplificatore differenziale atransistori, che trova larga applicazione come stadio di ingresso degli amplificato-ri operazionali. L’amplificatore operazionale, in una rappresentazione a blocchi,potrebbe essere rappresentato da tre elementi disposti in cascata:

1. Stadio di ingresso: amplificatore differenziale;

2. Stadio intermedio di guadagno in tensione: nell’implementazione bipolare,spesso uno stadio Darlington;

3. Stadio di uscita di potenza: generalmente questo stadio ha guadagno ditensione unitario ma è caratterizzato da una bassa impedenza d’uscita,che permette di disporre di una maggiore corrente (e quindi potenza) sulcarico.

Molti amplificatori CMOS sono realizzati con solo due stadi, eliminando ilterzo stadio in quanto gli altri due producono sufficiente guadagno di tensionee hanno sufficiente capacità di pilotaggio.

In questa sezione verrà analizzato il primo blocco, cioè lo stadio differenziale.

1.3.1 Modo differenziale e modo comune

V1

VuV2

(a)

V1 V2

IO

I1 I2

VBE1 VBE2

(b)

Figura 1.16: Amplificatore differenziale generico (a) e una sua realizzazione conBJT (b).

Nella figura 1.16a è rappresentato un amplificatore differenziale; l’uscita diquesto stadio sarà una combinazione lineare dei due segnali d’ingresso:

25

Vu = A1V1 + A2V2

Perché lo stadio sia differenziale l’uscita dev’essere proporzionale alla diffe-renza degli ingressi, questo può essere tradotto in un’espressione che può essereconfrontata con la precedente per ricavare un vincolo sulle amplificazioni A1 eA2 dello stadio.

Vu = K(V1 − V2)

K(V1 − V2) = A1

(

V1 +A2

A1V2

)

= A1V1 + A2V2

A2

A1= −1 =⇒ A1 = −A2

I coefficienti devono dunque essere uguali in modulo e opposti in segno.Per analizzare in modo più comodo questo sistema, matematicamente effet-

tuiamo un cambio di sistema di riferimento: anziché descrivere l’uscita Vu intermini di combinazione lineare degli ingressi, riscriviamola come combinazio-ne tra la tensione differenziale vd, ossia la differenza degli ingressi (tensione dimodo differenziale) e un secondo termine VC , la tensione di modo comune,o valor medio degli ingressi

Nella figura 1.17 sono rappresentati due segnali sinusoidali V1 e V2 e i corri-spondenti modi comune VC e differenziale vd. I nuovi parametri sono derivabilisemplicemente dalle due tensioni di ingresso:

vd = V1 − V2

VC = (V1 + V2)/2

Il risultato introducendo questa nuova base si può esprimere l’uscita comecombinazione lineare dei due nuovi segnali vd e VC e non più come grandezzaproporzionale alle due tensioni V1 e V2 ai terminali:

Vu = Advd + ACVC

Dove:

Ad =A1 − A2

2; AC = A1 + A2

Ciò che abbiamo fatto con questa operazione è separare i modi di funziona-mento dell’amplificatore, ossia considerare il sistema come se fosse composto dadue stadi: l’amplificatore differenziale amplifica esclusivamente la differenza trai segnali di ingresso, mentre l’amplificatore di modo comune amplifica (o meglio,attenua) esclusivamente la media tra i segnali di ingresso.

L’amplificatore differenziale ideale, per definizione, deve amplificare solo ilmodo differenziale e quindi ha Ad molto grande e AC nullo, in modo da nonamplificare la componente di modo comune dei segnali in ingresso ma piuttostoannullarla. Al limite si vorrebbe che l’uscita di un amplificatore differenziale Vu

sia solo funzione di vd:

Vu = Advd

26

−1

0

1

2

3

0 2 4 6 8

V

t

V1

VC

V2

(a)

−1

0

1

2

3

0 2 4 6 8

V

t

V1

V2

vd

(b)

Figura 1.17: Modo comune (a) e modo differenziale (b) di una coppia di segnalisinusoidali V1 e V2. Si osservino i valori in corrispondenza dei massimi, minimie zeri dei segnali.

27

Tuttavia, l’espressione completa della combinazione lineare dei due modisarà riscrivibile come segue introducendo il rapporto tra le amplificazioni deidue modi:

Vu = Advd

[

1 +AC

Ad

VC

vd

]

Questo significa che tanto più il termine di guadagno di modo comune, AC ,è elevato rispetto al guadagno “utile” Ad, tanto più si avranno errori rispetto alfunzionamento ideale del dispositivo differenziale.

Al fine di determinare la bontà di un amplificatore di questo tipo, si intro-duce un parametro fondamentale, in grado di quantificare l’errore commesso acausa dell’amplificazione di modo comune. Questo parametro è chiamato CMRR(Common Mode Rejection Ratio), ed è definibile come:

(CMRR)dB ,

(

Ad

AC

)

dB

= 20 · log10

∣

∣

∣

∣

Ad

AC

∣

∣

∣

∣

Più il CMRR è elevato, migliore sarà lo stadio differenziale realizzato.Come qualunque altro circuito attivo, lo stadio differenziale deve essere ali-

mentato; dall’alimentazione dipenderanno la dinamica di ingresso di modo co-mune e la dinamica di ingresso di modo differenziale. Cosa sono queste dina-miche? Come tutti gli amplificatori, il dispositivo funziona bene se è in statodi linearità. I segnali di ingresso dunque devono rientrare in precisi limiti ditensione per garantire il funzionamento in linearità dei transistori. Questi li-miti saranno chiariti analizzando la struttura interna del sistema, per adessobasti sapere qualitativamente che in particolare non devono essere applicati agliingressi:

• segnali con modo comune tale da portare in interdizione o in saturazionei transistori di ingresso o, a causa dell’amplificazione di modo comune delsistema, portare fuori linearità gli stadi successivi; la dinamica di modocomune è dunque l’intervallo di ampiezze del modo comune tale per cui neidispositivi attivi contenuti all’interno dell’amplificatore non intervenganofenomeni di non linearità;

• segnali con modo differenziale in grado di far raggiungere all’uscita valoridi tensione eccessivamente elevati, tali far intervenire fenomeni di nonlinearità nei dispositivi interni all’amplificatore; l’intervallo di valori che ilmodo differenziale può assumere è detto dinamica di modo differenziale.

Le due dinamiche di ingresso appena esposte sono connesse alla tensionedi alimentazione dello stadio differenziale. Per quanto riguarda la dinamica diingresso differenziale, non avremo grossi problemi, dal momento che, di solito,l’amplificatore differenziale è utilizzato per “piccoli segnali” e in un sistemaretroazionato, in cui il segnale differenziale vd è mantenuto circa nullo dalla retedi retroazione.

Più attenzione occorre porre alla dinamica d’ingresso di modo comune: pren-dendo ad esempio il voltage follower di figura 1.6, si nota che la tensione d’ingres-so di modo comune equivale praticamente al segnale Vi, perché Vi è applicatoal morsetto non invertente e la reazione fa sì che all’incirca la stessa tensionesia applicata anche al morsetto invertente dell’amplificatore. I limiti entro cui

28

potrà variare il segnale d’ingresso allora sono dettati proprio dalla dinamica diingresso di modo comune.

Da questo punto di vista l’amplificatore invertente non ha limitazioni dalladinamica di ingresso di modo comune in quanto la tensione d’ingresso vieneconvertita in corrente (entrambi i terminali di ingresso si trovano a 0 V reali ovirtuali) e quindi i limiti del circuito sono dettati solo dalla dinamica d’uscita.

1.3.2 Amplificatore differenziale a BJT

V1 V2

IO

I1 I2

RCRC

VBE1VBE2

+VAL

−VAL

Figura 1.18: Amplificatore differenziale a BJT.

In fig. 1.18 è rappresentato lo schema dell’amplificatore differenziale a tran-sistor bipolari. Date in ingresso ai morsetti dell’amplificatore due tensioni V1 eV2, si nota che la tensione differenziale è pari alla differenza delle tensioni digiunzione base-emettitore dei due transistori:

vd = VBE1− VBE2

È possibile ricavare le VBE dalle equazioni di funzionamento dei BJT che lemettono in relazione le correnti I1 e I2.

I1 = IS1eVBE1

/VT

I2 = IS2eVBE2

/VT

Ipotizzando al solito di costruire questo stadio su di un circuito integrato,possiamo supporre che i due transistor abbiano la stessa area di giunzione e chesiano alla stessa temperatura. Di conseguenza le correnti inverse di saturazio-ne possono essere considerate uguali; da ciò, calcoliamo il rapporto delle duecorrenti I1 e I2, come:

I1

I2=

IS1

IS2

e(VBE1−VBE2

)/VT = e(VBE1−VBE2

)/VT

29

In questa relazione è possibile introdurre il modo differenziale vd = VBE1−

VBE2e scrivere la corrente di emettitore di T1 in funzione di quella dell’emetti-

tore di T2.

I1 = I2 · evd/VT

Osserviamo ancora la topologia del circuito: i due emettitori sono collegatia un generatore indipendente di corrente, IO; si può dunque scrivere, usando lalegge di Kirchhoff dei nodi, che:

IO = I1 + I2

IO = I2

(

1 + evd/VT

)

=⇒ I2 =IO

1 + evd/VT

I1 =IO · evd/VT

1 + evd/VT

Studiamo ora graficamente queste funzioni, analizzandone in particolare gliandamenti asintotici e nell’intorno dell’origine (figura 1.19).

0

0.2

0.4

0.6

0.8

1

−8 −6 −4 −2 0 2 4 6 8vd/VT

I1,2

I1I2

Figura 1.19: Grafico delle correnti dello stadio differenziale al variare del segnaledi modo differenziale.

Vediamo, facilmente, che:

limvd→−∞

I1 = 0 limvd→+∞

I1 = IO

limvd→−∞

I2 = IO limvd→+∞

I2 = 0

30

I1(0) = I2(0) =IO

2

La zona in cui entrambe le correnti sono attive è molto ridotta (dal momentoche, in un intorno dell’origine, l’esponenziale presenta un andamento crescen-te molto accentuato); si può stimare che inoltre le curve siano, in un intornodell’origine, linearizzabili, e ossia approssimabili con le rette tangenti, per:

vd ∈ [−VT ; VT ]

La tensione differenziale dell’ingresso del circuito deve essere piccola, al finedi poter utilizzare un modello lineare; la cosa comunque, come già detto, nonci causa problemi, dal momento che l’amplificazione totale di un amplificatoreoperazionale è molto elevata e il segnale d’ingresso dello stadio differenziale ènecessariamente molto piccolo.

Qual è il guadagno in corrente dello stadio, considerando valida la linearizza-zione in un intorno di vd = 0 ? Sappiamo che, sviluppando in serie e troncandoal primo ordine, si ottiene:

I1 ≃ IO

2+

∂I1

∂vd

∣

∣

∣

∣

∣

vd=0

I1 =IO

2+ gm0 · vd

Da qui:

I2 = IO − I1 ≃ IO

2− gm0 · vd

Il termine gm0 è una transconduttanza, che rappresenta il fattore di pro-porzionalità tra ingresso in tensione vd ed uscita in corrente dell’amplificatore;Cerchiamo di quantificare il termine I1 − IO/2:

I1 − IO

2=

I1 − I2

2

I1 − IO

2=

IO

2evd/VT − 1evd/VT + 1

Ma, ricordando la definizione di tangente iperbolica3, si può scrivere che:

I1 =IO

2

[

1 + tanh(

vd

2VT

)]

Vogliamo approssimare la tangente iperbolica nell’origine con un terminelineare. Lo sviluppo in serie della tangente iperbolica in questo intorno è:

tanh(x) = x − x3

3+

215

x5 − · · ·

Quindi nell’intorno di vd = 0 si può scrivere:

3

tanh(x) =ex − e−x

ex + e−x=

e2x − 1

e2x + 1=

1 − e−2x

1 + e−2x

31

I1 ≃ IO

2

[

1 +vd

2VT

]

=IO

2+

IO

4VTvd

Da qua, mediante confronto con la precedente espressione di I1, si ottiene ilvalore di gm0. Ragionando su un singolo transistore della coppia (alimentato dametà di IO) si può introdurre il corrispondente parametro gm

4.

gm0 =IO

4VT=

12

IO/2VT

=12

gm

Amplificazione di modo differenziale Simboleggiando con RC i carichi(supposti identici) dei collettori dei transistori della coppia differenziale, è pos-sibile calcolare la tensione differenziale di uscita, cioè quella che si potrebbeprelevare tra i due collettori dello stadio (ognuno caricato con una RC).

vc1= −RCIc1

= −RC

(

IO

2+ gm0vd

)

vc2= −RCIc2

= −RC

(

IO

2− gm0vd

)

vc1− vc2

= −2RCgm0vd

Ad,12 = −2RCgm0

Questa è la tensione di uscita differenziale che è possibile prelevare tra i duecollettori. Se si prelevasse la tensione solo sul collettore di uno dei due transistoriil guadagno sarebbe dimezzato.

Amplificazione di modo comune La corrente prodotta dal generatore idea-le di corrente posto sugli emettitori della coppia differenziale è indipendentedalla tensione ai suoi capi. In altre parole, presenta ammettenza nulla (circuitoaperto) nel modello di piccolo segnale.

In realtà, come generatore di corrente si utilizza normalmente uno specchiodi corrente. Per calcolare il guadagno di modo comune occorre allora model-lare lo stadio differenziale utilizzando un generatore con una resistenza ro inparallelo(fig. 1.20), ricordando quanto già osservato nel paragrafo 1.2.1.

Dato in ingresso ad entrambi i morsetti uno stesso segnale di modo comuneVC , potremo valutare l’amplificazione di modo comune dello stadio. La correnteI ′

O è data dalla somma di IO e della corrente che scorre nella resistenza ro chetiene conto delle non idealità del generatore; si avrà che:

I ′

O = IO +VC − VBE

ro

Nel modello di piccolo segnale è presente ro sugli emettitori. Dato che ilcircuito è idealmente simmetrico e presenta lo stesso ingresso, si può immaginaredi spezzarlo in due dividendo la ro in una coppia di resistenze poste in parallelo,che insieme siano equivalenti a ro, quindi pari ognuna a 2ro.

Se la tensione di uscita viene prelevata tra i due collettori, il modo comunein uscita viene eliminato (almeno idealmente) perché entrambi i terminali si

4La transconduttanza di un transistore bipolare gm è pari al rapporto tra la corrente dipolarizzazione e la tensione equivalente della temperatura VT .

32

vC vC

vA IO

I ′

O

rO

I1 I2

VBE1 VBE2

Figura 1.20: Schema dello stadio differenziale con generatore reale di corrente.

trovano allo stesso potenziale e quindi la differenza è nulla. Invece se l’uscitaviene prelevata tra uno solo dei collettori e lo 0 V di riferimento, il modo comuneVC viene amplificato.

Relativamente al modo comune, ognuno dei due transistor della coppia dif-ferenziale forma uno stadio di amplificazione a emettitore comune, dato che taletensione entra nella base e l’uscita è prelevata sul collettore. L’amplificazionedel modo comune è pari a

vc1= −VC

1ZiB

βRC =⇒ AC = − βRC

(β + 1)2ro + rπ≃ − βRC

(β + 1)2ro≃ −RC

2ro

Quindi AC , che vorremmo fosse nulla, dipende dalla resistenza di uscita delgeneratore di corrente che polarizza lo stadio differenziale. Esso dovrebbe essereil più ideale possibile (ro → ∞) per ridurre AC .

Per valutare la bontà dello stadio differenziale con uscita prelevata su unsolo collettore, valutiamo il CMRR facendo il rapporto tra l’amplificazionedifferenziale e di modo comune in dB.

CMMR = 20 log∣

∣

∣

∣

Ad

AC

∣

∣

∣

∣

= 20 log∣

∣

∣

∣

RCgm0

RC/(2ro)

∣

∣

∣

∣

= 20 log∣

∣

∣

gm0ro

2

∣

∣

∣

Il modello utilizzato è molto semplice perché non tiene conto di alcuna asim-metria del sistema: è sufficiente una piccola differenza tra le resistenze viste comecarico dai due collettori affinché le amplificazioni dovute ai due transistori dellacoppia siano diverse l’una dall’altra e si abbia AC 6= 0 anche nel caso che l’uscitasia prelevata in modo differenziale tra i due collettori. La stessa osservazione sipuò ripetere ragionando sul β dei transistor.

33

M2M1

RD

I2

RD

I1

V1

VGS1

V2

VGS2

VAL

I0

−VAL

Figura 1.21: Stadio differenziale MOS.

1.3.3 Amplificatore differenziale a MOSFET

Come per lo specchio di corrente, è possibile realizzare un amplificatore diffe-renziale anche a partire da transistori di tipo MOS, utilizzando una topologiaanaloga al circuito a BJT. Lo schema di riferimento è visibile in fig. 1.21.

Il comportamento del circuito assomiglia a quello del differenziale a BJT,con l’importante differenza di non assorbire corrente continua dagli ingressi.

Si ha:

vd = V1 − V2 = VGS1− VGS2

Quando vd = 0, se i due transistori sono uguali, la corrente che scorre neidue drain è uguale, quindi I1 = I2 = I0/2, così come sono, per definizione, ugua-li le due VGS . Chiamiamo VGS0

la tensione Gate-Source in queste condizioni.Possiamo allora esprimere V1 e V2 in funzione di VGS0

e vd:

V1 = VGS0+ vd/2

V2 = VGS0− vd/2

Supponiamo inoltre che i valori di V1, V2, I0, VAL e RD siano tali da portarei transistori a lavorare in zona di saturazione di canale. Possiamo allora trovareil valore di VGS0

risolvendo l’equazione seguente:

I1 = kn(VGS0− Vtn)2 =

I0

2dove kn e Vtn assumono lo stesso valore introdotto nella sezione 1.2.2.Il legame tra I1 e vd non è lineare, dipendendo dall’equazione:

I1 = kn(VGS0+

vd

2− Vtn)2

ma può essere linearizzato nell’intorno di vd = 0 introducendo una transcon-duttanza gm0, analogamente a quanto fatto per il differenziale a BJT.

34

I1 ≈ I0/2 + gm0vd

I2 ≈ I0/2 − gm0vd

Per ottenere il valore di gm0 occorre derivare l’espressione di I1.

gm0 =(

∂I1

∂vd

)

vd=0

= kn(VGS0− Vtn)

Confrontando questa espressione con l’eguaglianza trovata sopra per I0/2, si ha:

gm0 =I0

21

(VGS0− Vtn)

Anche in questo caso, le correnti I1 e I2 saturano a 0 o I0 per ampi valori divd.

1.4 Schema semplificato di un amplificatore ope-razionale

Dopo avere analizzato il funzionamento dello specchio di corrente e dello stadiodifferenziale, possiamo costruire lo schema base dell’amplificatore operazionale.In questo modo sarà possibile comprenderne il principio di funzionamento in-terno (limiti di dinamica, problemi di scostamento dal modello ideale) e quindiutilizzarlo in modo più consapevole nel progetto di circuiti che precedentementesono stati analizzati pensando all’A.O. come ad una “scatola nera”.

Lo schema è presentato in fig. 1.22.Analizziamo nel dettaglio questo schema, giustificando la presenza di cia-

scun elemento ed il suo ruolo nel circuito complessivo, le sue caratteristiche eprestazioni rispetto ad altre soluzioni.

Alimentazione Il circuito in esame deve essere alimentato con una coppiadi tensioni simmetriche pari a ±VAL. Esistono amplificatori operazionali adattiad operare con una sola tensione di alimentazione positiva (monoalimentazio-ne) riferita a 0 V. Non studieremo i dettagli circuitali di questi integrati, madiscuteremo in seguito quali accorgimenti utilizzare in presenza di singola ali-mentazione. In questa descrizione si supporrà di usare tensioni simmetriche, peròevidenziando il fatto che non è strettamente necessario che tensione positiva enegativa abbiano lo stesso valore in modulo.

Specchio di polarizzazione Lo stadio differenziale (T1, T2) necessita per lasua polarizzazione di un generatore di corrente il più ideale possibile. Perciò siintroduce la coppia di transistori (T3, T4) che realizzano uno specchio di corrente.

Nel nostro schema semplificato la corrente di riferimento di questo specchioviene prodotta tramite una resistenza RM collegata a +VAl. La scelta di unaresistenza non è sempre la migliore, in quanto, rispetto a circuiti più complicati,peggiora la reiezione alle variazioni della tensione di alimentazione (PSRR).

35

T9

T8

T7

T6T5

IB7

T2

I2

T1

I1

T4

T3

RM

+VAL

−VAL

OUT

IN1 IN2

Figura 1.22: Modello circuitale di un semplice amplificatore operazionale.

Amplificatore differenziale Lo stadio differenziale (composto da T1 e T2)è il cuore dell’ingresso dell’operazionale. Un problema che non ci eravamo postinella trattazione appena fatta di questo circuito era relativo alla dinamica dimodo comune. Se si torna alle formule viste nel paragrafo 1.3.2 e allo schemadella relativa figura 1.18, si nota che il guadagno di tensione dello stadio èdirettamente proporzionale al valore della resistenza di carico RC . Si vorrebbedunque avere RC più alta possibile per ottimizzare il guadagno. Se però siconsidera che cosa succede quando vd = 0, si nota che la tensione che si trovasui collettori vale Vc1

= VAL − Rc1I0/2. Perché lo stadio funzioni in linearità

occorre che la tesnione sulla base sia più bassa di quella sul collettore, quindipiù RC è grande, più si riduce la dinamica di ingresso.

Un secondo problema è che da un lato si vorrebbe prelevare un’uscita ditipo differenziale per massimizzare il guadagno dello stadio, dall’altro il restodel circuito è più semplice se si usa una configurazione di tipo single-ended.

Si sostituiscono allora le due resistenze di collettore con un circuito piùcomplicato chiamato carico attivo. Mediante questo circuito si ottiene un’u-scita differenziale in corrente piuttosto che una differenza di tensioni tra i duecollettori.

Carico attivo Il carico attivo non è altro che uno specchio di corrente for-mato da T5 e T6. Esso ha il duplice compito di caricare lo stadio differenziale

36

e fornire in uscita la differenza tra le correnti I1 e I2 circolanti nei collettori. Ènecessario che i transistor siano pnp perché la corrente di polarizzazione deveessere entrante nella coppia differenziale.

Lo specchio di corrente permette di ottenere una buona dinamica di ingressodi modo comune, almeno sul ramo di T1, in quanto la tensione di collettore èall’incirca fissa e pari a +VAL−VEB5

. La tensione sul collettore T2 viene impostadallo stadio successivo. Inoltre, l’impedenza vista dal collettore di T2 è alta equesto permette di avere un alto guadagno di tensione differenziale.

La corrente di riferimento dello specchio è la I1 dello stadio differenziale,quindi sul lato debole ci si ritroverà una copia della stessa I1. Nel nodo al qualesono collegati i collettori di T2 e T6 si può scrivere la seguente equazione dallaquale ricavare la corrente di uscita.

I1 = I2 + IB7 =⇒ IB7 = I1 − I2 = 2gm0vd

In questo modo l’uscita del primo stadio di amplificazione è pari alla differen-za delle correnti, direttamente proporzionale al modo differenziale. Sfruttandoentrambe le correnti si ottiene anche una transconduttanza doppia.

Amplificatore di tensione In uscita dal primo stadio si deve avere un circui-to in grado di guadagnare molto in tensione: l’amplificatore operazionale deveavere un guadagno differenziale di tensione elevatissimo perché dev’essere uti-lizzato in sistemi retroazionati nei quali si vuole che Ad → ∞ in modo chela funzione di trasferimento sia determinata solo dalla rete di retroazione β.Non interessa esattamente a quanto ammonti il guadagno in tensione ad anelloaperto Ad, basta che sia estremamente elevato.

Dai corsi precedenti si sa che un amplificatore a transistor bipolari che gua-dagna molto in tensione difficilmente ha anche impedenza d’uscita bassa. Saràdunque necessario fare seguire questo stadio da un terzo che si occupi di ab-bassare l’impedenza d’uscita. Un blocco che può fornire un elevato guadagnoin tensione è la coppia Darlington. Nel nostro circuito abbiamo quindi inseritouna coppia darlington formata dai transistor T7 e T8. Si ricorda che una coppiadarlington ha prestazioni equivalenti ad un “supertransistor”il cui beta vale:

IC = IC7 + IC8 = IB7 · β7 + β8(β7 + 1)IB7

βeq ≃ β7β8

Mentre la VBE è:

VBE,eq = VBE,7 + VBE,8 ≃ 2VBE

Come si vede nello schema iniziale, la coppia Darlington viene realizzatamediante due pnp perchè (come anche per quanto riguarda il carico attivo),se avessimo collegato l’emettitore del Darlington a −VAL, la base del Darling-ton e l’uscita dello stadio differenziale sarebbero stati a −VAL + 2VBE , limi-tando drasticamente la dinamica d’ingresso del sistema e rendendolo di fattoinutilizzabile.

Con i pnp si usa come tensione di riferimento la +VAL e si allarga notevol-mente la dinamica di ingresso.

37

Lo stadio Darlington ha un ottimo guadagno di corrente. Per massimizzareil guadagno di tensione, occorre caricare il collettore con una resistenza elevata.Per fare questo si usa come carico la resistenza di uscita di T9, uno dei lati fortidello specchio doppio (T3, T4 e T9). Questo modo “strano” di prelevare l’uscita èfunzionale alle caratteristiche di ingresso dello stadio successivo, il cui compito,come già accennato, è quello di abbassare l’impedenza di uscita dell’amplifica-tore. Nel paragrafo successivo studieremo le caratteristiche di questo circuito,che nella figura 1.22 è considerato solo a livello di blocco logico.

Come è stato sottolineato precedentemente, non è molto importante sape-re quanto è il guadagno complessivo dell’amplificatore operazionale ad anelloaperto. È sufficiente garantire che tale guadagno sia molto elevato in modo dapoterlo approssimare come infinito.

1.5 Stadi di Potenza a Transistori Bipolari

Un elemento fondamentale degli amplificatori operazionali, ma anche di moltialtri circuiti elettronici, è lo stadio di potenza. Si tratta di un circuito attivo cheamplifica la potenza del segnale in modo da alimentare correttamente il carico.

Gli amplificatori necessitano di una sorgente da cui attingere la potenza daaggiungere ai segnali di ingresso. L’alimentazione del circuito fornisce questaenergia. Il rendimento di un circuito è dato dal rapporto tra la potenza assor-bita dall’alimentazione Pa e quella effettivamente trasferita al segnale prodottoin uscita Pu, mentre la differenza Pd è dissipata sotto forma di calore. Questadissipazione andrebbe ovviamente minimizzata.

η =Pu

Pa=

Pu

Pu + Pd< 1

Il funzionamento regolare degli amplificatori di potenza è limitato ad uncerto intervallo di valori di tensione, corrente e potenza; anche questo aspettodeve essere descritto e analizzato con attenzione per non rischiare di utilizzarequesti sistemi fuori dalle loro corrette condizioni di operatività.

Oltre al rendimento ed un’elevata dinamica del segnale in uscita, un altroparametro fondamentale per quanto riguarda uno stadio di amplificazione è unabassa impedenza di uscita, in modo che tutto il segnale amplificato possa esseretrasmesso agli utilizzatori che seguono l’amplificatore senza ulteriori perdite.

Cominceremo con l’introdurre i BJT di potenza, presenteremo poi stadi diamplificazione di potenza, basati sull’idea di mantenere il livello di tensione diuscita pressochè pari a quello di ingresso e amplificare esclusivamente la corrente.

1.5.1 Transistori bipolari di potenza

Per poter sostenere tensioni e correnti elevate corrispondenti a potenze nell’ordi-ne di alcuni watt o decine di watt, i BJT devono essere realizzati con dimensioni,strutture e tecniche differenti rispetto a quelle impiegate per i transistori bipolariche sono stati considerati fino a questo punto della trattazione (quelli chiamatidi segnale).

I transistori di potenza non trovano solo applicazione negli amplificatori maanche nei cosiddetti circuiti riconducibili al settore dell’elettronica di poten-

38

MAXIMUM POWER DISSIPATIONvs

CASE TEMPERATURE

TC

- Case Temperature - °C

0 25 50 75 100 125 150

Pto

t-

Ma

xim

um

Po

we

r D

iss

ipa

tio

n -

W

0

10

20

30

40

50

Figura 1.23: Andamento della potenza dissipabile in funzione della temperaturadel contenitore. Esempio dal data sheet del TIP31C

za: interruttori e sistemi di controllo di reti elettriche, alimentazione e apparatia motore.

Tensioni e correnti elevate producono potenze elevate che vengono dissipatesotto forma di calore e quindi portano ad un aumento della temperatura digiunzione TJ . Affinché il dispositivo non subisca danni irreparabili, è necessarioche la TJ rimanga comunque al di sotto di un certo valore simboleggiato conTJmax

compreso solitamente tra 150 C e 200 C.

Resistenza termica Ipotizzando che la temperatura ambiente nella quale iltransistore si trova ad operare sia TA, se esso deve dissipare una potenza PD

allora la temperatura di giunzione subisce un incremento ∆TJ direttamenteproporzionale a PD.

∆TJ = TJ − TA = θJAPD

La costante di proporzionalità θJA prende il nome di resistenza termica e cor-risponde all’incremento di temperatura dovuto alla dissipazione di 1 W: pertantosi misura in C/W. Per poter dissipare una grande potenza senza incrementaremolto la temperatura occorre avere la resistenza termica più bassa possibile.

La resistenza termica tra giunzione ed ambiente è anche definibile come ilrapporto tra il massimo incremento di temperatura a partire da TA0

e la massimapotenza dissipabile a tale temperatura PD0

. Allora ad una temperatura ambientequalsiasi TA è possibile dissipare al massimo PDmax

.

39

θJA =TJmax

− TA0

PD0

PDmax=

TJmax− TA

θJA

Il parametro θJA è scomponibile in alcuni contributi che si sommano e sin-golarmente rappresentano la resistenza termica tra giunzione e contenitore θJC

e tra contenitore ed ambiente θCA. Quest’ultima eventualmente può essere ulte-riormente scomposta in resistenza tra contenitore e dissipatore (heat sink) θCS

e tra dissipatore ed ambiente θSA.Il progettista può agire su alcuni di questi parametri per aumentare la pos-

sibilità di dissipare potenza dei transistori che maggiormente rischiano di dan-neggiarsi introducendo conduttori metallici nel progetto per facilitare il tra-sferimento di calore all’ambiente mediante fenomeni di irraggiamento e conve-zione. Introducendo questi apparati aggiuntivi si cambia la resistenza termicacomplessiva, passando ovviamente ad una di valore più piccolo.

Il dissipatore infinito è un sistema ideale che è caratterizzato da θCA = 0e quindi impone TC = TA, riducendo la resistenza termica complessiva al solocontributo θJC e rappresenta la massima potenza dissipabile dal dispositivo aduna certa temperatura.

I produttori dei transistori forniscono un grafico come quello riportato infigura 1.23. Esso riporta la massima potenza dissipabile dal dispositivo in cor-rispondenza della temperatura del contenitore. Per TC < TC0 = 25 C è dissi-pabile una potenza PD0 mentre al crescere della temperatura PDmax

decrescelinearmente fino ad annullarsi quando TC = TJmax

.

Parametri BJT di potenza I transistori bipolari di potenza hanno dimen-sioni differenti da quelli di segnale e perciò anche parametri tipici differenti.È interessante osservare la forma della Safe Operating Area (fig. 1.24), luo-go dei punti del piano VCE/IC della caratteristica del BJT che rappresentanodegli stati di funzionamento regolare. All’esterno della curva tensione-correnteil dispositivo può restare danneggiato irrimediabilmente. La SOA può esseredisegnata su assi lineari o logaritmici (scelta standard per i data sheet).

• All’esponente dell’espressione esponenziale che rappresenta la dipendenzadella IC dalla VBE compare un fattore correttivo η = 2 al denominatoreper correnti elevate, come accade per i diodi.

• Il β dei BJT di potenza è più basso di quelli di segnale, essendo solitamentenell’ordine delle decine.

• La resistenza differenziale che modellizza la giunzione base-emettitore ènell’ordine di pochi Ω, invece la resistenza serie della base non è trascura-bile.

• La massima corrente di collettore sopportabile ICmaxè nell’ordine delle de-

cine di ampère, mentre la massima tensione BVCEO è normalmente com-presa tra 50 V e 500 V, oltre ai quali la giunzione base-collettore polarizzatainversamente entra in breakdown, che spesso ne causa la rottura.

• Le due iperboli indicate con 1 e 2 nel grafico della SOA (rappresentate dasegmenti rettilinei a causa degli assi logaritmici usati nell’esempio) deri-vano rispettivamente da: il limite di potenza dissipabile alla temperatura

40

MAXIMUM FORWARD-BIASSAFE OPERATING AREA

VCE

- Collector-Emitter Voltage - V

1·0 10 100 1000

I C-

Co

lle

cto

r C

urr

en

t -

A

0·01

0·1

1·0

10

100

DC Operation

1

2

IC MAX

VBV CEO

Figura 1.24: Safe Operating Area. Esempio dal data sheet del TIP31C

considerata (VCE · IC = PDmax) e dal limite di breakdown secondario cau-

sato dalle disuniformità della densità di corrente attraverso la giunzione(IC · (VCE)α = cost.).

Infine, i transistori bipolari di potenza sono distinguibili dagli altri a causadel contenitore, studiato per dissipare agevolmente calore come è stato discussoprecedentemente.

1.5.2 Classi di potenza

Esistono diverse soluzioni circuitali per realizzare amplificatori di potenza. Lecaratteristiche degli amplificatori risultanti dipendono da alcuni paramteri pro-gettuali, comuni a soluzioni diverse. Riferendosi a segnali di ingresso di tiposinusoidale e alla configurazione dello o degli elementi finali di potenza, sonoallora definite le seguenti “classi”:

• Classe A: un solo elemento di potenza, in cui scorre corrente per l’interociclo del segnale sinusoidale (angolo di conduzione: 360).

• Classe B: due elementi di potenza, entrambi conducono alternativamenteper un semiperiodo del segnale (angolo di conduzione: 180).

• Classe AB: due elementi di potenza, entrambi conducono per più di unsemiperiodo del segnale (angolo di conduzione: > 180). In questo caso cisono degli istanti in cui entrambi gli elementi sono in conduzione.

41

• Classe C: un elemento di potenza, che conduce per alcuni tratti del periododel segnale (angolo di conduzione: < 360).

Le classi utilizzate in banda audio sono le prime tre, mentre l’elevata distor-sione della classe C ne limita l’uso in circuiti a radiofrequenza. Sono poi definitealtre classi di amplificatori, che prevedono o l’uso di tecnologie a commutazione(classi D, E), di circuiti risonanti (classi E, F) o variazioni della tensione dialimentazione in funzione del livello del segnale (classi G e H).

Nel seguito ci occuperemo delle classi A, B e AB.

1.5.3 Classe A

Cs

vuZL

Rs

T1

RB1

RB2

VAL

vs

Figura 1.25: Stadio amplificatore di potenza a collettore comune.

Qualunque transistor collegato a emettitore comune o collettore comune, sepropriamente polarizzato, può essere utilizzato come amplificatore in classe A.Se si considera ad esempio lo schema di fig. 1.25, schema base a collettore comunee singola alimentazione, occorre dimensionare correttamente le resistenze RB1 eRB2 per assicurare che, dato un segnale vs di una certa ampiezza, il transistorresti in conduzione per l’intero periodo. Nel carico ZL scorrerà sia la correntedovuta al segnale, sia quella di polarizzazione. Qualora non si potesse far scorrerecorrente continua nel carico, si dovrebbe separare il percorso di polarizzazionee segnale mediante un condensatore, a scapito del rendimento del sistema.

Il rendimento è comunque il problema più grosso degli amplificatori in classeA. Per calcolare i limiti di rendimento di questa configurazione, utilizziamo unoschema leggermente diverso da quello visto sopra, in cui è possibile separare piùchiaramente i contributi di polarizzazione e segnale. I risultati che otterremo perquanto riguarda il rendimento sono applicabili a tutti gli amplificatori in classeA.

Lo schema di riferimento è visibile in fig. 1.26. Analizzando il circuito sivede che il guadagno di tensione è circa 1, in quanto la tensione sul carico valeVL = vs −VBE . Il guadagno di corrente è elevato e l’impedenza d’uscita è bassa.Queste sono le caratteristiche tipiche di un amplificatore di potenza.

42

T1

I0

−VAL

RL

IL

+VAL

vs

Figura 1.26: Amplificatore in classe A con doppia alimentazione.

È importante calcolare i limiti della dinamica d’uscita. Il limite superiore èdettato dalla necessità di avere il transistor in linearità. Possiamo quindi direche il segnale d’ingresso deve essere vs ≤ VAL. Se la tensione di alimentazioneè VAL >> VBE possiamo dire che VLMAX

∼= VAL. Per il limite inferiore, occorrenotare che IL = IE − I0. Poiché IE ≥ 0, si ha IL ≥ −I0, quindi VL/RL ≥ −I0.Se vogliamo una dinamica d’uscita simmetrica, è allora sufficiente scegliere I0 =VAL/RL. In questo modo si ha VAL ≥ VL ≥ −VAL.

La transcaratteristica del circuito è riportata in fig. 1.27. Il segnale d’uscitaè traslato rispetto all’ingresso di una quantità pari alla VBE del transistor. Nelseguito trascureremo questa traslazione, che può essere facilmente compensata.Un metodo molto efficace per compensare la traslazione è riportato in fig. 1.28.

Analizziamo ora il rendimento del circuito applicando all’ingresso un segnaledi tipo sinusoidale. Per quantificare il rendimento occorre calcolare la potenzasul carico PL e quella assorbita dall’alimentazione PAL. L’andamento del segnalesul carico sarà del tipo IL = Ip sin(ωt), Ip = Vp/RL, dove Ip e Vp rappresentanoil valore di picco della corrente e della tensione sul carico,.

La corrente assorbita dall’alimentazione ha due contributi: quello dovuto alramo positivo, +VAL, è pari alla corrente di collettore IC del transistor, mentrequello dovuto al ramo negativo è dovuto alla corrente costante di polarizzazioneI0.

Per la potenza si ha:

PAL+ =1T

∫ T

0

VAL · IC dt

IC = I0 + Ip sin(ωt)

43

vs

VL

+VAL

VAL − VBE

−VBE

−I0RL

Figura 1.27: Transcaratteristica dell’amplificatore.

PAL+ =VAL

T

∫ T

0

[I0 + Ip sin(ωt)] dt =

= VAL · I0 + VAL · Ip ·(

− cos(ωt)|T0)

= VAL · I0

Si è sfruttato il fatto che un segnale sinusoidale a media nulla ha inte-grale nullo sul periodo di oscillazione. Il ramo negativo ha contributo paria PAL− = VALI0, quindi la potenza totale assorbita dall’alimentazione vale:PAL = 2VALI0. Se si sceglie I0 = VAL/RL, per massimizzare la dinamica ditensione di uscita, si ha infine:

PAL =2V 2

AL

RL

Rimane da calcolare la potenza (utile) del segnale sul carico PL.

PL =1T

∫ T

0

RL(Ip sin(ωt))2dt =

=I2

p · RL

T

∫ T

0

sin2(ωt)dt =

=I2

p · RL

T

T

2=

=I2

p · RL

2=

=V 2

p

2RL

44

−

+

T1

I0

−VAL

RL

IL

+VAL

vs

Figura 1.28: Amplificatore in classe A con recupero della VBE

=⇒ η =PL

PAL=

V 2p

2RL· RL

2V 2AL

=V 2

p

4V 2AL

Dal momento che la massima ampiezza di picco che può essere associataal segnale sinusoidale è pari alla massima dinamica di picco di uscita, VAL, èpossibile calcolare il massimo rendimento.

η =14

= 25%

Il rendimento massimo, che si ottiene sfruttando tutta la dinamica, è estre-mamente basso, dato che per ottenere un segnale di 10 W di potenza vengonodissipati in calore ben 30 W che hanno il solo risultato di aumentare la tem-peratura del dispositivo. Altra osservazione è che la potenza assorbita dall’ali-mentazione non dipende dall’ampiezza del segnale, dunque un amplificatore chepotrebbe gestire in uscita un segnale da 100 W dissipa 300 W anche quando ilsegnale d’uscita vale soltanto 1 W o quando il segnale è assente del tutto.

1.5.4 Classe B

Il tipico amplificatore a simmetrica complementare di classe B è riportato infig.1.29 e rispetto a quello di classe A ha il vantaggio di condurre, amplificare edissipare potenza solo quando il segnale in ingresso non è circa nullo.

Concettualmente si può immaginare di ricavarlo da uno stadio di classe Ache abbia un punto di lavoro a riposo con tensione nulla (ad esempio eliminandoil generatore di corrente I0 nello schema di figura 1.26): esso amplificherebbesolo la semionda positiva di un segnale sinusoidale in ingresso perché il transi-store rimarrebbe interdetto per tensioni di ingresso negative. Dualmente, uno

45

T1

T2

+VAL

−VAL

RL

IL

vs

Figura 1.29: Schema base di amplificatore in classe B.

stadio realizzato con la stessa tecnica ma con un pnp, collegato al polo negativodell’alimentazione, amplificherebbe solo le semionde negative.

Il circuito in classe B mette insieme il funzionamento dei due amplificatoricomplementari con punto di funzionamento a riposo pari al riferimento di 0 V.Quando il segnale di ingresso, Vi, è positivo, il transistore T1 è in zona di con-duzione, mentre il transistore T2 è in zona di interdizione; dualmente, quandoVi è negativo, T1 è interdetto e T2 conduce.

Questo tipo di sistema di amplificazione funziona in classe B, proprio perchèsolo uno dei due transistori conduce, mentre l’altro rimane interdetto. Ognunodei transistori si comporta di fatto come in uno stadio a collettore comune, e ilrisultato finale, dall’esterno, è quello di “vedere un solo emitter follower”: i duestadi, separati, si dividono i compiti, dal momento che uno si occupa del solosegnale positivo, l’altro del solo segnale negativo. Si riducono notevolmente glisprechi di corrente, dal momento che l’unica corrente richiesta dall’alimentazioneè quella necessaria per pilotare il carico del sistema di amplificazione (mantenereil segnale sinusoidale in uscita).

Le equazioni di funzionamento dei due sono le seguenti:

Vu,npn = Vi − VBE

Vu,pnp = Vi + VEB

Le VBE,on sono state al solito supposte uguali, pensando di trovarci su di unintegrato. Finchè Vi − VBE,on > 0, la tensione del segnale sarà sufficientementealta da polarizzare il transistore npn, questo sarà in zona lineare e amplificherà;quando Vi + VBE,on < 0 il pnp si occuperà di generare il segnale di uscita. ilgrafico della transcaratteristica è riportato in fig. 1.30.

Distorsione di Crossover

Il fatto che la tensione di ingresso debba superare la soglia della VBE,on per essereamplificata da uno dei due transistori è un problema perché quando −VBE,on <Vi < +VBE,on il segnale non viene amplificato e anzi l’uscita rimane nulla. La

46

vs

VL

+VAL

VAL − VBE

VBE

−VAL + VEB

−VAL

Figura 1.30: Transcaratteristica dell’amplificatore in classe B.

forma d’onda amplificata da uno stadio del genere dunque sarà simile a quellain figura 1.31.

Questo fenomeno è detto distorsione di crossover e dipende dal fatto chei transistori non sono sempre in condizioni di condurre. Quando rimangonoentrambi interdetti provocano una distorsione (apprezzabile) del segnale, nonriproducendo in uscita una porzione di esso.

Si può ridurre il crossover mantenendo il sistema in classe B, se si modifica ilcircuito in modo simile a quanto fatto nell’amplificatore in classe A con doppiaalimentazione (fig. 1.28). Lo schema corrispondente è riportato in figura 1.32.L’amplificatore operazionale cercherà di mantenere nullo il segnale differenzialedi ingresso: per ottenere ciò, quando il segnale d’uscita attraversa lo zero, l’am-plificatore operazionale genera sulla propria uscita uno scalino di ampiezza paria 2VBE che compensa la zona morta della coppia di transistor. La distorsionenon è eliminata completamente a causa del limite di slew-rate dell’op-amp, dicui parleremo in seguito.

Rendimento

Abbiamo già notato che rispetto all’amplificatore in classe A ci dovrebbe essereun miglioramento nel rendimento perché non c’è più il contributo della correntedi polarizzazione: tutta la corrente assorbita dall’alimentatore scorre nel carico.Vogliamo ora quantificare il rendimento di questo stadio.

Consideriamo come al solito un segnale di uscita di tipo sinusoidale concorrente di picco Ip e corrispondente tensione di picco Vp, Ip = Vp/RL, IL =Ip sin(ωt). Nel semiperiodo positivo della sinusoide condurrà il transistor T1 e lasua corrente di collettore IC1 sarà circa pari alla corrente nel carico (trascuriamoil contributo di IB1, che non è significativo ai fini della potenza). Ma la correnteIC1 è anche pari alla corrente assorbita dal ramo positivo dell’alimentazione.

47

−1

−0.5

0

0.5

1

−5 0 5 10 15

Figura 1.31: Distorsione di crossover sulla forma d’onda amplificata.

Possiamo calcolare la potenza media assorbita dal ramo positivo dell’alimen-tazione integrando la corrente IC1 su un periodo del segnale.

PAL+ =1T

∫ T

0

VAL · IC1 dt

PAL+ =VAL

T

∫ T/2

0

Ip sin(ωt) dt =

= VALIp · 1T

· 1ω

(

− cos(ωt)|T/20

)

= VALIp · 1T

· T

2π· 2

=VALIp

π

La potenza assorbita nel semiperiodo negativo dal ramo negativo dell’ali-mentazione ha identico valore, per cui la potenza totale vale:

PAL =2VALIp

π

La potenza nel carico è il prodotto della corrente efficace per la tensioneefficace, quindi

PL =VpIp

2Il rendimento quindi vale:

η =PL

PAL=

VpIp

2· π

2VALIp=

Vp

VAL· π

4

48

T1

T2

−

+

vs

+VAL

−VAL

RL

IL

Figura 1.32: Compensazione della distorsione di crossover.

Poiché la dinamica d’uscita massima equivale all’incirca alla tensione d’ali-mentazione, in questo caso il rendimento massimo è ηmax = π/4 = 0.78, cioècirca tre volte più elevato di quanto raggiungibile con uno stadio in classe A. Inassenza di segnale non viene assorbita corrente dall’alimentazione.

1.5.5 Classe AB

Per eliminare il fenomeno del crossover bisogna fornire ai due transistor duesegnali diversi, scalati ognuno di una tensione pari alla VBE del rispettivo tran-sistor, in modo che il transistor entri in conduzione per l’intero semiperiodo disua competenza (fig. 1.33).

Lo scalamento della tensione d’ingresso può essere ottenuto in vari modi, dicui il più semplice è tramite due diodi posti sul percorso del segnale.

Il circuito risultante non è più classificabile nella classe B dato che, per garan-tire l’assenza della distorsione di crossover, in alcuni brevi istanti di tempo tuttie due i transistori si trovano in stato di conduzione; perciò questa configurazioneappartiene alla cosiddetta classe AB.

Polarizzazione con diodi Introducendo due diodi tra l’ingresso e la base siottiene una tensione aggiuntiva che compensa quella minima necessaria all’ac-censione della giunzione (fig.1.34). Aggiungere solo i diodi non basta, perchédall’ingresso non si riuscirebbe a far scorrere corrente nella base dei transistor.Occorre allora fornire in qualche modo la corrente di base. Il metodo più sem-plice consiste nel collegare due resistori tra le rispettive alimentazioni e le basidei transistor.

Esistono altri modi di polarizzare i diodi, che consentono di ovviare ad alcuniproblemi legati all’uso dei resistori. Il concetto verrà sviluppato in un esempiopratico alla fine della trattazione.

49

T1

VBE

T2

VEB

+VAL

−VAL

RL

IL

vs

Figura 1.33: Schema teorico di amplificatore in classe AB.

Polarizzazione con moltiplicatore di VBE Un sistema alternativo per eli-minare la zona morta della caratteristica sfrutta un transistor aggiuntivo T3,nella configurazione rappresentata in figura 1.35. Trascurando la corrente di ba-se di T3, le resistenze R1 ed R2 si trovano collegate in serie e sono attraversatedalla corrente IR.

Tuttavia, la caduta di tensione su R1 è imposta pari alla VBE di T3, quindila caduta di tensione totale tra le basi dei due transistori di potenza è pari allaVBE moltiplicata per un coefficiente legato al rapporto tra le resistenze, inveceche alle Vγ dei diodi come nella soluzione precedente.

VB1− VB2

= IR(R1 + R2) =VBE3

R1(R1 + R2) = VBE3

(

1 +R2

R1

)

Il moltiplicatore di VBE permette da un lato di controllare meglio la cadutadi tensione tra le due basi, dall’altro, se il transistor T3 viene termicamentecollegato ai transistor T1 e T2, di seguire la variazione della VBE dei transistordi potenza con la temperatura.

Protezione dalla fuga termica

L’introduzione dei diodi ha sicuramente eliminato il problema del crossover, madi fatto ne ha creati altri: non è pensabile che la caduta sui due diodi compensiesattamente la VBE dei transistor di potenza, per cui i transistor possono essereentrambi in conduzione quando non vi è segnale in ingresso.

La corrente che scorre nei transistor provoca dissipazione di potenza e quin-di aumento di temperatura degli stessi. L’intensità della corrente nei transi-

50

T1

D1

T2

D2

RB1

RB2

+VAL

−VAL

RL

IL

vs

Figura 1.34: Amplificatore in classe AB con diodi e resistori.

stor dipende dalla temperatura di giunzione. Dato che la VBEONdiminuisce di

2.5 mV C−1, più aumenta la temperatura dei transistor, più aumenta la diffe-renza tra la Vγ dei diodi e la VBEON

dei transistor, provocando un aumentodella corrente e quindi un ulteriore aumento della temperatura di giunzione. Siha cioè un fenomeno di reazione positiva, che porta ad un aumento incontrollatodella temperatura degli elementi di potenza fino alla rottura degli stessi.

La soluzione a questo problema consiste nell’introdurre degli elementi checontrastino questa reazione positiva e si oppongano all’aumento di corrente. Infigura 1.36 è schematizzata una semplice soluzione, consistente nell’aggiunta didue resistori sugli emettitori degli elementi di potenza.

Quali variazioni nel funzionamento del circuito sono introdotte da questeresistenze?

• Introducendo le resistenze sugli emettitori si protegge il circuito dalla fugatermica nel seguente modo: quando la temperatura aumenta, diminuen-do la VBEON

dei transistor, aumenta la corrente che scorre nei transistorma anche quella che scorre nelle resistenze RE . Le resistenze allora “con-tropolarizzano” i BJT: dal momento che scorre su di esse una correntepiù elevata, cade su di loro una tensione che fa aumentare la tensione diemettitore, abbassando di fatto la differenza tra VBEON

+ VE e la Vγ delrispettivo diodo, riducendo la corrente che scorre nel transistor.

• Le resistenze forniscono una prima protezione per quanto riguarda le so-vracorrenti sui BJT: una corrente eccessiva in uscita fa cadere una tensione

51

T1

R1

IR

T2

R2

RB1

RB2

T3

+VAL

−VAL

RL

IL

vs

Figura 1.35: Realizzazione pratica dell’amplificatore di classe AB conmoltiplicatore di VBE .

elevata sulle resistenze. In questo modo, per il ramo positivo, in caso dicortocircuito sull’uscita la massima corrente che può scorrere nel transi-stor T1 vale ILMAX

≈ VAL/RE1. Questa semplice soluzione ha però dellecontroindicazioni.

• Il difetto di queste resistenze è che aumentano l’impedenza di uscita dellostadio di amplificazione. Inoltre la caduta di tensione ai loro capi provocaun abbassamento della dinamica di uscita. Dal momento che esse sonocomunque così utili non è possibile eliminarle ma andranno dimensionatein modo da essere compatibili con le altre specifiche del circuito, cioè ingenerale molto piccole.

Protezione dai corto-circuiti

Gli stadi di potenza rappresentano normalmente l’uscita di un circuito elettro-nico. Molte volte i terminali del carico sono collegati dagli utenti del circuito,inoltre il carico è spesso la parte del sistema con affidabilità più bassa. Lo stadiodi potenza deve avere sufficiente robustezza da sopravvivere ad eventi come uncorto circuito.

In tale situazione al circuito viene richiesta molta corrente mentre la tensionesul carico è nulla, dunque i transistor si trovano a dissipare molta potenza. Senon si aggiungono dei dispositivi di protezione, la corrente che scorre è limitatasolo dalla massima corrente erogabile dall’alimentatore, rischiando la rottura

52

T1

D1

T2

D2

RB1

RB2

+VAL

−VAL

RE1VE1

RE2VE2

RL

ILvs

Figura 1.36: Stadio amplificatore di classe AB con resistenze di emettitore.

di uno dei componenti attivi per superamento della massima temperatura digiunzione. Le resistenze sugli emettitori viste nel paragrafo precedente sonoin grado di limitare la corrente fornita dal circuito, ma, come notato sopra,difficilmente è possibile dimensionarli in modo da fornire una protezione efficacead un carico in corto circuito.

Si utilizza allora una forma di protezione attiva che deve continuare a verifi-care lo stato di corrente dell’uscita, in modo da poter fornire una sorta di segnaledi “shutdown” all’amplificatore, come mostrato in fig. 1.37. In pratica, si misurala corrente che scorre negli elementi attivi dello stadio di potenza mediante leresistenze già viste poste sugli emettitori, RE1 e RE2. Si introduce però unareazione positiva mediante due transistor aggiuntivi T5 e T6.

Quando la corrente supera il valore massimo prefissato dal progettista, la ca-duta di tensione su RE1 o RE2 raggiunge la VBEON

del rispettivo transistor T5 oT6. Se questi transistor entrano in conduzione, tramite il loro collettore riduconola corrente di base del rispettivo transistor di potenza, limitando il guadagnodello stadio ed evitando di fatto l’ulteriore aumento di corrente d’uscita.

53

T1

D1

T2

D2

RB1

RB2

T5

T6

+VAL

−VAL

RE1

RE2

RL

ILvs

Figura 1.37: classe AB con protezione da cortocircuito in uscita

54

1.6 Modelli dell’A.O. reale

Conoscendo la struttura di base dell’amplificatore operazionale e avendo studia-to le principali topologie di stadi di potenza, è possibile perfezionare lo schemadi un amplificatore operazionale introducendo in uscita uno stadio in classe AB(fig. 1.38).

T10

D1

T11

D2

T9

T8

T7

T6T5

T2T1

T4

T3

RM

+VAL

−VAL

RE1

RE2

OUT

IN− IN+

Figura 1.38: Schema circuitale di un amplificatore operazionale con amplificatoredi potenza di classe AB.

Questo schema dell’amplificatore operazionale è più completo del precedentema non rispecchia ancora totalmente la struttura di un operazionale reale. Sonoinfatti stati omessi ad esempio i transistor per la protezione contro i cortocircuitiin uscita, che abbiamo studiato nel paragrafo precedente. Inoltre gli operazionalireali sono studiati in modo da ottimizzare le prestazioni del circuito a scapitodella complessità. In ogni caso, lo schema riportato permette di comprendere ilimiti operativi degli A.O. per quanto riguarda dinamica di ingresso e uscita,

55

banda passante, slew-rate e di spiegare l’esistenza di correnti e tensioni parassited’ingresso.

1.6.1 Offset di tensione e corrente

Il modello ideale dell’amplificatore operazionale è valido in prima approssima-zione per la fase iniziale di progetto o di analisi di una vasta gamma di circuiti,tuttavia in molti casi è necessario, nelle successive fasi di progetto, tenere contodegli scostamenti del funzionamento del componente reale da quello ideale. Taliscostamenti sono dovuti alla struttura interna del circuito e alle tolleranze deglielementi attivi e passivi.

Correnti di ingresso

In un amplificatore operazionale ideale le correnti entranti nei morsetti di in-gresso sono nulle per definizione.

Dallo schema interno dell’A.O. reale in tecnologia bipolare di fig. 1.38, si notache i terminali di ingresso sono collegati alle basi di due BJT disposti in mododa formare uno stadio differenziale, le cui correnti non possono sicuramenteessere nulle: se fossero nulle, infatti, i transistori non sarebbero polarizzati el’amplificatore non potrebbe funzionare in linearità.

Le correnti I+ e I− possono essere stimate facilmente, I+ = I2/(β2 + 1) eI− = I1/(β1 + 1). Poiché la corrente I0 di uscita dallo specchio costituito daT3 e T4 è generalmente bassa, dell’ordine di decine di microampere, si tratta dicorrenti effettivamente molto basse, ma comunque mai nulle. Ne consegue chein ogni circuito utilizzante un amplificatore operazionale dev’essere presente unpercorso per la corrente continua tra ciascun ingresso ed un punto collegato alpotenziale di riferimento del sistema. Non è possibile collegare ad un ingresso del-l’operazionale solo un condensatore in serie, perché provocherebbe l’interdizionedel corrispondente transistor.

Dall’espressione di I+ e I− si capisce subito come di fatto sia difficile chequeste correnti siano uguali tra loro, in quanto, anche se l’amplificatore vienenormalmente usato con tensione differenziale d’ingresso molto piccola, tale percui le due correnti I1 e I2 siano circa pari a I0/2, ben difficilmente β1 = β2.

Per tenere conto delle correnti di polarizzazione in ingresso durante lo studiodi circuiti con operazionali, è possibile introdurre nel modello una coppia di ge-neratori di corrente in corrispondenza dei due terminali di ingresso IN+ e IN−.Inoltre è comodo rappresentare tali correnti scomponendole in due contributicome è stato fatto per le tensioni v+ e v−: si definiscono le correnti di bias eoffset, rispettivamente modo comune e differenziale delle due correnti.

Ibias :=I+ + I−

2Ioffset := |I+ − I−|

=⇒ I+ = Ibias +Ioffset

2I− = Ibias − Ioffset

2Nei paragrafi successivi verrà spiegato come ridurre l’influenza di queste cor-

renti all’interno dei circuiti. Infatti è preferibile che il loro contributo sull’uscitasia minore possibile, o perlomeno sia trascurabile rispetto agli ingressi principa-li del circuito. La corrente di bias è la corrente media che scorre negli ingressi,

56

mentre quella di offset dipende dagli sbilanciamenti introdotti ad esempio daldiverso β dei transistor e da analoghi fattori che dipendono da come è realizzatolo stadio di ingresso dell’operazionale. In generale la corrente di bias è più altadi quella di offset ed è più facile annullarne gli effetti.

Tensione di ingresso

Un altro importante parametro che quantifica lo scostamento dal comportamen-to ideale è legato all’altra equazione costitutiva dell’a.o. ideale: vd = v+−v− = 0.Infatti, sempre a causa delle asimmetrie nella struttura interna, è necessario for-nire una piccola differenza di potenziale tra i morsetti invertente e non invertenteper azzerare la tensione d’uscita.

Questa differenza di potenziale prende il nome di tensione di offset Voff .Normalmente Voff è pari a pochi mV.

1.6.2 Dinamica di ingresso di modo comune

Nel paragrafo 1.3.1 abbiamo osservato come il parametro di dinamica di tensionepiù importante per l’ingresso di un operazionale sia costituito dalla dinamica dimodo comune e non da quella di modo differenziale. Abbiamo anche giustificatol’introduzione del carico attivo sullo stadio differenziale proprio in quanto l’usodi semplici resistenze limita la dinamica di modo comune del circuito. Cerchiamoallora di stabilire quale sia la dinamica di ingresso di modo comune del modellodi amplificatore operazionale introdotto in fig. 1.38.

La dinamica di ingresso di modo comune è determinabile introducendo lastessa tensione VC sui due ingressi e ragionando sulle condizioni di permanenzadei transistori in condizioni di funzionamento lineare. I limiti della dinamicasono quei valori di VC che portano in saturazione o interdizione i BJT (VC,max

e VC,min).Facendo riferimento alla figura 1.38, è necessario che le giunzioni B-C di T1 e

T2 siano polarizzate inversamente. Per semplicità si considera come caso limiteVB = VC .

La tensione al collettore di T1 è fissata da T5 del lato forte dello specchiodi corrente/carico attivo (T5 e T6), mentre quella al collettore di T2 è uguale aquella presente alla base della coppia Darlington (T7 e T8).

VC1= VAL − VEB5

VC2= VAL − VEB7

− VEB8

Poiché la caduta tra base ed emettitore dei transistor NPN e dei PNP puòessere considerata uguale in modulo all’interno di un circuito integrato, chiame-remo VBE tale numero (pari alla VEB dei PNP). Tenendo conto del fatto cheentrambe le tensioni di base (uguali al modo comune VC) devono essere minoridi quelle di collettore appena determinate, si ricava la massima tensione di modocomune dalla più stringente delle due disequazioni. La più bassa delle tensionidi collettore è VC2

.

VC1> VB1

= VC

VC2> VB2

= VC=⇒ VCmax

= VAL − 2VBE

L’altro limite della dinamica viene raggiunto quando la tensione della basedi T2 scende tanto da portare fuori dalla linearità il transistore T4. Dato che

57

Figura 1.39: Andamento della dinamica di uscita in Vpp in funzione del caricoespresso in kΩ per l’a.o. TL082 alimentato con tensioni simmetriche VAL =±15 V.

la tensione VBE2è approssimativamente costante, si può determinare anche in

questo caso quando il collettore di T4 raggiunge la tensione della sua base, cheè legata alla tensione negativa di alimentazione.

VC4> VB4

= −VAL + VBE4

VC4= VE2

= VB2− VBE2

=⇒ VB2> −VAL + VBE4

+ VBE2

=⇒ VCmin= −VAL + VBE4

+ VBE2= −VAL + 2VBE

Nel nostro circuito i due limiti di dinamica di ingresso di modo comune sonosimmetrici e pari circa alla tensione di alimentazione meno un volt e mezzo.Esistono molte varianti allo schema da noi studiato, che portano a dinamichedi ingresso diverse. Gli amplificatori costruiti per alimentazione singola hannoin genere limite inferiore di dinamica di modo comune pari a 0 V. Esistono poiamplificatori in cui la dinamica di ingresso di modo comune coincide, a meno dipochi millivolt, con la tensione di alimentazione. Questa configurazione è dettarail-to-rail input.

1.6.3 Dinamica di uscita

La dinamica di uscita è l’intervallo di tensioni che possono essere raggiunte dalterminale di uscita del sistema. Anche in questo caso saranno presenti delle ca-dute sulle giunzioni e le resistenze interne e quindi non sarà possibile raggiungerele tensioni di alimentazione a meno di alcuni volt.

Si tenga presente che la dinamica di uscita è anche influenzata dal caricocollegato: se esso è caratterizzato da bassa resistenza sarà difficile che l’ampli-ficatore possa fornire tutta la corrente necessaria a raggiungere tensioni elevate(fig.1.39).

Per esempio vengono riportati i parametri dal datasheet dell’a.o. TL082alimentato con ±15 V, RL = 10 kΩ.

58

Output Voltage Swing min = ±10 V typ = ±13.5 V

Alcuni amplificatori operazioni realizzati con delle tecniche diverse sonoin grado di fornire una tensione di uscita che può raggiungere la tensione dialimentazione (amplificatori rail-to-rail output).

1.6.4 Impedenze di ingresso

In un modello completo di amplificatore operazionale bisogna tenere conto delfatto che le impedenze di ingresso non siano infinite, bensì abbiano un valorefinito, per quanto elevato. Poiché i segnali di ingresso dell’operazionale vengononormalmente scomposti in modo comune e modo differenziale, occorre trattareallo stesso modo anche la resistenza di ingresso. Occorre dunque considerareuna resistenza di ingresso legata al segnale differenziale vd, resistenza di mododifferenziale, ed una di modo comune che appare applicando ai due ingressi unsegnale VC di modo comune.

Resistenza di modo differenziale Dato un segnale di ingresso di mododifferenziale, vd, si può calcolare la resistenza di ingresso di modo differenziale,definendola come il rapporto tra vd e la corrente entrante nell’amplificatorecausata dal modo differenziale id.

rid =vd

id

Dal momento che si introduce un segnale di modo differenziale vd, possiamoattribuire metà del segnale ad un transistore, metà all’altro; per ogni morsetto,dunque, si avrà un segnale pari a vd/2; dal momento che ciascuna metà delsegnale di modo differenziale vede, entrando, un’impedenza pari a quella diingresso nella base di un transistore bipolare polarizzato direttamente (e quindiin regione RAD, lineare), si avrà che:

id =vd

2· 1

rπ

rid =vd

id= 2rπ

Resistenze di modo comune Per ottenere un risultato significativo relati-vamente alla resistenza di ingresso di modo comune, occorre tenere conto dellaresistenza di uscita dello specchio di corrente, ro.

Per valutare la resistenza di modo comune procediamo applicando un gene-ratore di prova VC ad entrambi gli ingressi dello stadio. Il calcolo risulta sem-plificato se, sfruttando la simmetria del circuito, lo si scompone in due porzionirelative a un singolo transistore, come in fig. 1.40.

La resistenza di ingresso vista dal singolo stadio è allora riconducibile allaseguente espressione:

ric1=

vc

ic1

= rπ + 2ro(1 + β) ∼ 2ro(1 + β)

59

T2

I2

T1

I1

I0ro

(a)

VC

T2

I2

T1

I1

I0

22ro

I0

22ro

VC VC

(b)

Figura 1.40: Calcolo della resistenza di modo comune (a) Circuito iniziale (b)Circuito equivalente

60

Dato che i due stadi sono in parallelo, la resistenza complessiva è pari allametà.

ric = ro(1 + β)

La resistenza di ingresso di modo comune risulta molto più elevata di quelladi modo differenziale. In molti casi è possibile trascurarla.

1.6.5 Guadagno differenziale

rdvd ri2

v2

gm1vd

ri3v3

gm2v2

v3

ro

Vu

Differenziale Darlington Potenza

Figura 1.41: Modello per calcolo guadagno in continua

Per terminare lo studio in continua dell’amplificatore operazionale, si de-termina il guadagno complessivo del circuito, usando un modello semplificato(fig.1.41).

Ad =Vu

vd

Il primo stadio è la coppia differenziale, modellizzabile dal punto di vistadel modo differenziale come un amplificatore caratterizzato da un guadagno intensione elevato.

v2 = −ri2 · gm1 · vd

Il secondo stadio è la coppia Darlington: anch’essa si comporta come am-plificatore di tensione di guadagno elevato. Questo stadio è di tipo invertente(questa considerazione sarà utile per la stabilizzazione in frequenza).

v3 = −ri3 · gm2 · v2

Lo stadio finale di potenza non aumenta ulteriormente il guadagno in ten-sione: il suo compito è quello di amplificare la corrente o, equivalentemente, diabbassare l’impedenza d’uscita.

Vu = ri2 · ri3 · gm1 · gm2 · vd

Questo modello può tornare utile per avere una stima del guadagno com-plessivo del circuito.

61

M3 M4

IR

−VAL

VAL

M1 M2

M5 M6

M8

M7

IN+IN−

OUT

Figura 1.42: Amplificatore operazionale CMOS.

1.6.6 Amplificatore operazionale CMOS

Avendo visto come sia possibile realizzare lo specchio di corrente e lo stadiodifferenziale usando transistori MOS, risulta evidente come si possano proget-tare amplificatori operazionali in tecnologia CMOS. Le caratteristiche di taliamplificatori sono, in genere: consumo di corrente ridotto, basse correnti dipolarizzazione di ingresso ma maggiori offset di tensione.

Un possibile circuito che realizza un amplificatore operazionale CMOS èriportato in fig. 1.42

Come si vede, la struttura ha parecchie similitudini con quella dell’operazio-nale a BJT, alcune solo apparenti. M1 e M2 formano uno stadio differenziale,polarizzato dallo specchio di corrente costituito da M3 e M4. M5 e M6 sono ilcarico attivo del differenziale. Il transistor M8 realizza uno stadio di uscita inclasse A polarizzato da M7.

Si noti che, diversamente dal circuito a BJT, in questo caso la corrente neldrain di M6 e nel drain di M2 devono essere uguali in quanto il gate di M8

non assorbe corrente. Per tensioni vd negative, la corrente che vorrebbe imporreM6 è più alta di quella che può scorrere in M2, quindi la corrente effettiva èquella imposta da M2, mentre M6 viene portato in zona resistiva. La tensionesul gate di M8 è prossima a VAL ed il transistore è interdetto, portando l’uscitaa un livello prossimo a −VAL. Al contrario, per vd positive è M2 ad usciredalla zona di saturazione di canale. In questo caso la corrente I0 si ripartisce inparti uguali sui due rami per effetto del carico attivo che forza le due correntiad essere identiche. M8 ed M9 sono dimensionati in modo da portare l’uscitaall’incirca a VAL in questo caso. Solo in un piccolissimo intorno di vd = 0 ilsistema si comporta in modo quasi lineare, sfruttando le resistenze di uscita diM2 e M6 e producendo in pratica un guadagno di tensione molto elevato. Taleguadagno è ancora aumentato da M8, che si trova in configurazione a sourcecomune. Normalmente un operazionale CMOS ha solo due stadi, in quanto M8

può essere progettato in modo da erogare sufficiente corrente in uscita. Bisogna

62

notare che l’uscita di drain può creare qualche problema di stabilità al circuitoquando utilizzato con carichi reattivi. Di questo si parlerà più avanti nel corso.

In realtà, dato che i MOS di potenza a canale N hanno prestazioni decisamen-te migliori dei PMOS, in genere non si usa la configurazione appena descrittama la sua complementare, in cui M8 è un NMOS, il differenziale e lo specchiodi corrente sono PMOS, il carico attivo è NMOS. Si è scelto di illustrare questaconfigurazione per mettere in risalto le somiglianze con la configurazione a BJTstudiata sopra.

1.7 Dimensionamento di un amplificatore

Dopo avere studiato le caratteristiche degli amplificatori operazionali reali, sia-mo in grado di dimensionare correttamente i componenti in un circuito ba-sato su amplificatori operazionali. Riprendiamo il progetto dell’amplificatorenon invertente, tenendo conto delle non idealità dell’amplificatore operazionaleusato.

1.7.1 specifiche

Utilizziamo le seguenti specifiche di progetto:

• Guadagno in tensione: AV = 10;

• Amplificatore operazionale LM741;

• Dinamica di tensione di uscita Vu = ±10 V;

• Resistenza di carico RL > 4 kΩ;

• Tensione di alimentazione VAL = ±15 V.

1.7.2 Progetto

Nel progettare un circuito bisogna sempre per prima cosa verificare la congruen-za delle specifiche. Nel seguito si farà riferimento al datasheet del componenteLM741 della National Semiconductor, disponibile in rete all’indirizzo:

http://www.national.com/ds/LM/LM741.pdf

Maximum ratings

La prima cosa da fare è controllare se le specifiche possono essere soddisfattedall’a.o. che è stato scelto. Quindi si controllano le caratteristiche della sezionemaximum ratings, ossia le grandezze limite considerate “sicure” per l’operativitàdel componente. In questo caso la massima tensione di alimentazione simmetricaper la versione commerciale del dispositivo (LM741C, Operating TemperatureRange 0 C to 70 C) è pari a VAL = ±18 V e quindi compatibile con le specifiche.Gli altri parametri presenti nella sezione devono essere controllati attentamentein un progetto reale, ma in questo caso non vi è nulla di significativo.

63

Caratteristiche elettriche

Occorre poi valutare se l’amplificatore è in grado di pilotare il carico e di forniresu di esso la dinamica di tensione richiesta. Ci spostiamo quindi nella sezionedelle caratteristiche elettriche del datasheet (pagina 3 del documento) e troviamoalcuni parametri utili.

Il parametro Output Voltage Swing è indicativo della dinamica per ampisegnali. Si noti che la massima tensione raggiungibile è minore al diminuiredella resistenza del carico, quindi occorre controllare la compatibilità con la RL

prsente nelle specifiche. Per garantire il funzionamento del dispositivo in ognicondizione, si prendono in considerazione le grandezze caratteristiche del casopeggiore.

Nel datasheet leggiamo:

• Se RL ≥ 10 kΩ, Vmin = ±12 V, Vtyp = ±14 V

• Se RL ≥ 2 kΩ, Vmin = ±10 V, Vtyp = ±13 V

Nei due casi elencati di RL = 2 kΩ e RL = 10 kΩ si può determinare lacorrente massima erogabile dall’operazionale nelle rispettive condizioni di carico.Questa corrente è un importante parametro da tenere presente nelle successivefasi di progetto.

RL = 2 kΩ =⇒ VMAX = 10 V =⇒ IMAX =VMAX

RL= 5 mA

RL = 10 kΩ =⇒ VMAX = 12 V =⇒ IMAX =VMAX

RL= 1.2 mA

Si nota poi che la corrente di cortocircuito vale 25 mA. Il valore di resisten-za di carico che ci interessa è intermedia tra le due elencate e la dinamica diuscita da specifiche è raggiungibile con una RL più bassa di quanto previsto nelprogetto. Dunque anche questo dato è compatibile con la nostra applicazione.

−

+R3

Vi

R1

R2 If

Iu

RLVu

IL

Figura 1.43: Schema dell’amplificatore non invertente.

64

Schema elettrico

Lo schema del circuito è riportato nella figura 1.43. Rispetto allo schema di basecon due sole resistenze, è stata aggiunta R3 per motivi che saranno chiariti inseguito. Nella figura è stata esplicitata la resistenza RL, che normalmente non sidisegna perché si suppone faccia parte di un altro circuito da collegare all’uscitadell’operazionale. Anche se non fosse disegnata occorrerebbe comunque tenereconto della corrente che l’amplificatore deve poter fornire ad essa.

Il rapporto tra le resistenze R2 e R1 è dato dalla funzione di trasferimentodel circuito ideale dell’amplificatore non invertente: l’amplificazione deve essereAV = 10 come richiesto dalle specifiche.

Vu

Vi=(

1 +R2

R1

)

= 10 =⇒ R2 = 9R1

Si osservi che l’informazione che è stata ricavata dal circuito ideale è re-lativa: rappresenta il rapporto tra le resistenze da impiegare ma non fornisceun’indicazione sul loro effettivo valore assoluto. Non fornisce inoltre indicazionisul valore di R3, la cui presenza è inifluente sul funzionamento del circuito nelcaso di operazionale ideale. Per ottimizzare i valori assoluti dei parametri di pro-getto (R1, R2 e R3) sono necessarie delle considerazioni aggiuntive sull’uscita,la retroazione e le non idealità.

Correnti di retroazione e carico

La corrente erogata dall’amplificatore operazionale Iu si divide in due nel nododi uscita sul quale sono collegati la resistenza R2 della retroazione e il carico.La corrente di retroazione è If mentre quella che circola nel carico IL; si pos-sono confrontare le due intensità di corrente ricavando le cadute di tensione suiresistori.

Iu = If + IL

If =Vu

R1 + R2=

Vu

R2 · 10/9

Per dimensionare la corrente di retroazione è necessario considerare che es-sa non deve troppo elevata per non sottrarre corrente al carico, ma non deveneanche essere troppo bassa, per motivi che verranno chiariti meglio nel seguito.Una possibile soluzione quantitativa consiste nel porre un’ordine di grandezzadi differenza tra la massima IL prevista e If . Abbiamo visto che la massimacorrente per garantire la specifica sulla dinamica di tensione di uscita di 10 V èpari a 5 mA. Allora:

If ≪ 5 mA =⇒ R2 · 109

≃ R2 ≫ 10 V5 × 10−3 A

= 2 kΩ

R2 ≥ 20 kΩ

Questa disequazione impone un minimo all’insieme dei possibili valori di R2

(lower bound): se si scendesse al di sotto di tale valore si sottrarrebbe correnteal carico e si limiterebbe la dinamica d’uscita.

65

Effetto delle non idealità

Per trovare il massimo valore possibile per R2 occorre valutare l’influenza dellenon idealità dell’amplificatore sul funzionamento del circuito.

In particolare ci concentreremo sull’effetto della tensione di offset e dellecorrenti di polarizzazione e di offset. Il nostro circuito può essere ridisegnatocome in fig. 1.44 per esplicitare il contributo di tali parametri.

R3

Vi

R1

R2

rid vd

Voff

Ib − Ioff /2

Ib + Ioff /2

Advd

ro

+

−

Vu

Figura 1.44: Modello circuitale dell’amplificatore operazionale reale.

I generatori di offset agiscono indipendentemente tra loro e dal segnale diingresso. Per determinare l’effetto di questi generatori sull’uscita è consigliabileannullare vi e analizzare la rete mediante la sovrapposizione degli effetti. Inpratica si considera l’effetto di un paramtero per volta, considerando per il restol’operazionale come fosse ideale: Ad → ∞, per cui vd → 0 e corrente in rid nulla.

Tensione di offset Si nota facilmente che, essendo la corrente in rid nulla,Voff ha sul circuito lo stesso effetto di un generatore posto sull’ingresso non

66

invertente. Lo si può ridisegnare in questa posizione (fig. 1.45). Risulta quindievidente come il contributo della tensione di offset abbia la stessa espressioneottenuta per l’ingresso principale vi.

R3

Voff

R1

R2

rid vd

Advd

ro

+

−

Vu

Voff

Figura 1.45: Spostamento della tensione di offset all’esterno del modellodell’amplificatore operazionale.

Vu|Voff= Voff ·

(

1 +R2

R1

)

La conseguenza molto importante è che il contributo sull’uscita della tensionedi offset non dipende dal valore assoluto di R2, ma esclusivamente dall’amplifi-cazione del circuito. Per ridurre l’effetto di Voff sull’uscita si dovrebbe ridurreil guadagno (che è definito dalle specifiche e quindi non si può modificare).

Correnti di offset La corrente di offset relativa al terminale invertente (fig.1.46) non può circolare attraverso R1. Infatti, non scorrendo corrente in R3,l’ingresso non invertente dell’operazionale si trova a 0 V. Non scorrendo correntein rid anche l’ingresso invertente assume la stessa tensione. Dunque non vi ècaduta di potenziale ai capi di R1 e quindi in essa non può scorrere corrente.Tutta la corrente scorre allora in R2:

Vu|I−

= R2

(

Ib +Ioff

2

)

Per quanto riguarda l’ultima delle correnti di offset, nonché l’ultimo deicontributi di offset del circuito, si fa riferimento al circuito di fig. 1.47.

67

R3

R1

R2

rid vd

Advd

ro

+

−

Vu

Ib + Ioff /2

0 V

0 V

Figura 1.46: Contributo corrente di offset su ingresso invertente

Si possono fare delle considerazioni analoghe alle precedenti. La corrente dioffset relativa al terminale non invertente passa tutta dentro il resistore R3 inquanto rid non permette il passaggio di corrente. Dal momento che la correntesul resistore R3 provoca una caduta di tensione su di esso, il morsetto noninvertente dell’operazionale sarà a tensione diversa da 0 V e il calcolo dell’uscitasarà ancora una volta riconducibile al calcolo del guadagno di un amplificatorenon invertente:

Vu|I+= −R3

(

Ib − Ioff

2

)(

1 +R2

R1

)

Sovrapposizione degli effetti A questo punto è sufficiente sovrapporre itre contributi calcolati nei paragrafi precedenti per determinare lo scostamentototale della tensione di uscita da quella ideale.

Vu|offset = Voff · AV + R2

(

Ib +Ioff

2

)

− R3

(

Ib − Ioff

2

)(

1 +R2

R1

)

A questo punto diventa importante la presenza della resistenza R3 la cuiintroduzione sembrerebbe ingiustificata se si facesse affidamento sul semplicemodello ideale, secondo il quale non sarebbe attraversata da alcuna corrente.

Il parametro di progetto R3 è un ulteriore grado di libertà a disposizionedel progettista che può essere sfruttato per diminuire l’effetto delle correnti dioffset. Infatti è possibile fare in modo che i contributi di Ib si annullino a vicenda

68

R3

R1

R2

rid vd

Advd

ro

+

−

Vu

Ib − Ioff /2

−(Ib − Ioff /2)R3

Figura 1.47: Contributo della corrente di offset su ingresso non invertente

dal momento che hanno segni opposti, imponendo che siano uguali le resistenzeviste dai soli generatori di corrente sui terminali dell’operazionale.

Raccogliendo i termini in Ib e in Ioff si ha infatti:

Vu|offset = Voff · AV + Ib

[

R2 − R3

(

1 +R2

R1

)]

+Ioff

2

[

R2 + R3

(

1 +R2

R1

)]

Imponendo

R3

(

1 +R2

R1

)

= R2 −→ R3 =R1R2

R1 + R2= R1//R2

Se si sceglie questo valore di R3, l’espressione dell’offset diventa:

Vu|offset = Voff · AV + Ioff R2

Dopo avere eliminato l’effetto di Ib sull’uscita, non si può fare altro che sele-zionare il valore di R2 in modo che il contributo della Ioff sia almeno trascurabilerispetto a quello della Voff , che non è riducibile.

Voff · AV ≫ R2 · Ioff =⇒ R2 ≪ Voff · AV

Ioff

Nel caso in esame, estraiamo dal datasheet del componente LM741 i para-metri di offset di worst case e calcoliamo il valore limite di R2:

R2 ≪ 10 · 6 · 10−3

2 · 10−7= 0.3 MΩ

69

R2 ≤ 30 kΩ

Una volta determinati i valori massimi e minimi di R2 è possibile sceglierneil valore e di conseguenza fissare quelli degli altri componenti. Nel nostro caso,utilizzando resistenze della serie normalizzata E12, possiamo stabilire R2 =27 kΩ. Per avere guadagno pari a 10 dovremmo selezionare R1 = 3 kΩ, che peròè un valore normalizzato solo nella serie E24. I valori normalizzati più vicinisono 2.7 kΩ e 3.3 kΩ, che portano il guadagno a essere circa il 10% più alto opiù basso del voluto. Per R3 potremo optare per R3 = 2.2 kΩ.

La tecnica qui illustrata può essere utilizzata per il progetto di buona partedei circuiti con amplificatori operazionali. Si noti che partendo dalla configura-zione invertente i risultati che si ottengono sono identici, in quanto i generatoridi offset agiscono indipendentemente dall’ingresso.

1.8 Risposta in frequenza

Finora è stato studiato il comportamento in continua dell’amplificatore opera-zionale, trascurandone la risposta in frequenza.

Abbiamo visto che l’amplificatore, nella sua versione a BJT, è costituito datre stadi di amplificazione, che possono ridursi a due in tecnologia CMOS. Ilsistema viene usato in applicazioni lineari solo inserendo una rete di reazione,come abbiamo già visto. Poiché ogni stadio di amplificazione introduce almenoun polo, se utilizziamo l’approssimazione più semplice, detta appunto a polodominante, la stabilità dell’amplificatore non è garantita a priori, anzi occorrestudiare la stabilità del sistema in funzione della rete di reazione adottata.

Si suppone che dai corsi precedenti siano già noti il concetto di reazione e letecniche per studiare la stabilità dei sistemi reazionati, per cui qui analizzeremosolo il caso specifico richiamando i fondamenti quando necessario.

Sappiamo che un sistema reazionato è stabile, cioè si comporta da ampli-ficatore, quando la reazione è negativa, cioè quando il segnale di uscita vieneriportato in ingresso con uno sfasamento di 180. Questo è facile da ottenerea basse frequenze, mentre a frequenze più alte la rotazione di fase aggiuntivaintrodotta dai poli dell’amplificatore può portare il sistema verso la reazionepositiva, cioè verso l’instabilità.

1.8.1 Funzione di trasferimento

Ricordiamo ancora, sebbene si spera che non ce ne sia bisogno, che ogni polonel semipiano di sinistra della funzione di trasferimento del sistema introduceuna rotazione di −90 sulla fase della f.d.t. medesima. Tale rotazione cominciaa manifestarsi gradualmente a partire da una decade prima della pulsazione ωp

del polo, completando la rotazione una decade dopo. In corrispondenza dellapulsazione ωp la rotazione della fase della f.d.t. vale −45. Le variazioni di fasedovute a più poli vicini tra di loro si sommano.

Dato che l’amplificatore operazionale è composto da tre stadi (differenziale,Darlington e amplificatore di potenza), il sistema è caratterizzato da tre poli.Normalmente i primi due sono sufficientemente distanti tra di loro (ben più diuna decade, di solito). Ciascuno dei tre stadi presenta una determinata frequenza

70

di cut-off. Il primo dei poli naturali dell’amplificatore operazionale deriva dal-l’uscita dello stadio differenziale caricata dall’ingresso del Darlington: l’effettoMiller amplifica la capacità presente tra base e collettore del Darlington a causadell’elevato guadagno di tensione presente tra quei due terminali dei transistor.Inoltre l’elevata impedenza vista dalla capacità aumenta il valore della costantedi tempo, diminuendo la frequenza di taglio dello stadio.

|A| ∠A

ωωp1 ωp2 ωp3

−40 dB/dec

0

−90

−180

Figura 1.48: Diagramma di Bode della caratteristica di un amplificatoreoperazionale.

Il diagramma di Bode di un generico amplificatore operazionale è riportatonella figura 1.48. Se si retroaziona il sistema con una rete resistiva, come nel casodell’amplificatore non invertente richiamato poco sopra, fig. 1.43, per la continuala rotazione di fase tra segnale di ingresso e segnale retroazionato è per l’appunto180. Tuttavia all’aumentare della frequenza, a causa dei poli dell’amplificatore,diminuisce la differenza di fase tra ingresso e feedback: in corrispondenza dellapulsazione del primo polo ωp1 si avranno 180 − 45 = 135. Una decade dopola pulsazione del primo polo si avranno 180 − 90 = 90. I segnali di ingressoe retroazione sono in quadratura.

In prossimità del secondo polo di pulsazione ωp2 si avranno 180−135 = 45

di sfasamento, e una decade più in alto ancora 180 − 180 = 0. Dire che tra ilfeedback e il segnale di ingresso c’è uno sfasamento di 0 è come dire che entrambii segnali abbiano la stessa fase, e dunque si sommino: la reazione per questefrequenze non è più negativa, in quanto i poli dell’amplificatore operazionale

71

hanno indotto una rotazione di fase tale da sommare i segnali di ingresso efeedback (retroazione positiva).

Il fatto che la reazione al di sopra di una certa frequenza diventi positivaporta alla creazione di un anello che amplifica sempre più l’ingresso sommandociil segnale di retroazione: in questo modo si raggiunge sicuramente la condizionedi funzionamento non lineare e il sistema oscilla.

1.8.2 Guadagno d’anello

Dal momento che non è possibile cancellare i poli del sistema, la soluzione delproblema consiste nel fare in modo che il sistema non amplifichi i segnali afrequenze troppo alte, a rischio di generare retroazione positiva. Utilizziamonuovamente le notazioni già introdotte all’inizio del capitolo per studiare le im-pedenze di ingresso e uscita e gli effetti di Ad (si veda la figura 1.2, sezione 1.1.1e seguenti). Il segnale di retroazione è pari al prodotto tra il segnale di ingressoe quello presente all’uscita dell’amplificatore a sua volta attenuato dalla retedi retroazione. Chiamando A l’amplificazione del sistema e β l’attenuazione in-trodotta dalla rete di reazione, la porzione di segnale riportata in ingresso dalsistema è amplificata di un fattore Aβ = T , chiamato guadagno di anello. Perciòlo sfasamento tra segnale di ingresso e di retroazione è pari a 180 più la fasedel guadagno di anello.

Il margine di fase è definito come la differenza di fase tra 180 (cioè rea-zione positiva) e la fase del guadagno d’anello alla pulsazione ωT alla quale ilvalore assoluto del guadagno di anello è unitario |Aβ| = 1. Più alto è il marginedi fase più il sistema è stabile. Se il margine di fase è ridotto, inferiore a 45, lefrequenze intorno ad ωT sono esaltate rispetto a quanto previsto dalla funzionedi trasferimento del sistema ideale (fenomeni di ringing e overshoot).

Il margine di guadagno è definito come il valore assoluto del guadagno dianello in dB corrispondente alla pulsazione con ∠Aβ(ω180) = 180. È sostan-zialmente l’attenuazione del segnale di retroazione positiva perché in un sistemastabile il valore assoluto di Aβ(ω180) deve essere minore di uno. Infatti se ilsegnale di retroazione viene attenuato non può dare inizio a quel processo dideriva che porta fuori linearità il sistema ad altre frequenze.

Per ottenere un margine di fase di 45 occorre che il guadagno d’anello siapari a 0 dB in corrispondenza della frequenza del secondo polo.

Un modo di ottenere questo risultato consiste nell’abbassare il guadagno dianello. Il problema è che diminuendo il guadagno di anello si diminuirebberoanche i benefici della retroazione, fondamentali per utilizzare in modo correttol’amplificatore operazionale.

Operativamente è necessario introdurre elementi reattivi di valore opportunoin punti specifici del circuito, seguendo due tecniche principali:

• portare a frequenze più basse la posizione del primo polo (polo dominante)dell’operazionale;

• introdurre un ulteriore polo nel sistema, tale da essere a frequenza moltobassa e divenire dunque il nuovo polo dominante. Questo metodo riducedrasticamente la banda passante del sistema ed è quindi utilizzato soloquando non sia possibile modificare la posizione del polo dell’operazionale.

72

|Aβ|

ω

Margine di guadagno

ωp1 ω180ωT

0 dB

∠Aβ

ω

Margine di fase

0

−90

−180

Figura 1.49: Definizioni dei margini di fase e guadagno.

Una comparazione tra le due tecniche è riportata nell’esempio di fig. 1.50 incui la griglia ha spaziatura di una decade in frequenza e di 20 dB in ampiezza.Risulta evidente come lo spostamento del primo polo sia la soluzione preferibile.

Compensazione a polo dominante

Il metodo di compensazione a polo dominante, che spesso produce il fenomenodel pole splitting di cui parleremo più avanti, consiste nel mettere in parallelo unacapacità alla capacità già presente sull’uscita del primo stadio di amplificazione(responsabile del primo dei poli naturali del sistema), in modo da modificarela capacità totale, incrementando la costante di tempo e dunque abbassando lafrequenza del primo polo.

Facendo riferimento al modello semplificato dell’amplificatore operazionale(fig. 1.51), derivato da quello già visto in fig. 1.41, la capacità da modificare

73

|A|

ω0 dB

ωp1 ωp2 ωp3

−20 dB/dec

−40 dB/dec

−60 dB/dec

ωA ωB

Figura 1.50: Comparazione tra compensazione con aggiunta di un polo a bassafrequenza ωA e mediante abbassamento della frequenza del primo polo ωB.

è C1. Ci sono diversi modi di procedere. Una possibilità consiste nel renderedisponibile all’esterno dell’operazionale la base del Darlington e lasciare al pro-gettista il compito di inserire tra base e riferimento un condensatore di valoreopportuno in funzione della rete di reazione scelta per il circuito. Questa sceltasi effettua raramente, in quanto comporta l’inserimento di un componente inpiù sul circuito stampato, ma permette di massimizzare banda e slew-rate delcircuito.

La soluzione che si adotta normalmente consiste nell’integrare il conden-satore di compensazione. A questo proposito però occorre fare delle scelte re-lativamente al valore di capacità da integrare. Come abbiamo visto sopra, lagrandezza da rendere stabile mediante lo spostamento del polo è il guadagnod’anello Aβ, che però dipende da come è costruita la rete di retroazione.

Si può osservare che, almeno nell’utilizzo del circuito come amplificatore,la rete di reazione consiste in un partitore resistivo, cioè si ha β < 1 e in piùβ è costante e non dipende dalla frequenza. In questo caso il diagramma diBode del prodotto Aβ non è altro che il diagramma di A traslato in verticaleverso il basso di una quantità pari al modulo di β. Per studiare la stabilitàdi Aβ basta riportare sul grafico di A una linea orizzontale alla quota 1/βe interpretare tale linea come asse a 0 dB per la funzione da studiare. Ora èevidente che il caso peggiore, cioè guadagno d’anello massimo, si ha se β = 1,cioè per la configurazione a voltage follower. Questo equivale a compensare il

74

rdvd v2

ri2 C1

gm1vd

v3

ri3 C2

gm2v2

v3

ro

Vu

Figura 1.51: Modello dell’operazionale con esplicitate le capacità parassite legateai primi due poli.

grafico di A, senza traslazioni. Se l’amplificatore è stabile quando reazionato avoltage follower, sarà a maggior ragione stabile per tutte le configurazioni conguadagno maggiore di uno.

Sorge però un problema. Se la capacità parassita C1 è dell’ordine di grandez-za del picofarad, è frequente il caso in cui il primo polo debba essere spostato ditre decadi, come nell’esempio di fig. 1.50. Questo vuol dire che il condensatoreaggiuntivo da porre in parallelo a C1 è dell’ordine di grandezza del nanofarad.Un tale valore è però difficilmente integrabile.

Pole splitting

La soluzione al problema di integrabilità consiste nello sfruttare l’effetto Miller.Esso consente di amplificare il valore della capacità posta tra due nodi tra iquali esiste un guadagno in tensione: questo permette di integrare agevolmentela capacità di compensazione ed ha in più un effetto benefico sulla posizione delsecondo polo, come illustrato tra poco.

rdvd v2

ri2 C1

gm1vd

v3

ri3 C2

gm2v2

v3

ro

Vu

CC

Figura 1.52: Capacità di compensazione a cavallo del secondo stadio.

L’effetto Miller si sfrutta inserendo la capacità a cavallo dello stadio Dar-lington anzichè collegandola direttamente in parallelo a C1 (fig. 1.52). La retecontiene una maglia di condensatori che la rende degenere: ha meno poli diquanti siano gli elementi reattivi presenti nella rete. Dal teorema di Miller, in-dicando con K il guadagno dell’amplificatore invertente del secondo stadio, siha che:

Zin = ZC · 11 − K

75

Zout = ZC · K

K − 1

v3 = −gm2Z3v2

K = −gm2Z3

L’impedenza di carico Z3 contiene anche l’elemento reattivo C2, che però haeffetto solo a frequenze più alte del primo polo, per cui nello studio degli effettidi CC sul primo polo possiamo considerare Z3 ≈ Ri3. K è negativo e moltogrande, per cui è sufficiente un condensatore di compensazione molto piccoloper spostare molto a sinistra la posizione del primo polo.

Ceq = CC · (1 + gm2Ri3) ≈ CCgm2Ri3

ωp1 ≈ 1CCgm2Ri3Ri2

Gli effetti del condensatore CC non si fermano qui. Facendo i conti si puòverificare che viene introdotto uno zero nel semipiano destro di Laplace, ma afrequenza molto alta, e inoltre la frequenza del secondo polo dell’operazionaleviene innalzata notevolmente, tanto da superare spesso quella del terzo polo ori-ginale, che diventa il secondo polo nella nuova funzione di trasferimento. Questofenomeno prende il nome di pole splitting, ossia allontanamento dei poli. Que-sto consente di innalzare ulteriormente la frequenza del primo polo, aumentandobanda e slew-rate del circuito rispetto alla prima soluzione vista in cui si inserivaun condensatore in parallelo a C1.

in figura 1.53 è visibile un esempio di aggiunta del condensatore di compen-sazione nello schema semplificato di operazionale che abbiamo costruito nellesezioni precedenti.

1.8.3 Prodotto banda-guadagno

Abbiamo visto che per un amplificatore operazionale compensato a voltage fol-lower il diagramma di Bode del modulo del guadagno Ad assume un andamentosimile a quello riportato in figura 1.54.

Per frequenze inferiori a quella del secondo polo (corrispondente a un’amplifi-cazione di modulo pari a 0 dB), si ha un andamento in frequenza approssimabilecon una funzione di trasferimento ad un solo polo.

Ad(f) =Ad0

1 + j ff0

Utilizziamo questa espressione approssimata per calcolare la banda passantedi un amplificatore reazionato con una rete β, in configurazione non invertente.Ricordiamo che per un sistema di questo tipo il guadagno assume la seguenteforma:

AV =1β

· 11 + 1

T

76

T10

D1

T11

D2

T9

T8

T7

T6T5

T2T1

T4

T3

RM

+VAL

−VAL

RE1

RE2

OUT

IN− IN+

CC

Figura 1.53: Condensatore di compensazione sull’amplificatore operazionaled’esempio.

77

|A|

f0 dB

−20 dB/dec

−40 dB/dec

f0 fBW

Figura 1.54: Diagramma di Bode di A per un amplificatore operazionalecompensato per voltage follower

Dove T = Adβ è il guadagno d’anello. Sostituendo l’espressione di Ad(f)riportata sopra, si ottiene:

AV =1β

· 1

1 + 1+jf/f0

Ad0β

Riordinando i termini si ha:

AV =1β

· Ad0β

Ad0β(

1 + 1Ad0β + j f

Ad0βf0

)

Generalmente si ha

1Ad0β

<< 1

da cui

AV ≈ 1β

· 1

1 + j fAd0βf0

Questa espressione permette di calcolare la banda passante del sistema re-troazionato.

Definiamo ora:

fBW = Ad0f0

Tale frequenza corrisponde sul diagramma di Bode all’incrocio della carat-teristica di Ad con l’asse a 0 dB.

Con questa definizione si può scrivere che la frequenza di taglio a −3 dB,fT , vale fT = βfBW . Dato però che 1/β = AV 0 è il guadagno del circuito per

78

frequenze basse, si ha ancora che AV 0fT = fBW , cioè il prodotto tra la bandapassante di un amplificatore e il suo guadagno è una costante, pari a fBW ,chiamata appunto prodotto banda-guadagno, tipica dell’amplificatore. Dunque sesi usa un amplificatore operazionale per realizzare un amplificatore di tensione,la banda passante del sistema sarà tanto minore quanto più alto è il guadagnoin continua del circuito.

Si noti che questo risultato è valido anche per la configurazione invertente.Ricordiamo infatti che la funzione di trasferimento di un amplificatore invertentesi può scrivere come:

AV =(

1 − 1β

)

· 11 + 1

T

per cui anche per questa configurazione si ottiene la stessa banda passante, sesi considera come guadagno quello della configurazione non invertente con lastessa rete di reazione β.

Current feedback

Il legame tra guadagno e banda passante trovato sopra è una conseguenza direttadel modo in cui sono costruiti gli amplificatori operazionali “normali”. In real-tà lo schema che abbiamo utilizzato, che viene chiamato voltage feedback, cioècon reazione in tensione, non è l’unico possibile per realizzare un amplificatoreoperazionale. Esistono anche amplificatori operazionali di tipo current feedback,o a reazione di corrente, in cui questo legame non c’è. In questi amplificatorila banda passante e la stabilità dipendono dal valore assoluto della resisten-za di reazione R2. Un’interessante e comprensibile introduzione agli amplifica-tori current feedback si trova sul sito della Texas Instruments (www.ti.com):Application report slva051 “Voltage Feedback vs Current Feedback Op Amps”.

Gli amplificatori current feedback sono usati in applicazioni in alta frequenzaove occorre ampia banda passante anche con guadagni elevati.

1.8.4 Slew Rate

Le limitazioni in frequenza dell’amplificatore operazionale non derivano esclu-sivamente dalla banda passante, ma anche da un parametro non lineare, cheagisce nel dominio del tempo: lo slew rate.

Lo slew rate per definizione è la massima velocità di variazione del segnaled’uscita dell’amplificatore.

SR (VU ) = max(

∂VU

∂t

)

Il suo effetto si vede in modo molto evidente nella risposta ad un gradinod’ingresso.

Analizziamo il nostro solito amplificatore operazionale d’esempio per capireda dove ha origine il limite di slew rate del circuito. Facciamo riferimento allafigura 1.53. Quando il segnale differenziale di ingresso varia molto rapidamente,il sistema esce dalla linearità e tutta la corrente a disposizione dello stadiodifferenziale (I0) scorre in uno dei due rami del medesimo. Ricordandoci che lostadio d’uscita (T10, T11) ha guadagno di tensione unitario, possiamo affermareche la tensione d’uscita si ritrova, a meno di una continua, sul collettore di T8.

79

TIME (2 s/DIV)m

OU

TP

UT

VO

LTA

GE

SW

ING

(5V

/DIV

)

Figura 1.55: Risposta all’impulso per ampio segnale dell’operazionale TL082(dal data sheet National Semiconductor).

La base di T7 invece è a un potenziale quasi costante. Osserviamo però che traquesti due punti è collegato un condensatore, il condensatore di compensazioneCC . Allora per variare la tensione d’uscita occorre caricare/scaricare CC . Maabbiamo detto che in transitorio la corrente che può scorrere nel nodo in cui siincontrano il collettore di T2, quello di T6, la base di T7 e un capo di CC è alpiù pari alla corrente I0. Allora durante il transitorio il condensatore CC risultacaricarsi o scaricarsi a corrente costante. La tensione d’uscita diventa allora unarampa e la massima pendenza, cioè lo slew rate, vale:

SR (VU ) = max(

d [(I0/CC) · t]dt

)

=I0

CC

Un esempio di risposta al gradino per ampio segnale, da cui è possibilemisurare lo slew rate, è visibile in figura 1.55.

Quando si superano i limiti di slew rate, il segnale d’uscita risulta affetto dauna grossa distorsione armonica. Un segnale sinusoidale in ingresso assumeràin uscita una forma sempre più simile a quella triangolare man mano che lafrequenza aumenta.

Legame tra BW e SR Da quanto visto sopra, il condensatore di compensa-zione è responsabile sia della banda passante dell’amplificatore operazionale, inquanto viene progettato per rendere il sistema stabile e determina il prodottobanda-guadagno, sia dello slew rate.

Occorre insistere sul differente significato di questi due parametri: la bandapassante è un parametro di piccolo segnale: indica qual è la frequenza massi-ma che viene riportata sull’uscita dell’amplificatore senza attenuazione (o conun’attenuazione massima di 3 dB), per un segnale di ampiezza infinitesima. Loslew rate è invece un parametro di ampio segnale, che indica la massima velocitàdi variazione dell’uscita.

Ma, dato un certo segnale sull’uscita, quale dei due limiti interviene perprimo?

Calcoliamo il limite di slew rate per un segnale di tipo sinusoidale:

80

Vu(t) = Vpk sin(ωt)

Per trovare lo slew rate della sinusoide occorre massimizzarne la derivata:

dVu

dt

∣

∣

∣

∣

MAX

= ωVpk cos(ωt)|MAX = ωVpk

Segue che:

ωVpk ≤ SR =I0

CC=⇒ Vpk ≤ I0

ωCC=

SR

ω

Dunque la massima ampiezza di un segnale sinusoidale in uscita da un am-plificatore operazionale decresce con la frequenza con legame di tipo iperbolico.Esempio 2. Si voglia utilizzare un operazionale modello TL082 per realizzareun amplificatore con banda passante pari a f0 = 400 kHz. Qual è il massimoguadagno utilizzabile e qual è la massima ampiezza d’uscita indistorta quandoil segnale d’ingresso è una sinusoide a frequenza 400 kHz?

Bode Plot Undistorted Output

Voltage Swing

Figura 1.56: Risposta in frequenza e massima tensione d’uscita per il TL082(dal data sheet National Semiconductor).

Dal data sheet del TL082 si vede che lo slew rate vale SR = 13 V µs−1,mentre il prodotto banda guadagno è GBW = 4 MHz.

La specifica di banda passante sarà rispettata se si rimane al di sotto delprodotto banda-guadagno:

AVMAX=

GBW

f0= 10

Per quanto riguarda l’ampiezza, il massimo della derivata dell’onda sinusoidaledeve essere inferiore allo slew rate dell’operazionale:

Vpk · 2π · 4 × 105 V s−1 ≤ 17 V µs−1

VpkMAX=

132π · 0.4

V = 5.17 V

Lo stesso risultato si può ottenere utilizzando i grafici presenti sul data sheet.I due grafici più significativi sono riportati in figura 1.56.

81

Capitolo 2

Applicazionidell’amplificatoreoperazionale

Indice2.1 Configurazione invertente . . . . . . . . . . . . . . 82

2.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . . . 832.1.2 Derivatore . . . . . . . . . . . . . . . . . . . . . . . . 882.1.3 Sommatore invertente . . . . . . . . . . . . . . . . . 93

2.2 Amplificatore differenziale . . . . . . . . . . . . . . 942.3 Sommatore non invertente . . . . . . . . . . . . . . 972.4 Sommatore generalizzato . . . . . . . . . . . . . . . 992.5 Amplificatori da strumentazione . . . . . . . . . . 101

2.5.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . 1012.5.2 Compatibilità elettromagnetica . . . . . . . . . . . . 1012.5.3 Amplificatori da strumentazione . . . . . . . . . . . 1022.5.4 Amplificatore a due operazionali . . . . . . . . . . . 109

2.6 Amplificatori audio . . . . . . . . . . . . . . . . . . 1112.7 Circuiti ad alimentazione singola . . . . . . . . . . 114

In questo capitolo vengono analizzate alcune applicazioni lineari dell’am-plificatore operazionale, tra cui i vari tipi di sommatore, l’amplificatore dif-

ferenziale, l’amplificatore da strumentazione e i circuiti monoalimentati.

2.1 Configurazione invertente

Nel capitolo introduttivo sugli amplificatori operazionali abbiamo studiato i duetipi base di amplificatore costruibili a partire da questo componente: l’amplifica-tore non invertente e quello invertente. La cosa interessante della configurazioneinvertente è il fatto che l’espressione della sua transcaratteristica è estremamen-te semplice: essa consiste sostanzialmente nel rapporto tra due elementi resistivi.È possibile estendere questo tipo di topologia includendo elementi reattivi nella

82

rete di reazione, ottenendo, con due generiche impedenze Z1 e Z2 (al posto deicorrispondenti resistori R1 e R2), qualcosa di molto più generale:

Vu

Vi= −Z2

Z1

Questo significa che, scegliendo Z1 e Z2 idonee, è possibile sintetizzare confacilità funzioni di trasferimento a nostra scelta, con risultati anche molto diffe-renti da quello che potrebbe essere un semplice amplificatore. Per questo si suoldire che l’amplificatore invertente sia la “madre” di molti circuiti lineari basatisull’uso dell’amplificatore operazionale, quali filtri attivi o circuiti di vario tipo.Nei prossimi paragrafi inizieremo a presentare un primo esempio di schema ba-sato sull’amplificatore invertente. Come capiremo presto, il nome operazionaledel dispositivo di amplificazione sul quale ci stiamo basando deriva proprio dalfatto che, programmandone l’uso con alcuni elementi esterni, è possibile, in ma-niera molto semplice, ottenere operazioni matematiche di vario tipo sui segnali(derivazione, logaritmo, integrazione, combinazioni lineari).

2.1.1 Integratore

Consideriamo il circuito della figura 2.1.

vi

vu

R1

C2

Figura 2.1: Schema circuitale dell’integratore.

Si può vedere facilmente che, nel dominio di Laplace, la funzione di trasferi-mento di questo oggetto è pari a:

Vu

Vi= − 1

sC2R1

Questa topologia è detta integratore; volendo analizzare l’andamento delsegnale nel dominio del tempo, applicando l’operatore “antitrasformata di La-place” alla funzione di trasferimento, si ha:

vu(t) = L−1 Vu(s) = vu(0) − 1

R1C2

∫ t

0

vi(t)dt

Questo circuito integra il segnale in ingresso, nel dominio del tempo; daqua il nome integratore. Purtroppo, se potessimo costruire questo circuito con

83

un amplificatore ideale, non avremmo problemi di funzionamento, mentre lelimitazioni di guadagno e banda dei componenti reali portano problemi assolu-tamente non indifferenti, che andranno risolti mediante uno studio più attentodella topologia in questione.

Per caratterizzare il sistema reale è necessario verificare se esso è stabile eperciò occorre studiare il blocco di retroazione β. Esso ha un’espressione chepuò essere ricavata con i metodi dell’Elettrotecnica.

β =R1

R1 + 1/(sC2)=

sR1C2

1 + sR1C2

|A∞|

f0 dB

f0

Figura 2.2: Caratteristica ideale dell’integratore.

Il β è stato al solito ricavato semplicemente valutando la porzione di se-gnale in uscita rispetto all’ingresso, annullando temporaneamente il segnale diingresso, ossia il generatore di tensione.

Un integratore reale non si comporta come il suo modello ideale: l’a.o. nonha un guadagno veramente tendente ad infinito. Si possono ottenere delle infor-mazioni utili sul funzionamento effettivo ricordando quanto appena osservato: lasua configurazione è la stessa di quella di un amplificatore invertente nel qualele resistenze sono sostituite da generiche impedenze.

Il suo guadagno ad anello chiuso si può indicare AV e dipende sia dalguadagno d’anello Aβ dell’a.o. che dalla rete di retroazione β.

AV = −1 − β

β· Aβ

1 + Aβ

Dato che il primo fattore corrisponde al guadagno ad anello chiuso del si-stema ideale (Aβ → ∞), si suole chiamarlo A∞. Esso dipende solo dalla rete diretroazione composta da elementi passivi. Il suo andamento è molto semplice,si veda la fig. 2.2.

84

A∞ = −1 − β

β= −Z2

Z1= − 1

sC2R1

Chiamando f0 la frequenza per cui il guadagno del circuito è unitario si ha:

f0 =1

2πR1C2

A∞ (jf) = − 1jf/f0

|A| , |β|

f

|A|

|β|

f1 f0

0 dB

Figura 2.3: Diagramma di Bode di |A| e |β|.

Ma per quale intervallo di frequenze il comportamento del circuito sarà ap-prossimabile con A∞? Dobbiamo studiare il guadagno d’anello Aβ per poterrispondere a questa domanda. Assumiamo che l’amplificatore sia un normaleamplificatore operazionale compensato internamente per guadagno unitario eriportiamo su un grafico l’andamento di |A|, supponendo che il polo dominantesia a frequenza f1, e di |β|, fig. 2.3.

Per trovare il guadagno d’anello dobbiamo sommare i due grafici appena dise-gnati (ricordando che gli assi sono logaritmici, questo equivale a fare il prodottodei termini).

85

|Aβ|

ff1 f0

0 dB

Figura 2.4: Diagramma di Bode di |Aβ|.

Il grafico complessivo è riportato in fig. 2.4. Si osserva che per basse frequenzesi sommano il guadagno costante dell’amplificatore e l’andamento crescente conpendenza 20 dB/dec dovuto allo zero di trasmissione della rete β per f = 0.

In corrispondenza della frequenza f1 vi è il polo dell’amplificatore opera-zionale, dunque ai 20 dB/dec vengono sommati −20 dB/dec e si ha una zonadi funzionamento piatta; per frequenze superiori a f0, β è costante e pari a 1,quindi si ha una pendenza complessiva pari a −20 dB/dec anche nel diagrammafinale di |Aβ|. Da questo discorso si conclude che ad alte frequenze il comporta-mento del sistema, dal punto di vista della stabilità, non è diverso da quello diun voltage follower. Se l’amplificatore è stabile per reazione unitaria, allora lo èanche se usato come integratore.

Per frequenze basse tuttavia si ha un altro problema: in questo range difrequenze il guadagno di anello è una grandezza dalle dimensioni ridotte, essendonullo per la continua. Dunque il termine correttivo non ideale nell’espressionedi AV è assai influente e il comportamento del sistema si discosta molto dalcomportamento ideale.

Vediamo separatamente i due termini:

limβ→0

(

1 − β

β

)

=1β

limβ→0

(

Aβ

1 + Aβ

)

= Aβ

Da cui AV = A. Per frequenze basse il sistema non ha guadagno tendente ainfinito, come in un integratore ideale, bensì uguale al guadagno dell’operazio-nale.

Si può arrivare allo stesso risultato anche osservando che per basse frequenzeil condensatore si comporta in modo prossimo ad un circuito aperto, quindi ilcircuito perde la retroazione e ci si avvicina alla situazione di a.o. ad anelloaperto: guadagno pari ad Ad.

Ci ricordiamo però che quando si usa un amplificatore operazionale ad anelloaperto, di fatto la dinamica d’ingresso risulta praticamente nulla e l’amplifica-tore esce di linearità, portandosi in saturazione.

86

Si potrebbe pensare di ovviare al problema mandando all’ingresso dell’inte-gratore solo segnali a valor medio nullo. Di fatto però sono sufficienti le correntidi polarizzazione e la tensione di offset, tutti parametri in continua, a portare ilcircuito alla saturazione.

L’integratore è però un circuito molto utile, è dunque necessario trovare ilmodo di superare le limitazioni del circuito. Esistono due possibilità, presentatenei prossimi paragrafi.

Reset periodico

Se il sistema deve funzionare solo per un tempo limitato, è possibile azzerareperiodicamente l’uscita del circuito, facendolo lavorare solo per un periodo ditempo tale da rendere trascurabile il contributo dell’integrale della corrente dipolarizzazione. In pratica si aggiunge un interruttore elettronico che cortocir-cuita il condensatore quando l’integratore non è in uso. All’inizio del periodo diintegrazione si apre l’interruttore e lo si richiude al termine in modo da riparti-re sempre dalle stesse condizioni iniziali. Questa tecnica viene spesso adottatanella realizzazione di voltmetri a rampa.

Integratore con perdite

Se il sistema deve simulare il comportamento di un integratore in un campo difrequenze limitato che non includa la continua, è possibile modificare il circuitoin modo che esso abbia un guadagno in continua finito (fig. 2.5).

R1

R2

C

ve

vu

Figura 2.5: Circuito dell’integratore modificato dall’introduzione di R2.

La resistenza aggiunta abbassa il guadagno in continua del circuito: per bas-se frequenze il circuito si comporta come un amplificatore invertente; quando lareattanza del condensatore diventa inferiore a R2, invece, il circuito si compor-ta come un integratore. Sostanzialmente si hanno due modi di funzionamento,dipendenti dalla frequenza.

87

Si può studiare la funzione di trasferimento del circuito tenendo conto cheuna delle impedenze dell’amplificatore invertente generalizzato è composta dauna resistenza in parallelo a un condensatore.

Z2 = R2//1

sC=

R2/(sC)R2 + 1/(sC)

=R2

1 + sR2C

=⇒ Vu

Vi= −Z2

Z1= −R2

R1· 1

1 + sR2C

Dunque esiste, come già intuito, un polo a frequenza f2 = 1/(2πR2C). Apartire da una decade oltre tale polo il comportamento del circuito è analogo aquello dell’integratore.

|A∞|

ff2

0 dB

Figura 2.6: Diagramma di Bode della funzione di trasferimento dell’integratorecon perdite.

Il diagramma di Bode del modulo di A∞ è visibile in fig. 2.6. Ritroveremoquesto circuito (e anche l’integratore originario) quando parleremo di filtri attivi.Per ora basta dire che, se si eseguono su questo circuito i conti fatti in precedenzaper l’integratore, si ottiene facilmente come conclusione che il sistema è stabilee il guadagno è approssimabile a A∞ dalla continua fino ad un intorno delprodotto banda-guadagno dell’operazionale.

2.1.2 Derivatore

Lo schema del derivatore ideale è il duale rispetto a quello dell’integratore ed èriportato in fig. 2.7. La funzione di trasferimento ideale del derivatore corrispon-de alla trasformata di Laplace dell’operazione di derivazione di una funzione deltempo.

Vu

Vi= −sRC

Il diagramma di Bode di questa funzione presenta uno zero per la continua eamplificazione che aumenta proporzionalmente alla frequenza d’ingresso, comevisibile in fig. 2.8. L’amplificazione è unitaria ad una frequenza f0 = 1/(2πRC).

88

R

C

vu

ve

Figura 2.7: Schema circuitale del derivatore.

L’amplificatore operazionale non ideale non ha banda passante infinita, quin-di non potrà certamente realizzare questa funzione di trasferimento fedelmen-te oltre una certa frequenza. Inoltre occorre studiare la stabilità del sistema.Ricaviamo anche in questo caso l’espressione di β.

β =1

1/sC · [R + 1/(sC)]=

11 + sRC

L’andamento di β è visibile in fig. 2.9. Notiamo che il polo è posizionato allafrequenza di guadagno unitario f0.

Sommando i logaritmi di β e |AV | si ottiene un andamento del modulo diAβ come nella stessa figura 2.9. Si osserva che il diagramma del guadagno dianello attraversa in modo critico l’asse degli 0 dB: il derivatore potrebbe essereun sistema instabile perché i due poli complessivamente possono fornire unarotazione di fase del segnale di retroazione di 180 rispetto a quello di ingresso.Il margine di fase risulta ridotto e la stabilità o meno del sistema dipende solodalla posizione reciproca del polo dominante dell’amplificatore f1 e la frequenzaa guadagno unitario del derivatore f0.

Oltre alle limitazioni di funzionamento in frequenza per motivi analoghia quelli dell’integratore, dunque, il derivatore è affetto anche da problemi diinstabilità. Anche in questo caso è possibile risolvere parzialmente i problemiintroducendo una resistenza, in particolare in serie alla capacità. Questo risolvei problemi di stabilità, tuttavia riduce il guadagno per alte frequenze, cioè labanda di frequenze in cui si può affermare che il circuito esegue la derivatatemporale del segnale d’ingresso.

La funzione di trasferimento del circuito modificato dall’introduzione dellaresistenza aggiuntiva è ricavabile dalle espressioni delle impedenze modificate.È presente uno zero nell’origine ed un polo a frequenza fp.

Vu

Vi= −Z2

Z1= − R2

1/(sC) + R1= − sR2C

1 + sR1C; fp =

12πR1C

Anche questo circuito può essere visto come un filtro e sarà quindi ripresonel capitolo sui filtri. Per la stabilità occorre calcolare il nuovo β:

β =1 + sR1C

1 + s (R1 + R2) C

89

|A∞|

f0 dB

f0

Figura 2.8: Caratteristica ideale del derivatore.

In questo caso la rete di reazione introduce una coppia polo-zero e quindiriduce, come già asserito, i problemi di instabilità.

90

|A| , |β|

f

|A|

|β|

f1 f0

0 dB

|Aβ|

f

f1 f0

0 dB

Figura 2.9: Diagrammi di Bode dei blocchi A e β (sopra), del guadagno d’anello(sotto) per un derivatore.

91

R1

R2

C

vu

ve

Figura 2.10: Derivatore modificato con l’introduzione di una resistenza in seriealla capacità.

92

2.1.3 Sommatore invertente

La figura 2.11 riporta lo schema di un sommatore invertente.

v1

v2vu

R1

R2R3

Figura 2.11: Schema circuitale del sommatore invertente.

Questo schema deriva da quello dell’amplificatore invertente, cui si aggiun-gono dei rami costituiti dai generatori di segnale da sommare ognuno con inserie una differente resistenza collegata al morsetto invertente dell’operaziona-le. Come visto per lo schema precedente, in tutti i rami scorrerà una correnteproporzionale alla tensione ai capi del generatore di segnale collegato. Tutte lecorrenti sono sommate al morsetto invertente e convertite in tensione dallo sta-dio d’uscita. Per analizzare il circuito, dal momento che tutti gli elementi sonolineari, è possibile utilizzare la sovrapposizione degli effetti.

v1

vu

R1

R2R3

Figura 2.12: Schema circuitale del sommatore invertente con una tensione su unsolo terminale di ingresso.

Consideriamo solo il generatore di segnale V1 acceso, e gli altri spenti (fig.2.12). Vediamo che da un lato il morsetto non invertente è sempre collegato allo0V , ma di conseguenza anche il morsetto non invertente si trova a “0V virtuale”.Dal momento che solo R1 ha il proprio generatore attivo, si può dire che R3 siacollegata a 0 V su entrambi i terminali, quindi in essa non vi sarà caduta di

93

tensione, e perciò neanche circolazione di corrente per la legge di Ohm. Di fattoR3 nei calcoli potrà non essere considerata. La transcaratteristica parziale delcircuito si potrà ricondurre a quella di un normale amplificatore invertente, edunque si avrà che:

Vu

Vi

∣

∣

∣

∣

V1

= −R2

R1

Facendo lo stesso ragionamento per V2, collegato alla resistenza R3, si vedeche:

Vu

Vi

∣

∣

∣

∣

V2

= −R2

R3

Utilizzando la linearità della rete, e quindi il principio di sovrapposizionedegli effetti, si ha:

Vu = −R2

R1· V1 − R2

R3· V2

La cosa, ovviamente, è estendibile ad un numero qualunque di generatori.

2.2 Amplificatore differenziale

Abbiamo fatto le somme (invertite) ma.. possiamo anche fare generiche com-binazioni lineari di un certo numero di segnali? Vorremmo, ad esempio, avereun’uscita con la forma:

Vu = K(V1 − V2)

Perchè usiamo un K uguale per entrambi? In questo modo l’uscita dipendesolo dalla differenza tra i due segnali.

Per realizzare la funzione di trasferimento potremmo provare ad analizzareun circuito analogo a quello di fig. 2.13

Considerando un circuito del tutto analogo al precedente, se non nel fattoche sul morsetto non invertente si introduce il segnale che si vuole sommare, siottengono i seguenti contributi sfruttando la sovrapposizione degli effetti:

Vu|V1=(

1 +R2

R1

)

· V1

Vu|V2= −R2

R1· V2

Sovrapponendo gli effetti:

Vu =(

1 +R2

R1

)

V1 − R2

R1V2 = K1V1 − K2V2

In questo caso però K1 6= K2. Così, si può ottenere una certa combinazionelineare, ma non quella che desideriamo.

Il passo di partenza è buono: abbiamo scoperto che i segnali sul “+” vengonoamplificati e non invertiti (sommati), quelli sul “-” amplificati e invertiti (sot-tratti), ma non siamo riusciti ad attribuire ai due segnali il medesimo peso. Al

94

v1

v2

vu

R1

R2

Figura 2.13: Circuito candidato al titolo di amplificatore differenziale.

fine di fare ciò, serve introdurre nel circuito alcuni elementi aggiuntivi, in mododa aumentare i gradi di libertà delle nostre equazioni e poter meglio regolare ilguadagno.

Come possiamo dunque fare per avere K1 = K2 ? Dato che K1 > K2, occorreridurre il guadagno di V1. Questo si può fare mediante un partitore di tensionesul morsetto non invertente, con una topologia come in figura 2.14.

Avremo, questa volta, utilizzando all’ormai solito modo la sovrapposizionedegli effetti, i seguenti contribuiti:

V+ = V1 · R4

R3 + R4

Vu = V1 · R4

R3 + R4

(

1 +R2

R1

)

− R2

R1V2

Per ottenere lo stesso K, è necessario che i due coefficienti di moltiplicazioneper i segnali di ingresso siano uguali, e dunque si abbia che:

R4

R3 + R4

(

1 +R2

R1

)

=R2

R1−→ R4

R3 + R4=

R2

R1· R1

R1 + R2=

R2

R1 + R2

Se l’eguaglianza è verificata, allora lo è anche per i reciproci:

R4 + R3

R4=

R2 + R1

R2−→ 1 +

R3

R4= 1 +

R1

R2

Da qua:

R1

R2=

R3

R4

95

v1

v2vu

R1

R2

R3

R4

Figura 2.14: Amplificatore differenziale.

Abbiamo ora trovato la condizione tale per cui un amplificatore è differen-ziale, e cioè è in grado di fare la sottrazione tra due segnali, senza attribuiread uno dei due segnali un peso, ossia un’amplificazione in ingresso differente.Si sappia che, a causa dei parametri parassiti dell’amplificatore operazionale, lascelta ottimale delle resistenze è:

R1 = R3

R2 = R4

A sua volta, l’amplificatore differenziale è la “madre” di un’ampia famigliadi amplificatori: gli amplificatori da strumentazione. Si noti che il problema basedell’amplificatore invertente non è stato ancora risolto: questo amplificatore, co-me si vedrà in seguito, deve subire ancora evoluzioni, al fine di divenire un buonamplificatore di tensione, a causa della propria bassa impedenza di ingresso.

Guadagno di modo comune

Una problematica molto importante di questo circuito è la reiezione del modocomune.

Introducendo un segnale di modo comune nell’amplificatore differenziale, os-sia lo stesso segnale su entrambi i morsetti, da un buon amplificatore differen-ziale ci aspetteremmo che l’uscita sia nulla: la differenza di un segnale con sèstesso, è uguale a 0, segnale costantemente nullo.

Consideriamo il circuito di fig. 2.15. Si vede che, a causa del segnale VC

introdotto all’ingresso, si ha una corrente, sul resistore R1, pari a:

I1 =1

R1

[

VC − R4

R4 + R3VC

]

= VCR3

R4 + R3· 1

R1

La tensione di uscita, Vu, sarà:

96

vC

R1

R2

R3

R4

vu

Figura 2.15: Amplificatore differenziale con ingresso di modo comune.

Vu =R4

R4 + R3VC − I2R2

Dove I2 è la corrente sul resistore R2; dal momento che nell’operazionalenon entra corrente (idealmente), e che abbiamo l’espressione operativa di I1,possiamo dire che I2 = I1; quindi, sostituendo:

Vu =R4

R3 + R4VC − R2

R1· R3

R3 + R4VC =

=R4

R3 + R4

(

1 − R2

R1· R3

R4

)

VC

Il guadagno di modo comune AC , ossia il guadagno dell’amplificatore rispettoalle componenti di modo comune, ossia alle componenti “uguali” dei due segnali,è:

AC =Vu

VC=(

R4

R3 + R4

)

·(

1 − R2

R1· R3

R4

)

Continuando a rispettare la formula ottimizzata, ossia la condizione R1 = R3

e R2 = R4, si ridurrà al minimo (tendenzialmente e idealmente, a 0) il guadagnodi modo comune. Si noti però che le tolleranze delle resistenze rendono difficileottenere questa condizione in pratica.

2.3 Sommatore non invertente

Si può realizzare la somma di due o più segnali anche partendo dallo schemadell’amplificatore non invertente. Nel caso di tre segnali si ottiene il circuito difigura 2.16.

Per analizzare il circuito, utilizziamo di nuovo la sovrapposizione degli effetti:

97

Vu

VP1

VP2

VP3

RfRN

RP1

RP2

RP3

Figura 2.16: Sommatore non invertente.

Vu|VP1

=(

1 +Rf

RN

)

· RP2//RP3

RP1+ RP2

//RP3

· VP1

Analoghi contributi derivano dagli altri ingressi.Definendo RP come:

RP = RP1//RP2

//RP3

e chiamando AN il termine:

AN =Rf

RN

possiamo riscrivere l’espressione del guadagno relativo al generatore VP1come:

Vu|VP1

= (AN + 1) · RP

RP1

· VP1

La funzione di trasferimento complessiva allora è:

Vu = (AN + 1) ·(

RP

RP1

· VP1+

RP

RP2

· VP2+

RP

RP3

· VP3

)

Diversamente dal sommatore invertente, in cui il guadagno di ogni ramorisulta indipendente da quello degli altri, in questo caso variando una solaresistenza si modifica il guadagno di tutti i rami.

Quale procedura occorre seguire per progettare un sommatore non inverten-te? Vediamo come dimensionare le resistenze, data una specifica del tipo:

Vu = KP1VP1

+ KP2VP2

+ KP3VP3

Notiamo che:

KP1= (AN + 1) · RP /RP1

KP2= (AN + 1) · RP /RP2

KP3= (AN + 1) · RP /RP3

98

Sommando membro a membro le tre equazioni si ricava:

AN + 1 = KP1+ KP2

+ KP3

mentre dividendole a coppie si ottiene la relazione che deve esistere tra leresistenze:

RP3

RP1

=KP1

KP3

e

RP2

RP1

=KP1

KP2

È ovvia l’estensione a sommatori con un numero qualunque di ingressi.

2.4 Sommatore generalizzato

Il circuito precedente può assumere una forma ancor più generale aggiungendoingressi sul lato invertente dell’operazionale, come da figura 2.17.

Vu

VN1

VNn

VP1

VPp

RfRN1

RNn

RP1

RPp

Figura 2.17: Sommatore generalizzato.

Considerando un sistema con n ingressi sul lato invertente e p ingressi sullato non invertente, è possibile ricavare le equazioni di funzionamento con lasovrapposizione degli effetti.

Per quanto riguarda il guadagno riferito agli ingressi posti sul lato invertentedell’operazionale, si ha:

Vu|VNi=

Rf

RNi

· VNi

mentre per gli ingressi posti sul lato non invertente ci si può ricondurre alcaso visto nella sezione 2.3 considerando per RN :

RN = RN1//RN2

// . . . //RNn

Complessivamente, l’espressione della funzione di trasferimento sarà:

99

Vu = (AN + 1) ·p∑

j=1

RP

RPj

· VPj−

n∑

i=1

Rf

RNi

· VNi

Vediamo ora come progettare un sommatore generalizzato in cui siano datii guadagni per i diversi segnali:

Vu =p∑

j=1

KPj· VPj

−n∑

i=1

KNi· VNi

Ci troviamo di fronte a un problema: con questo circuito non è possibilesoddisfare tutti i vincoli imposti, in quanto manca un grado di libertà. Vediamoperché.

Si ha intanto che

Rf

RNi

= KNi

e si può facilmente dimostrare che

AN =Rf

RN=

n∑

i=1

KNi

ma, chiamando AP =∑p

i=1 KPi, dai conti effettuati nella sezione 2.3 sap-

piamo che

AN + 1 = AP

Come fare se le specifiche ci impongono guadagni diversi?La soluzione è semplice. Se AN < AP −1 vuol dire che dobbiamo aumentare

il “guadagno invertente”. Possiamo fare questo aggiungendo una resistenza RNx

tra morsetto invertente e 0V. È come se aggiungessimo un ingresso dal latoinvertente, collegato a un generatore identicamente nullo. Il circuito funziona seimponiamo

Rf

RNx

= KNx= AP − AN − 1

Se invece si ha AN > AP − 1 vuol dire che dobbiamo aumentare il “guada-gno non invertente”. Possiamo fare questo aggiungendo una resistenza RPx

tramorsetto non invertente e 0V. È come se aggiungessimo un ingresso dal lato noninvertente, collegato a un generatore identicamente nullo. Il circuito funziona seimponiamo

RP

RPx

= KPx= AN − 1 − AP

Nonostante la semplicità formale di questa soluzione, anche il sommatoregeneralizzato soffre del fatto che i guadagni cui sono sottoposti i segnali som-mati sul lato non invertente non sono indipendenti tra loro. Spesso si preferisceottenere il sommatore generalizzato come somma di due sommatori invertentiin cascata.

100

2.5 Amplificatori da strumentazione

2.5.1 Introduzione

Ci siamo già occupati della topologia circuitale chiamata con il nome di am-plificatore differenziale: un amplificatore in grado di realizzare la funzione ditrasferimento 2.1.

Vu

Vi= K(V1 − V2) (2.1)

Questi amplificatori sono fondamentali per molte applicazioni elettroniche:un esempio è un ricevitore di linea, ossia un dispositivo che deve ricevere se-gnali a partire da una connessione via cavo. Le interferenze elettromagneticheche insistono sul canale di trasmissione degradano il segnale, l’utilizzo di unricevitore di tipo differenziale serve ad eliminare tutte le componenti di modocomune aggiunte dal cavo.

Quando si considerano le connessioni tra sistemi analogici distanti tra loro,occorre valutare bene tutti i parametri in gioco, anche quelli che normalmentesi trascurano nel progetto di un circuito su singola scheda. Prima di analizza-re le soluzioni circuitali per ottenere un amplificatore differenziale migliore diquello già studiato, facciamo un inciso sulle problematiche introdotte nei sistemielettronici dalle connessioni, limitandoci alle basse frequenze.

2.5.2 Compatibilità elettromagnetica

In un generico sistema elettronico, come potrebbe essere ad esempio un sistemadi telecomunicazioni o l’elettronica di bordo di un’automobile, ci sono diversisotto-sistemi (moduli) che comunicano tra di loro attraverso connessioni, even-tualmente lunghe, sulle quali i vari segnali vengono trasmessi da una parteall’altra del sistema.

Un punto rilevante è il potenziale di riferimento (0 V), il quale è il nodorispetto al quale sono misurate tutte le tensioni del sistema.

Oltre al potenziale di riferimento, un altro elemento di rilievo sono le cosid-dette masse, ossia le scatole metalliche o le carcasse esterne al dispositivo. Spes-so le masse non hanno specifici scopi funzionali elettronici, tuttavia sono moltoimportanti sotto il punto di vista della compatibilità elettromagnetica: infattiesse potrebbero essere utilizzate come potenziale di riferimento se direttamentecollegate allo 0 V, oppure solo in certe condizioni, quali la radiofrequenza (col-legando, mediante un condensatore, 0 V e massa in modo che il condensatorele cortocircuiti a partire da una certa frequenza), ma potrebbero anche esserecompletamente inutilizzate. Sicuramente è importante considerare nel progettola presenza delle masse metalliche: in seguito a danni o altri motivi potrebberoformarsi contatti tra elementi attivi del circuito e masse, rendendole di fatto ri-levanti sotto il punto di vista della sicurezza elettrica. Per questo motivo spessole masse metalliche vengono collegate al potenziale di terra, che, a seconda deicasi, è o meno collegato al potenziale di riferimento.

In generale le masse, i fili, e gli altri elementi circuitali di collegamento nonsono modellabili come cortocircuiti bensì sono soggetti a diversi fenomeni dinon idealità assimilabili a resistenze, capacità e induttanze indesiderate. Adesempio, il telaio di un’automobile che si trovi in moto nei pressi di un traliccio

101

ad alta tensione potrebbe, a causa del campo elettromagnetico a bassa frequenzagenerato dalla corrente che scorre nel traliccio, essere soggetto ad una correntedi autoinduzione. Se il telaio viene usato come elemento di collegamento peril potenziale di riferimento, allora nel circuito equivalente del sistema occorreconsiderare delle tensioni di rumore VN modellabili come generatori di tensione.Altre tensioni e correnti possono essere indotte sullo stesso telaio per effetto deidiversi motori elettrici presenti sulla vettura o dei vari circuiti di potenza legatiall’accensione ed alle altre funzioni di bordo. Anche i telefonini o altre sorgentia radiofrequenza possono iniettare disturbi sul telaio.

Esistono degli accorgimenti in grado di eliminare o ridurre parte dei pro-blemi di compatibilità elettromagnetica: lo studio del collegamento delle masserispetto ai potenziali di riferimento, i modi di ridurre i parametri parassiti, e al-tri. Focalizziamoci su un problema specifico: un sistema composto da un sensoreremoto, riferito al suo potenziale di riferimento locale, che deve essere letto daun amplificatore posto su una centralina ad una certa distanza da esso. Il sen-sore e la centralina hanno un potenziale di riferimento che è solo nominalmentecomune poiché, per quanto osservato sopra, ci sono disturbi che possono crearetensioni di rumore tra il sistema e l’amplificatore. Supponiamo che il compitodel sensore sia trasformare una grandezza fisica in una tensione equivalente. Latensione misurata dal sensore sarà riferita al “suo” riferimento a 0 V. Se colle-ghiamo l’uscita del sensore all’ingresso dell’amplificatore con un semplice filo,non solo la tensione che misuriamo è la somma della tensione di uscita del sen-sore e delle tensioni di rumore indotte sul potenziale di riferimento, ma il filodi collegamento e il “ritorno di massa” formano una spira in grado di captareulteriori disturbi dall’ambiente elettromagnetico in cui il sistema è immerso.

Una semplice soluzione al problema consiste nell’effettuare una misura ditipo differenziale: il collegamento tra sensore e amplificatore viene effettuatomediante due fili, possibilmente schermati, ad esempio utilizzando un doppinoritorto, in modo che l’amplificatore esegua la differenza tra i potenziali di uscitae di riferimento del sensore. Ovviamente la tensione di modo comune non de-ve influenzare l’uscita dell’amplificatore. È cioè importante che l’amplificatoreabbia un elevato CMRR.

2.5.3 Amplificatori da strumentazione

Per i motivi espressi sopra (e anche per altre applicazioni) sono nati degli am-plificatori differenziali ad alte prestazioni. Questi amplificatori vanno sotto ilnome di amplificatore da strumentazione. Analizziamo come tale amplificatoremigliori le caratteristiche del semplice amplificatore differenziale (fig.2.18).

Come è stato spiegato nel capitolo relativo a questo circuito, dal confrontodella funzione di trasferimento con la 2.1 si ottiene che per avere un’amplifi-cazione differenziale pari a K, si deve imporre la 2.2, in cui la prima relazionepermette di avere guadagno K, mentre le altre due permettono di minimizzareil contributo della corrente di polarizzazione dell’ingresso dell’operazionale.

R2/R1 = R4/R3 = KR2 = R4

R1 = R3

(2.2)

Ma quali problemi ha questo circuito? Il principale è l’impedenza di ingresso:infatti l’impedenza vista dal morsetto invertente è pari a R1, mentre quella vista

102

V1

R3

R4

V2

R1

−

+

R2

Vu

Figura 2.18: Schema circuitale dell’amplificatore differenziale.

dal morsetto non invertente è pari a R3 + R4. Le due impedenze dunque nonsono tendenti a infinito ed inoltre sono diverse.

Il problema è più grave di quello che sembra a prima vista. Infatti R1 ed R3

non determinano solo l’impedenza d’ingresso, ma anche il guadagno (o meglio iguadagni) dello stadio.

Se i segnali di ingresso provengono da circuiti con impedenza d’uscita nonnulla, allora i guadagni dei due canali sono modificati dal valore dell’impdedenzavista dagli ingressi. Chiamando Req1 la resistenza equivalente di Thevenin delgeneratore V1 e Req2 quella del generatore V2, i guadagni reali dei due canalisono:

K2 =R2

R1 + Req2

K1 =(

1 +R2

R1 + Req2

)

· R4

R3 + R4 + Req1

risulta evidente che entrambi i guadagni sono inferiori a quello di progetto edinoltre, se Req2 6= Req1, anche K1 6= K2. Quest’ultima condizione è la peggiore:infatti in questo caso il guadagno di modo comune non è più nullo e quindi ilCMRR si abbassa.

Lo stesso effetto di riduzione del CMRR si ha a causa delle tolleranze delleresistenze usate nella rete di reazione. Infatti le tolleranze delle resistenze posso-no rendere diversi i guadagni dei due rami anche in presenza segnali d’ingressocon impedenze equivalenti identiche.

Quest’ultimo problema viene risolto integrando le quattro resistenze del dif-ferenziale assieme all’operazionale ed eseguendo a posteriori una taratura laserdei valori.

Per eliminare invece i problemi dovuti all’impedenza d’ingresso si possonoanteporre all’amplificatore dei moduli svolgenti la funzione di buffer, cioè di-saccoppiatori di impedenza come lo stadio voltage follower (fig.2.19). I voltagefollower hanno altissima impedenza di ingresso e bassissima impedenza di uscita.

103

Regolazione del guadagno

Il circuito 2.19 è un buon amplificatore differenziale ma ha guadagno K fisso.Stante la necessità di integrare le resistenze per avere un buon CMRR, sarebbeutile avere un circuito in cui il guadagno fosse programmabile cambiando unasola resistenza, senza creare problemi al modo comune.

Per ottenere questo risultato è possibile sostituire i voltage follower con de-gli amplificatori non invertenti, in cui però le reti di reazione sono legate traloro introducendo una resistenza R tra i due ingressi invertenti degli stadi diamplificazione (fig. 2.20). Il circuito con questi ultimi accorgimenti funge daamplificatore differenziale con CMRR elevatissimo e guadagno K variabile conestrema semplicità.

Se viene applicato un segnale di modo comune VC in ingresso al sistema,cioè sui terminali non invertenti dei due stadi di pre-amplificazione, si ottieneche anche i terminali invertenti si trovano a VC perché gli a.o. si trovano in statodi funzionamento lineare e quindi vd = 0.

La caduta di tensione sulla resistenza R di regolazione del guadagno in questocaso è nulla perché i suoi estremi sono allo stesso potenziale VC . Allora anchela corrente circolante attraverso R è conseguentemente nulla e come essa anchequelle circolanti in Ra e Rb perché le tre resistenze sono sostanzialmente in serie(non entrano correnti sensibili nei terminali di ingresso dell’a.o.).

Dato che non vi è caduta di tensione su Ra ed Rb, la VC si trova anche sull’u-scita degli amplificatori non invertenti che quindi in questo caso si comportanocome dei voltage follower. La reiezione di modo comune dipende perciò dall’am-plificatore differenziale finale, perché ai suoi ingressi si trovano esattamente lestesse tensioni VC e cioè lo stesso segnale di modo comune presente all’ingressodel sistema.

Al contrario di VC , un segnale differenziale vd = V1−V2 in ingresso al sistemasi trasmette ai capi della resistenza R (v+ = v−) e causa in essa la circolazionedi una corrente I.

I =V1 − V2

R

Dal momento che negli operazionali non entra corrente, I scorre anche attra-verso le resistenze Ra e Rb. La tensione differenziale in ingresso all’amplificatorefinale si può ricavare da un’equazione alla maglia passante per le R, Ra e Rb.

Vu1 − Vu2 =V1 − V2

R· (Ra + R + Rb) (2.3)

Combinando le funzione di trasferimento dello stadio finale e l’espressionedell’uscita differenziale dei preamplificatori 2.3, si trova il legame complessivoche lega l’ingresso e l’uscita del sistema. Inoltre sono sempre considerate validele ipotesi di ottimizzazione dell’offset e CMRR 2.2.

R2

R1=

R4

R3

Vu = (Vu1 − Vu2)R2

R1=

Ra + R + Rb

R· R2

R1· (V1 − V2)

Ad =Ra + R + Rb

R· R2

R1(2.4)

104

−

+1

V1V1

R3

R4

−

+

2V2 V2

R1

−

+

R2

Vu

Figura 2.19: Schema dell’almplificatore che impiega dei voltage follower comebuffer.

−

+1

V1

Ra

Vu1R3

R4

−

+

2V2

Rb

Vu2

R

I

R1

−

+

R2

Vu

Figura 2.20: Un amplificatore da strumentazione.

105

Allora l’amplificazione differenziale del sistema Ad(R) è funzione di R e quin-di è facilmente regolabile. Tuttavia questa valida configurazione è ulteriormentemigliorabile con l’introduzione di due ingressi ausiliari.

Amplificatore da strumentazione completo

−

+V1

Ra

R3

R4

−

+V2

Rb

R

R1

−

+

R2

Vu

−

+

−

+ REF

SENSE

Figura 2.21: Un amplificatore da strumentazione con l’aggiunta dei terminaliSENSE e REF.

Nell’instrumentation amplifier di figura 2.21 sono stati aggiunti altri dueingressi collegati a dei voltage follower: il terminale SENSE e quello REF. Gliamplificatori da strumentazione integrati presenti in commercio dispongono nor-malmente di un numero di ingressi che non si limita a quelli corrispondenti aiterminali di alimentazione, ingresso, uscita e resistenza di regolazione. Nella suaforma più completa, dunque, un amplificatore da strumentazione si rappresentacon il simbolo di figura 2.22.

Terminale di SENSE

Supponendo di dover applicare in serie a Vu un semplice amplificatore per au-mentare la potenza del segnale di uscita, è possibile ridurre le distorsioni in-trodotte da tale stadio inserendo il medesimo nella rete di reazione dell’am-plificatore da strumentazione, modificando il collegamento della resistenza R2

dell’amplificatore differenziale (fig. 2.23).Se si collegasse l’uscita dell’amplificatore da strumentazione all’ingresso dello

stadio di potenza mantenendo la retroazione del terzo op-amp (amplificatore dif-

106

R

V1

V2

SENSE

Vu

VREF

Figura 2.22: Simbolo dell’amplificatore da strumentazione.

in−amp amp classe B

R

V1

V2

SENSE

VuV ′

u

Figura 2.23: Sistema di amplificazione composto da un amplificatore da stru-mentazione e uno di potenza. Per ridurre le distorsioni si utilizza la retroazionecollegando il terminale di uscita di potenza con il SENSE dell’in-amp.

ferenziale) collegata tra i suoi stessi terminali di uscita e invertente, le distorsionidell’amplificatore di potenza si ritroverebbero sull’uscita del sistema.

Se invece di collegare la resistenza di retroazione R2 sull’uscita V ′

u la su col-lega su Vu (2.23, uscita dell’amplificatore di potenza, si ottiene che concettual-mente l’amplificatore differenziale e quello di potenza diventano un solo bloccomodellabile come un solo operazionale. Quindi l’analisi del modello risultante(analogo a quello di un amplificatore differenziale) è descritto da un’equazioneche lega direttamente le tensioni provenienti dagli stadi di preamplificazione el’uscita di sistema.

Vu = K(V1 − V2)

Dal punto di vista pratico scompaiono le distorsioni, che vengono ridotte alivelli impercettibili dalla retroazione.

Disaccoppiamento delle impedenze Se si collegassero direttamente me-diante una resistenza l’uscita dello stadio di potenza e il terminale invertentedell’amplificatore differenziale si otterrebbe la retroazione che è stata descrit-ta nel paragrafo precedente. Tuttavia eventuali resistenze parassite presenti nelcollegamento tra l’uscita dell’amplificatore di potenza e R2 sarebbero percorsedalla corrente che scorre nella rete di reazione e varierebbero il guadagno K delsistema.

107

Anche in questo caso è conveniente impiegare un voltage follower che presentiun’impedenza elevata dalla parte del carico, in modo da non permettere cadutedi tensione sui collegamenti esterni e fornire bassisima impedenza alla rete direazione.

Terminale REF

L’introduzione del terminale REF consente di sommare una tensione costanteall’uscita dell’amplificatore da strumentazione, la quale può essere estremamen-te utile e vantaggiosa in un’ampia gamma di applicazioni. Consente di realizzareuna funzione di trasferimento lineare con la disponibilità di parametri di pro-getto corrispondenti alla pendenza m e all’intercetta q di una retta del tipoy = mx + q dove si possono fare le seguenti corrispondenze.

• y = Vu è la tensione di uscita dell’in-amp.

• x = V1 − V2 è la tensione differenziale in ingresso.

• m = Ad(R) è l’amplificazione differenziale, funzione della resistenza R.

• q = VREF è il valore dell’uscita quando x = 0.

È semplice determinare il meccanismo secondo cui agisce la tensione di ri-ferimento VREF studiando i contributi sull’uscita con la sovrapposizione deglieffetti. Si tenga presente che è sempre valida la relazione sulle resistenze chemassimizza il CMRR.

Vu|VREF= VREF · R3

R3 + R4·(

1 +R2

R1

)

R1 + R2 = R3 + R4 =⇒ Vu|VREF= VREF

Allora la transcaratteristica finale dell’amplificatore da strumentazione è:

Vu =R2

R1· Ra + R + Rb

R· (V1 − V2) + VREF

Considerazioni conclusive

L’amplificatore da strumentazione viene realizzato integrando gli operazionali ele resistenze nello stesso package, lasciando raggiungibili dall’esterno i terminalidi alimentazione, ingressi, uscite, resistenza R, riferimento e retroazione.

Infine il nome di amplificatore da strumentazione deriva dal fatto che trovalargo impiego in tutti i sistemi di misura o di amplificazione di segnali pro-venienti da trasduttori che richiedano un’elevata reiezione del rumore (o dellacomponente di segnale)di modo comune.

Un esempio di integrato di questo tipo è l’INA114, in-amp generico che puòfornire un guadagno 1 < G < 104, presenta CMRR = 115 dB @G = 1000. Laregolazione del guadagno è semplicemente calcolabile dalla formula che è stataricavata precedentemente (eq.2.4).

G = 1 +50 kΩ

R

108

2.5.4 Amplificatore a due operazionali

Esiste un’altra configurazione in grado di funzionare come amplificatore da stru-mentazione, basata su due soli amplificatori operazionali. Vedremo che que-sta configurazione ha prestazioni inferiori a quella presentata sopra, ma la suamaggiore semplicità porta a sceglierla in diverse occasioni.

Lo schema iniziale è visibile in figura 2.24 Ricaviamo quali sono le condizioni

−

+−

+V2

R4

R3

VREF

R1 R2

Vu1

V1

Vu

Figura 2.24: Un amplificatore da strumentazione con due operazionali (schemainiziale).

affinché questa configurazione si comporti come un amplificatore differenziale.La transcaratteristica è:

Vu = V1 ·(

1 +R2

R1

)

− V2 ·(

1 +R4

R3

)

· R2

R1+ VREF · R4

R3· R2

R1

Per avere un amplificatore differenziale i guadagni relativi ai due segnali V1

e V2 devono essere identici, cioè:

1 +R2

R1=

R2

R1+

R4

R3· R2

R1

La scelta normale consiste in:

R4 = R1, R3 = R2

Che porta infine a:

Vu = (V1 − V2) ·(

1 +R2

R1

)

+ VREF

Compariamo questo schema con quello ricavato per l’amplificatore con tre ope-razionali:

• entrambi gli schemi offrono impedenza molto elevata su entrambi gli in-gressi;

• ad entrambi è possibile sommare una tensione di riferimento VREF pertraslare l’uscita e questa tensione è riportata in uscita con guadagnounitario;

• in questo schema non si può variare il guadagno differenziale agendo suuna sola resistenza.

109

−

+−

+V2

R4

R3

VREF

R1 R2

Vu1

V1

Vu

R5

I

Figura 2.25: Un amplificatore da strumentazione con due operazionali (schemafinale).

Possiamo facilmente modificare il circuito in modo da risolvere anche l’ultimopunto.

Nello schema di fig. 2.25 è stata aggiunta la resistenza R5. Valutiamone glieffetti. I due capi della resistenza si trovano rispettivamente a tensione V1 e V2.Dunque la corrente che scorre in R5 vale I = (V1 − V2)/R5. I due nodi tra cuiscorre la corrente si trovano a massa virtuale. Per tenere conto in modo semplicedi questa corrente aggiuntiva possiamo ragionare su un circuito equivalente aquello dato, visibile in fig. 2.26, in cui nei due nodi a massa virtuale entra lastessa corrente I trovata sopra.

−

+−

+V2

R1

R2

VREF

R1 R2

Vu1

V1

Vu

R5

(V1 − V2) (V2 − V1)R5

Figura 2.26: Circuito equivalente dell’amplificatore da strumentazione con dueoperazionali.

Possiamo ulteriormente semplificare i conti osservando che, essendo R5 in-fluente solo sul modo differenziale, le condizioni trovate sopra per le altre resi-stenze continuano ad essere valide, quindi la transcaratteristica diventa:

Vu = (V1 − V2) ·(

1 +R2

R1

)

+ (V1 − V2) · R2

R1

R1

R5− (V2 − V1) · R2

R5+ VREF

Con le opportune semplificazioni si ottiene infine:

Vu = (V1 − V2) ·(

1 +R2

R1+ 2 · R2

R5

)

+ VREF

110

In conclusione, anche questo circuito permette di modificare il guadagno dif-ferenziale agendo su una sola resistenza. La limitazione più grossa di questosistema risiede nel comportamento in frequenza: i due segnali di ingresso so-no applicati in punti del circuito che presentano un cammino elettrico diversorispetto all’uscita. Infatti il segnale V2 viene elaborato da due amplificatori ope-razionali, mentre V1 viene applicato al secondo e confrontato con l’uscita delprimo. Questo causa dei problemi in alta frequenza, quando lo sfasamento ope-rato dal primo operazionale rispetto al comportamento in continua non è piùtrascurabile. Questa soluzione è utilizzata solo per segnali a bassa frequenza.

2.6 Amplificatori audio

Tutti gli utilizzi studiati finora dell’amplificatore operazionale (tranne il deriva-tore) prevedono che la banda passante del circuito comprenda la continua.

Esistono però molte applicazioni in cui non è richiesto amplificare la conti-nua, anzi è opportuno eliminare la componente continua del segnale d’ingresso,che potrebbe causare limitazioni nella dinamica di ingresso/uscita del circuito.In generale si chiamano amplificatori audio quei circuiti che lavorano su unabanda di frequenze che non include la continua ma non è così ampia da essereclassificata radiofrequenza. La banda audio nominale comprende le frequenzetra 20 Hz e 20 kHz, se si intende riprodurre musica ad alta fedeltà, da 300 Hz a3200 Hz se si vuole gestire un segnale telefonico, ma le tecniche e gli schemi pos-sono essere utilizzati anche per segnali a frequenza più alta o più bassa rispettoa questi limiti, con i dovuti aggiustamenti delle costanti di tempo.

L’eliminazione della continua si ottiene come già fatto in corsi precedentiper i circuiti amplificatori a singolo transistor, ma occorre prestare attenzio-ne ad alcune regole base, che verranno illustrate nel seguito lavorando su unamplificatore non invertente per banda audio.

Vi

C3R3

C1

R1

−

+

R2

Vu

C2

Figura 2.27: Schema circuitale dell’amplificatore audio.

111

Lo schema del circuito è riportato in fig. 2.27. Rispetto all’analogo circuitoche amplifica anche la continua sono stati aggiunti tre condensatori ed è impor-tante notare la presenza della resistenza R3. Analizziamo la funzione di ciascunodi questi componenti, partendo dall’ingresso.

Sul terminale d’ingresso sono presenti R3 e C3. La funzione del condensa-tore è ovvia: serve ad eliminare una possibile componente continua dal segnaled’ingresso. Per quanto riguarda R3, il suo inserimento è necessario. Infatti ri-cordiamo che negli ingressi dell’amplificatore operazionale deve poter scorrere lacorrente di polarizzazione, è quindi necessario un percorso in continua per talecorrente verso l’alimentazione. I due componenti introducono inoltre uno zeronell’origine e un polo a bassa frequenza, utile per definire il limite inferiore dellabanda passante del sistema.

Il condensatore C1 è stato inserito per disaccoppiare il comportamento infrequenza dell’ampificatore dal comportamento in continua. Infatti in continuaC1 è un circuito aperto e il guadagno dell’amplificatore è unitario. Ma perché ciinteressa il guadagno dell’amplificatore per la continua, se abbiamo la appenaeliminata tramite il condensatore C3? La risposta è di nuovo relativa ai para-metri parassiti dell’amplificatore operazionale: la tensione di offset di ingressoVoff si ritrova in uscita amplificata di un fattore pari al guadagno in continuadell’amplificatore, che in questo modo è minimizzato. Sempre per gli offset, ilvalore ottimale di R3 sarà R3 = R2 in quanto R1 in continua non fa parte dellarete di reazione. C1, R1 e R2 introducono una coppia zero-polo nella funzione ditrasferimento ed è bene che la frequenza del polo sia almeno una decade sottoil limite inferiore della banda passante, determinato da R3 e C3.

Il condensatore C2 infine interviene ad alta frequenza introducendo un poloche limita la banda dell’amplificatore. Anche questo polo si aggiunge per mi-gliorare le caratteristiche del sistema, questa volta relativamente al rumore. Sela banda passante dell’amplificatore risultasse superiore al necessario, il sistemaamplificherebbe anche eventuali componenti di rumore fuori banda, che potreb-bero nuocere agli stadi successivi. C2 inserisce anche uno zero a frequenza piùalta del polo. Quando C2 si comporta come un cortocircuito, l’amplificatore haguadagno unitario.

Esempio 3. Si dimensioni un amplificatore audio non invertente che rispondaalle seguenti specifiche:

• banda passante a −3 dB: da 20 Hz a 20 kHz;

• guadagno a centro banda: 10 ± 10%;

• utilizzo di componenti normalizzati della serie E12;

• amplificatore operazionale: LM741;

• impedenza di ingresso: 100 ± 10 kΩ;

• tensione di alimentazione: ±15 V.

Le specifiche di progetto in banda passante sono simili a quelle di un ampli-ficatore non invertente standard. La psecifica sull’impedenza d’ingresso fissa ilvalore di R3 a 100 kΩ. Poiché per gli offset la resistenza R1 non conta, R2 = R3.

112

A questo punto possiamo fissare il guadagno definendo R1 e quindi assegnarealle resistenze i seguenti valori:

R2 = 100 kΩR1 = 10 kΩR3 = 100 kΩ

Con questa selezione il guadagno nominale in banda vale 11, comunque all’in-terno delle specifiche.

Occorre ora assegnare un valore ai condensatori. Poiché C2 sarà dimensio-nato per intervenire a frequenze molto più alte di C3 e C1, possiamo consi-derare separatamente i suoi effetti, sostituendo gli altri condensatori con deicortocircuiti.

La funzione di trasferimento in alta frequenza ha la seguente espressione:

Vu

Vi=

R1 + R2

R1· s(R1//R2)C2 + 1

sR2C2 + 1

da cui la frequenza del polo è:

fp2 =1

2πR2C2=⇒ C2 =

12π · 20 kHz · 100 kΩ

= 80 pF

Si può scegliere il valore normalizzato C2 = 68 pF.Occorre ora dimensionare i due condensatori responsabili del comportamento

in bassa frequenza. Essi non si influenzano a vicenda, nel senso che le frequenzedei due poli sono indipendenti, ma i loro effetti si sommano sulla funzione di tra-sferimento. Consideriamo dapprima C1, valutando la funzione di trasferimentoche si avrebbe se C3 non fosse presente e l’ingresso fosse collegato direttamenteal morsetto non invertente dell’operazionale.

In questo caso la funzione di trasferimento sarebbe:

Vu

V+=

s(R1 + R2)C1 + 1sR1C1 + 1

Dunque la frequenza del polo introdotto da C1 vale:

fp1 =1

2πR1C1

Per quanto riguarda C3, possiamo trascurare il carico sul partitore dovutoall’ingresso dell’operazionale in quanto la resistenza di ingresso dell’amplificatoreè estremamente elevata. Dunque la tensione sull’ingresso non invertente saràsemplicemente:

V+

Vi=

sR3C3

sR3C3 + 1

di conseguenza il polo introdotto da C3 vale:

fp3 =1

2πR3C3

Ora dobbiamo decidere quale polo piazzare al limite inferiore della bandapassante dell’amplificatore: l’altro polo sarà posizionato una decade più sottoin modo da non aumentare la pendenza della caratteristica intorno al limite

113

inferiore della banda e quindi non alterare il valore della frequenza a −3 dB.Dato che la resistenza R3 è più grossa di R1, conviene assegnarla al polo afrequenza più bassa, in modo da ridurre il valore del condensatore associato.

Possiamo quindi scrivere:

C1 =1

2π · 20 Hz · 10 kΩ= 800 nF

C3 =1

2π · 2 Hz · 100 kΩ= 800 nF

Quindi C1 e C3 saranno due condensatori uguali di valore normalizzato paria 820 nF.

A questo punto possiamo ricalcolare le frequenze dei poli con i valori nor-malizzati dei condensatori, aggiungere le frequenze degli zeri e disegnare ildiagramma di Bode della funzione di trasferimento:

fz1 = 1.8 Hz; fp3 = 1.9 Hz; fp1 = 19 Hz; fp2 = 23 kHz; fz2 = 260 kHz.

∣

∣

∣

Vu

Vi

∣

∣

∣

f10 Hz 100 Hz 1 kHz 10 kHz 100 kHz

fz2fp2fp1fp3fz1

0 dB

20.8 dB

Figura 2.28: Diagramma di Bode del modulo della funzione di trasferimentodell’amplificatore audio.

Il modulo della funzione di trasferimento è riportato in fig. 2.28.

2.7 Circuiti ad alimentazione singola

Finora l’amplificatore operazionale è stato alimentato con tensioni simmetriche,ossia con una tensione VAL e la sua opposta −VAL, ma a meno di particolariapplicazioni che richiedano questa soluzione, spesso i sistemi vengono alimen-tati soltanto con una tensione mentre il secondo morsetto viene collegato alpotenziale di riferimento.

114

I circuiti descritti precedentemente possono essere alimentati con una singolatensione, al costo di ridurre la loro dinamica di ingresso: ad esempio utilizzandoVAL = 15 V invece della coppia di alimentazioni VAL = ±15 V, l’operazionalepuò funzionare comunque, ma dal momento che la dinamica di alimentazioneè dimezzata (si perdono tutte le tensioni negative), anche quella di ingressosubisce almeno un dimezzamento.

Se vengono perse le tensioni di alimentazione negative rispetto agli 0 V diriferimento, neanche il segnale di uscita può più assumere valori al di sottodello zero. Tuttavia il funzionamento corrispondente a segnali positivi non variasensibilmente, purché siano appunto rispettate le dinamiche di ingresso e uscita.

Il circuito può accettare segnali negativi in ingresso in due casi:

• se la banda passante non prevede la continua, allora si può disaccoppiare ilsegnale d’ingresso tramite un condensatore e polarizzare opportunamentelo stadio;

• nel caso di amplificatore invertente, è possibile applicare segnali di in-gresso negativi eventualmente aggiungendo dei circuiti di protezione cheintervengano in caso di mancanza di alimentazione.

Nel seguito esamineremo due esempi di circuiti con alimentazione singola.

Esempio 4. Si progetti un amplificatore che risponda alle specifiche seguenti:

• Dinamica segnale di ingresso: 1 V–2 V;

• Tensione d’uscita Vu = 0.5 V quando Vi = 1 V;

• Tensione d’uscita Vu = 4.5 V quando Vi = 2 V;

• VAL = 5 V, −VAL = 0 V;

• Amplificatore operazionale rail-to-rail tipo LMH6645;

• Si scelgano per le resistenze valori normalizzati nella serie E96.

Il primo passo consiste nel determinare graficamente la transcaratteristica delcircuito, la quale è un segmento di retta dato che l’andamento è lineare (figura2.29).

L’espressione della retta su cui giace il segmento della caratteristica si ricavadalle coordinate di due punti che vi appartengono.

Vu = 4(Vi − 0.875 V) = 4Vi − 3.5 V

Al fine di realizzare la tensione di riferimento costante di −3.5 V, si collegasull’ingresso invertente un segnale derivato dall’alimentazione che effettua unatraslazione della caratteristica (fig.2.30).

VAL è collegata al morsetto di alimentazione dell’integrato ma anche all’in-gresso invertente dell’amplificatore operazionale tramite R4. In questo modo latranscaratteristica può essere determinata con la sovrapposizione degli effetti.

Vu = Vi

(

1 +R2

R1//R4

)

− VAL · R2

R4

Il rapporto R2/R4 si impone considerando che:

115

Vu

Vi

1 V 2 V 3 V

1 V

2 V

3 V

4 V

Figura 2.29: Transcaratteristica circuitale dalle specifiche dell’esempio 4.

−

+Vi

R3

R1

VAL

R4 R2

Vu

Figura 2.30: Circuito dell’amplificatore dell’esempio 4.

VAL · R2

R4= 3.5 V =⇒ R2

R4=

3.5 V5 V

= 0.7

L’altra condizione è:

1 +R2

R1//R4= 4

Per il dimensionamento delle resistenze possiamo notare che la tensione dioffset tipica dell’operazionale vale 1 mV, mentre la corrente di offset tipica è di1 nA. Dunque

R2 <<AV · Voff

Ioff=

4 · 1 mV1 nA

= 4 MΩ

Fissiamo allora R2 = 100 kΩ. Questo porta a R4 = 143 kΩ (valore che com-pare nella serie E96). Sostituendo i valori trovati nell’espressione contente R1

si ottiene R1 = 43.5 kΩ. Il valore normalizzato più vicino nella serie E96 èR1 = 43.2 kΩ. Rimane da calcolare R3 che è pari al parallelo delle altre treresistenze. Il calcolo porta a R3 = 24.9 kΩ, che esiste nella serie E96.

Esempio 5. Si realizzi un amplificatore invertente per un segnale in banda audio(da 20 Hz a 20 kHz) con AV = 10±10% e VAL = 5 V. Si utilizzi un amplificatoreoperazionale LM324 e resistenze normalizzate della serie E12.

116

R3

R4

R1

R2

VuVi

VAL

C1

C2

C3

Figura 2.31: Amplificatore corrispondente all’esempio 5.

Lo schema di riferimento è riportato in fig. 2.31. I due condensatori C1 eC2 limitano la banda passante rispettivamente per basse ed alte frequenze. Leresistenze R3 e R4 forniscono la polarizzazione al segnale per massimizzare la di-namica d’uscita. Il condensatore C3 serve a ridurre il rumore iniettato sul segnaledalla tensione di alimentazione collegata all’ingresso non invertente tramite R3.

Per prima cosa occorre valutare la dinamica di ingresso e di uscita dell’am-plificatore operazionale. Nel caso dell’LM324 alimentato a 5 V la dinamica diingresso di modo comune è il campo 0 V–3.5 V. La dinamica d’uscita ha valorisimili, ma, come sempre, dipende dal carico.

La rete di polarizzazione formata da R3 e R4 determina il valor medio delsegnale d’uscita. Si noti che per la continua il guadagno dell’amplificatore vi-sto dal morsetto non invertente vale ADC = 1, quindi la tensione presente sulmorsetto non invertente si ritroverà anche all’uscita dell’amplificatore. Dato chela dinamica d’uscita e di ingresso sono praticamente coincidenti, ha senso de-finire come valor medio di uscita la metà della dinamica, cioè 1.75 V. Alloral’equazione che definisce il rapporto tra le due resistenze vale:

VAL · R4

R3 + R4= 1.75 V

Da cui R3/R4 = 1.86. Per minimizzare gli offset il parallelo di queste resistenzedeve essere pari alla resistenza vista dal morsetto invertente in continua. Da-to che il condensatore C1 esclude in continua il contributo di R1, si ha cheR3//R4 = R2.

Il guadagno in banda vale AV = −R2/R1. Per dimensionare R2 si possonofare le solite considerazioni sugli offset, verificando dal data sheet i parame-

117

tri parassiti dell’amplificatore: la tensione di offset tipica dell’operazionale vale2 mV, mentre la corrente di offset tipica è di 5 nA.

R2 <<ADC · Voff

Ioff=

1 · 2 mV5 nA

= 400 kΩ

Possiamo scegliere allora R2 = 39 kΩ. Questa condizione produce R4 =60 kΩ. La resistenza della serie E12 più vicina è R4 = 56 kΩ. Allora R3 = 56 kΩ ·1.86 = 104 kΩ che viene normalizzata a R3 = 100 kΩ. Rimane da dimensionare laresistenza R1, che però definisce il guadagno in banda e quindi vale R1 = 3.9 kΩ.

A questo punto si possono ricavare i valori dei condensatori. Essendo ledue costanti di tempo separate da più di una decade è possibile considerarliseparatamente. Di fatto abbiamo già calcolato i contributi dei condensatori incircuiti analoghi, nella sezione 2.1.1 per C2 e in 2.1.2 per C1. I due poli sonoquindi piazzati in:

fp2 =1

2πR2C2=⇒ C2 =

12π39 kΩ · 20 kHz

= 204 pF

fp1 =1

2πR1C1=⇒ C1 =

12π3.9 kΩ · 20 Hz

= 2.04 µF

I valori normalizzati più vicini sono C2 = 180 pF e C1 = 2.2 µF (si sceglie ilvalore normalizzato in modo da garantire che la banda passante non sia mai piùpiccola delle specifiche).

Rimane da dimensionare C3. Questo condensatore non è a priori necessario,ma è molto utile per evitare di iniettare sul segnale del rumore provenientedalla tensione di alimentazione. In effetti VAL non è distinguibile da un segnaleapplicato sul morsetto non invertente dell’operazionale, il quale viene amplificatodi un fattore pari a:

AVAL=

1.755

(1 + AV ) = 3.85

A seconda dell’alimentatore utilizzato e dei disturbi iniettati sull’alimentazionedai vari carichi collegati, si possono avere diversi tipi di rumore. Il più impor-tante per la banda trattata dal nostro amplificatore è quasi sempre un residuodi ondulazione (ripple) a frequenza doppia rispetto a quella della rete di di-stribuzione dell’energia elettrica. Questo ripple può anche raggiungere qualchedecina di millivolt e rappresentare dunque un disturbo molto importante. Si puòagevolmente trovare che la frequenza del polo vale:

fp3 =1

2π(R3//R4)C3

Possiamo imporre fp3 = 2.5 Hz. In questo modo un eventuale rumore a 100 Hzsull’alimentazione sarà riportato in uscita attenuato di circa 20 dB nonostantel’amplificazione che abbiamo considerato sopra. Facendo i conti si ottiene C3 =51 µF. Il valore normalizzato più prossimo è C3 = 47 µF. Si può utilizzare uncondensatore elettrolitico, in quanto la tensione ai capi ha sempre lo stessosegno.

118

Capitolo 3

Filtri attivi

Indice3.1 Filtri del primo ordine . . . . . . . . . . . . . . . . 121

3.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . . . 1223.1.2 Passa-basso . . . . . . . . . . . . . . . . . . . . . . . 1233.1.3 Derivatore e passa-alto . . . . . . . . . . . . . . . . . 1243.1.4 Passa-banda . . . . . . . . . . . . . . . . . . . . . . . 1253.1.5 Rotatore di fase . . . . . . . . . . . . . . . . . . . . . 126

3.2 Filtri del II ordine . . . . . . . . . . . . . . . . . . . 1283.2.1 Passa-basso . . . . . . . . . . . . . . . . . . . . . . . 1283.2.2 Passa-alto . . . . . . . . . . . . . . . . . . . . . . . . 1303.2.3 Passa-banda . . . . . . . . . . . . . . . . . . . . . . . 1313.2.4 Elimina-banda . . . . . . . . . . . . . . . . . . . . . 1323.2.5 Passa tutto o giratore . . . . . . . . . . . . . . . . . 133

3.3 Circuiti per filtri del II ordine . . . . . . . . . . . . 1333.3.1 Celle a guadagno finito . . . . . . . . . . . . . . . . 1343.3.2 Celle a guadagno infinito . . . . . . . . . . . . . . . 1403.3.3 Celle basate su amplificatori operazionali multipli . . 143

3.4 Filtri di ordine superiore al II . . . . . . . . . . . . 1473.4.1 Maschera di progetto . . . . . . . . . . . . . . . . . . 1483.4.2 Risposte standard . . . . . . . . . . . . . . . . . . . 1483.4.3 Progetto di un filtro passa basso . . . . . . . . . . . 1493.4.4 Circuito di simulazione di un’induttanza . . . . . . . 1503.4.5 Dati per il progetto di filtri passa-basso . . . . . . . 152

3.5 Filtri a capacità commutate . . . . . . . . . . . . . 1593.5.1 Principio di funzionamento . . . . . . . . . . . . . . 1593.5.2 Integratore . . . . . . . . . . . . . . . . . . . . . . . 1613.5.3 Limiti di frequenza di clock . . . . . . . . . . . . . . 1633.5.4 Effetti delle capacità parassite . . . . . . . . . . . . 1643.5.5 Integratori stray insensitive . . . . . . . . . . . . . . 1653.5.6 Comportamento in frequenza . . . . . . . . . . . . . 1663.5.7 Filtro del secondo ordine con cella biquadratica . . . 1683.5.8 Approfondimenti . . . . . . . . . . . . . . . . . . . . 169

Un filtro è un qualunque doppio bipolo (sistema con una porta di ingressoed una di uscita) la cui funzione di trasferimento non è indipendente dalla

frequenza. I filtri hanno applicazioni innumerevoli in elettronica e nei sistemi di

119

telecomunicazioni. La realizzazione di filtri può essere effettuata con molte tecni-che diverse, a seconda del campo di frequenza ed in generale delle caratteristichee specifiche del sistema di cui il filtro deve fare parte. Le tecniche di realizza-zione possono prevedere l’uso di soli componenti passivi, oppure di componentiattivi e passivi, di sistemi campionati, di sistemi numerici. In questo capitoloci si limita allo studio dei filtri attivi, cioè dei filtri costituiti da componentipassivi (resistenze e condensatori) e da amplificatori operazionali. Rispetto aifiltri che impiegano solo componenti passivi, i filtri attivi hanno il sostanzialevantaggio di non richiedere l’uso di induttanze, che sono, tra i componenti pas-sivi, quelli più problematici da realizzare, soprattutto per applicazioni in bassafrequenza, in quanto difficilmente miniaturizzabili, imprecise, pesanti e gravateda molti parametri parassiti. Tali componenti nei filtri attivi sono sostituiti daamplificatori operazionali (componenti attivi “quasi” ideali). A bassa frequenzale induttanze trovano ormai impiego solo quando è necessario filtrare segnaliad alta potenza. È possibile progettare filtri che approssimino, con una datatolleranza, qualunque funzione di trasferimento fisicamente realizzabile. Le tec-niche di progettazione risultano però di complessità non affrontabile in un corsogenerale di elettronica applicata. Inoltre esistono ormai sistemi di CAD per laprogettazione di filtri che rendono obsolete le tecniche di progettazione classicheper filtri generici. Ci si limiterà di conseguenza allo studio dei soli filtri notevoli:passa basso, passa alto, passa banda, elimina banda e giratori (o passatutto,che cambiano solo la fase). Per ognuno di questi filtri esiste una funzione ditrasferimento ideale, detta funzione a gradino, riportata, per i primi quattrotipi elencati, in figura 3.1. Ogni filtro notevole definisce un campo di frequenzein cui il segnale di ingresso passa inalterato attraverso il filtro ed un campo difrequenze per cui il filtro non trasmette il segnale in uscita. Tali campi sonodenominati rispettivamente banda passante e banda attenuata del filtro.

Figura 3.1: Funzione di trasferimento ideale dei filtri notevoli

120

Funzioni di trasferimento del tipo riportato in figura 3.1 non sono fisica-mente realizzabili, occorre dunque effettuare delle approssimazioni in modo daesprimere tali funzioni nella forma:

H(s) =N(s)D(s)

In questa formula, N(s) e D(s) sono dei polinomi in s. L’approssimazione è tantomigliore quanto più elevato è il grado del denominatore, che definisce l’ordine delfiltro. Un rapporto tra polinomi può essere scomposto nel prodotto di rapportitra polinomi in cui il grado del denominatore è del primo o del secondo ordine.

N(s)D(s)

=N ′(s)D′(s)

· N ′′(s)D′′(s)

· ... · N (n)(s)D(n)(s)

Questo permette di scomporre la funzione di trasferimento da realizzare nelprodotto di più funzioni di trasferimento del primo o del secondo ordine, proget-tando quindi il filtro come una serie di filtri più semplici in cascata. Si studie-ranno dunque dapprima i filtri del primo ordine, poi quelli del secondo ordineed infine le tecniche che permettono di progettare filtri di ordine superiore.

3.1 Filtri del primo ordine

I filtri attivi del primo ordine possono essere realizzati a partire dalla genera-lizzazione dello stadio amplificatore invertente ad amplificatore operazionale.Abbiamo già studiato questa configurazione nel capitolo precedente (in realtàabbiamo già studiato, senza chiamarli così, quasi tutti i filtri del primo ordine).

Figura 3.2: Amplificatore invertente

Si consideri il circuito riportato in figura 3.2, in cui Z1 e Z2 sono impedenzequalsiasi. La funzione di trasferimento è analoga a quella con rete di reazioneresistiva, si ha cioè :

Vu = −VeZ2

Z1

A seconda di quali componenti si sostituiscono a Z2 e Z1, si ottengono diversefunzioni filtranti del primo ordine.

121

Figura 3.3: Integratore invertente

3.1.1 Integratore

Se si sostituisce a z2 un condensatore e a z1 una resistenza si ottiene il circuitodi figura 3.3

Abbiamo già detto molte cose relativamente a questo circuito, ribadiamo quila sua funzione di trasferimento nell’ottica dei filtri.

Vu

Ve= − 1

sRC

antitrasformando si ottiene:

Vu = Vu(0) −∫ t

0

ve(t)RC

dt = Vu(0) − 1RC

∫ t

0

ve(t)dt

Supponendo di usare un operazionale ideale, il diagramma di Bode è ri-portato in figura 3.4. La funzione di trasferimento può essere scritta in formanormalizzata come

H(jf) = − 1

j( ff0

)

dove f0 = 1/(2πRC) è la frequenza per cui il guadagno dell’integratore èunitario.

Figura 3.4: Diagramma di Bode dell’integratore invertente

Questa è l’approssimazione più grossolana possibile di un filtro passa basso:effettivamente le frequenze basse vengono amplificate di più delle frequenze alte,ma non esiste un campo di frequenze in cui l’amplificazione sia costante. Dalpunto di vista applicativo bisogna poi riferirsi a quanto studiato nel capitoloprecedente sulla stabilità e sulla banda passante del circuito.

122

3.1.2 Passa-basso

L’integratore, pur avendo un comportamento di tipo passa-basso, ha dei gravilimiti di utilizzo dato il comportamento in continua e la mancanza della zo-na piatta (banda passante) presente nella funzione di trasferimento ideale. Sipuò cercare allora di migliorare le prestazioni in bassa frequenza del circuito.La modifica più semplice consiste nell’aggiungere una resistenza in parallelo alcondensatore C, ottenendo il circuito di figura 3.5.

Figura 3.5: Filtro passa-basso del I ordine

Si può ricavare la funzione di trasferimento di questo circuito lavorando nelcampo delle trasformate di Laplace:

Z2 =R2

1 + sR2C

Vu

Ve= −R2

R1

11 + sR2C

Questa funzione di trasferimento può essere ricondotta ad un formato stan-dard (anche detto forma canonica), relativo ad un filtro con guadagno unitarioin banda passante e con frequenza di taglio unitaria, modificando opportuna-mente l’espressione per tenere conto di guadagno reale e frequenza di taglioreale. Il diagramma di Bode della funzione di trasferimento standard di un filtropassa basso del primo ordine è riportato in figura 3.6

|H|dB

0

-10

-20

0.1 1 10f/f0

H

0.1 1 10

0

-22.5

-45

-90f/f0

-67.5

0.01 100

Figura 3.6: Funzione di trasferimento standard di un filtro passa basso del primoordine

123

La generica H(jf) è quindi:

H(jf) = H01

1 + j ff0

dove H0 è la funzione di trasferimento in continua o guadagno in continuamentre f0 è la frequenza di taglio, definita come la frequenza per cui il guadagnodel filtro è di 3 dB inferiore rispetto a quello in continua. Nel nostro caso ci sipuò ricondurre all’espressione canonica ponendo

f0 =1

2πR2Ce H0 = −R2

R1

Di conseguenza, sostituendo nel circuito base di figura 3.2 a Z2 un condensa-tore con in parallelo una resistenza e a Z1 una resistenza, si ottiene una funzionedi trasferimento di tipo passa basso di cui è possibile controllare facilmente iparametri dimensionando opportunamente i componenti. Nel filtro passa bassodel primo ordine si hanno due parametri su cui giocare: H0 e f0.

3.1.3 Derivatore e passa-alto

Si consideri nuovamente il circuito dell’integratore e si scambino tra loro resi-stenza e condensatore. Si ottiene il circuito di figura 3.7.

Figura 3.7: Derivatore invertente

In questo caso, la funzione di trasferimento diventa

Vu

Ve= −sRC , vu(t) = −RC

dve(t)dt

Questo circuito è quindi un derivatore invertente, che rappresenta la formapiù semplice di filtro passa-alto. Anche questo circuito è già stato studiato nelcapitolo sulle applicazioni, dova abbiamo evidenziato i problemi di stabilità.

Per ottenere un filtro passa-alto stabile si deve diminuire il guadagno allealte frequenze cioè si deve fare in modo che alle alte frequenze non ci sia uncorto circuito tra Ve e l’ingresso invertente. Se allora si inserisce una resistenzain serie a C si ottiene il circuito riportato in figura 3.8. Per questo nuovo circuitola funzione di trasferimento vale:

Z1 =sR1C + 1

sC,

Vu

Ve= − sR2C

sR1C + 1

124

Figura 3.8: Filtro passa-alto del I ordine

Si nota uno zero nell’origine e un polo a frequenza 1/(2πR1C). La funzionedi trasferimento è dunque riconducibile a quella di un filtro passa-alto del primoordine.

Il diagramma di Bode della funzione di trasferimento standard passa-altodel primo ordine è riportato in figura 3.9. La sua forma canonica è la seguente:

H(jf) = H0

j ff0

1 + j ff0

dB

0

-10

-20

0.1 1 10

|H|

f/f0

H

0.1 1 100

22.5

45

90

f/f0

67.5

0.01 100

Figura 3.9: Funzione di trasferimento standard di un filtro passa-alto del I ordine

Confrontando questa espressione con la funzione di trasferimento ottenutasopra, si ricava che f0 = 1/(2πR1C) e H0 = −R2/R1.

3.1.4 Passa-banda

È possibile mescolare le due funzioni di trasferimento già viste per ottenereun comportamento di tipo passa-banda. Questa configurazione è riportata infigura 3.10. Si ottiene così un sistema che formalmente è del secondo ordine ma ècostituito da due sistemi del primo ordine concatenati, in quanto il denominatoredella funzione di trasferimento ha due radici reali, al più coincidenti.

La funzione di trasferimento del filtro è :

Vu

Ve= − sR2C1

(sR2C2 + 1)(sR1C1 + 1)

125

Figura 3.10: Filtro passa-banda a banda larga

Dato che la funzione di trasferimento ha uno zero nell’origine e due poli, sitratta di un filtro passa banda del secondo ordine, detto a banda larga in quantoi due poli sono reali.

La forma canonica è la seguente:

H(jf) = H0

j ff1

1 + j ff1

1

1 + j ff2

L’andamento di H(jf) è riportato in figura 3.11 nel caso in cui f1 = 1,f2 = 10, H0 = 1.

dB

0

-10

-20

0.1 1 10 100

|H| 90

0

-900.1 1 10 100

H

f/f0 f/f0

Figura 3.11: Funzione di trasferimento standard del filtro passa-banda a bandalarga

Confrontando l’espressione canonica con la funzione di trasferimento del fil-tro si ricava: f1 = 1/(2πR1C1), f2 = 1/(2πR2C2) e H0 = −R2/R1. Questo tipodi filtro non permette un filtraggio molto selettivo intorno ad una data frequenza(neppure se si pone f1 = f2). Per ottenere prestazioni più spinte occorrono altresoluzioni che permettono di ottenere funzioni di trasferimento con poli complessiconiugati. Questi circuiti saranno trattati più avanti.

3.1.5 Rotatore di fase

I filtri trattati in precedenza modificano sia il modulo, sia la fase della tensionedi uscita in funzione della frequenza. Esiste un’altra funzione di trasferimento

126

notevole del primo ordine che non ha effetti sull’ampiezza del segnale ma solosulla fase. Il circuito che la realizza è riportato in figura 3.12.

Figura 3.12: Filtro rotatore di fase

dB0

-10

-20

0.1 1 10f/f0

|H|0

-45

-135

-180

H

0.1 1 10 f/f00.01 100

-90

Figura 3.13: Funzione di trasferimento del filtro rotatore di fase

Se si considera il condensatore un circuito aperto, cioè se si analizza il circuitoper frequenze basse, in R1 non scorre corrente, quindi l’ingresso non invertente sitrova a tensione Ve, dunque non scorre corrente neanche nelle resistenze R2 e latensione di uscita è pari alla tensione di ingresso, ottenendo l’equivalente di unvoltage follower. Per alte frequenze il condensatore è un cortocircuito, dunquel’ingresso invertente è alla tensione di riferimento e il circuito si comporta comeun amplificatore invertente a guadagno unitario. A frequenze intermedie si hauna transizione graduale tra il primo e il secondo tipo di comportamento.

Per studiare il circuito più in dettaglio, si può osservare che la tensioneall’ingresso non invertente vale:

V+ = Ve1

sR1C + 1

Si possono considerare indipendentemente i termini di guadagno dovuti alletensioni applicate all’ingresso invertente ed all’ingresso non invertente, usandola sovrapposizione degli effetti, ottenendo:

Vu = Ve1

1 + sR1C(1 +

R2

R2) − Ve

R2

R2= Ve

1 − sR1C

1 + sR1C

H(jf) =1 − j f

f0

1 + j ff0

, f0 =1

2πR1C

127

La funzione di trasferimento è riportata in figura 3.13. Il modulo di H(jf)è unitario indipendentemente da f in quanto la funzione è il rapporto di duenumeri complessi coniugati. Per la fase, si nota che la funzione ha uno zero nelsemipiano di destra ed un polo in quello di sinistra, alla stessa frequenza. Datoche uno zero a destra si comporta come uno zero a sinistra, dal punto di vistadel modulo, annullando l’effetto del polo coincidente, e come un polo a sinistra,dal punto di vista della fase, per quest’ultima la situazione è analoga ad averedue poli coincidenti. La funzione di trasferimento compie una rotazione di fasedi 180 nel giro di due decadi centrate in f0.

3.2 Filtri del II ordine

Lo studio dei filtri del II ordine verrà affrontato in due fasi: per ogni tipo difiltro si esaminerà la forma standard assunta dalla corrispondente funzione ditrasferimento ed il significato dei parametri in gioco. In seguito si studierannodei circuiti in grado di realizzare il filtro.

3.2.1 Passa-basso

Nel dominio della frequenza, un filtro passa basso del secondo ordine ha unafunzione di trasferimento data da

H(jf) = H0lpHlp

dove H0lpè il guadagno in continua e Hlp è la funzione di trasferimento

standard a guadagno unitario, definita come:

Hlp

(

jf

f0

)

=1

−(

ff0

)2

+ jQ

ff0

+ 1

Questa espressione, nel dominio della frequenza, ha una formulazione equi-valente nel dominio della trasformata di Laplace:

Hlp(s) =ω2

0

s2 + 2ξω0s + ω20

oppure

Hlp(s) =ω2

0

s2 + ω0

Q s + ω20

Tutte queste espressioni sono funzione di due parametri, in contrasto conquanto visto per i filtri del I ordine. La prima espressione è funzione di f0 eQ, la seconda invece di ω0 e ξ. E’ immediato verificare, esprimendo la secondaespressione in trasformata di Fourier, che le due espressioni sono equivalenti sesi pone:

f0 =ω0

2πe Q =

12ξ

I parametri f0 e ω0 sono denominati rispettivamente frequenza e pulsazionecaratteristica, Q e ξ prendono invece nome di fattore di merito e smorzamento.

128

Nel seguito saranno presentati i grafici degli andamenti normalizzati dei filtri.Per disegnarli ci si rifà all’espressione in f/f0. Poiché però nei corsi di elettronicasi lavora spesso nel dominio delle pulsazioni ω, risulta più agevole ora utilizzarel’ultima espressione vista sopra, riportata nel dominio di Fourier:

Hlp(jω) =ω2

0

(−ω2) + j ω0

Q ω + ω20

Analizziamo dunque la funzione Hlp in funzione di ω. Il grafico di modulo efase è riportato in figura 3.14.

dBQ

Q0

-40

-80 -180

0

-90

0.01 0.010.1 0.11 110 10100 100f/f0 f/f0

|H| H

Figura 3.14: Funzione di trasferimento standard del filtro passa-basso del IIordine in funzione di Q

• per ω che tende a 0, Hlp tende a 1, quindi sul diagramma di Bode si haun comportamento asintotico in bassa frequenza rappresentabile con unsegmento orizzontale coincidente con l’asse a 0 dB, fase nulla.

• per ω che tende a infinito predomina il termine del secondo ordine; lafunzione è approssimabile con ω0

2/(−ω2): sul diagramma di Bode (quindisu asse logaritmico) è una retta con pendenza di −40 dB per decade e fasecostante pari a −180.

Dunque, se si è molto distanti dal punto ω = ω0, abbiamo, per frequenze basse,una trasmissione completa del segnale, per frequenze alte un’attenuazione conpendenza di −40 dB per decade. In questi campi di frequenza il comportamentonon è influenzato dal fattore di merito del filtro. I due asintoti si incrociano nelpunto ω = ω0.

Per studiare l’influenza del parametro Q sulle caratteristiche del filtro siosserva che cosa accade per ω = ω0:

Hlp (jω0) = −jQ |Hlp|dB = 20 log10 Q

Per Q alti, la funzione ha valore superiore agli asintoti in tale punto. Occorredunque aspettarsi che la funzione, almeno per un certo campo di valori di Q,abbia un massimo nell’intorno di ω0. Si può verificare questo derivando Hlp estudiando gli attraversamenti per lo zero della derivata. Si ottiene che effet-tivamente la funzione ha un massimo se Q >

√2/2. La posizione del picco è

in:

129

ωpk = ω0 ·√

1 − 12Q2

mentre il valore della funzione nel picco è :

|Hlp|max =Q

√

1 − 14Q2

Per valori alti di Q la posizione del picco tende a coincidere con ω0 ed il suovalore tende a Q.

Fra i filtri che non presentano picco, il filtro con Q =√

2/2 è quello che passapiù rapidamente dall’asintoto a 0 dB all’asintoto a −40 dB/decade. La rispostain frequenza di tale filtro è detta risposta massimamente piatta o risposta allaButterworth.

3.2.2 Passa-alto

La funzione di trasferimento passa-alto del II ordine può essere espressa come:

H(jf) = H0hpHhp Hhp(s) =s2

s2 + (ω0/Q)s + ω02

Si osserva che il denominatore è uguale a quello del filtro passa-basso, per-ché è caratteristico di tutte le funzioni del II ordine. Il numeratore definisceuno zero doppio in continua. Una proprietà interessante di questa funzione ditrasferimento è che può essere ricavata dalla funzione passa-basso mediante uncambio di variabile: se si esegue una trasformazione s → 1/s e si ricava la fun-zione di trasferimento nella nuova variabile 1/s, dalla Hlp ci si riconduce allaHhp. La funzione di trasferimento del filtro passa-alto può essere vista su di undiagramma di Bode come la funzione del corrispondente filtro passa-basso ribal-tata rispetto al punto ω = ω0. Questa osservazione può essere sfruttata anchein fase di sintesi del filtro.

dB

Q

Q0

-40

-80

180

0

90

0.01 0.010.1 0.11 110 10100 100f/f0 f/f0

|H| H

Figura 3.15: Funzione di trasferimento standard del filtro passa-alto del II ordinein funzione di Q

Con riferimento alla figura 3.15, le caratteristiche della funzione sono dunque:

• per frequenze alte la funzione di trasferimento è asintotica all’asse a 0 dB.

130

• per frequenze basse ha per asintoto una retta con pendenza di 40 dB/dec.che incrocia l’asse a 0 dB nel punto ω = ω0

Analogamente a quanto studiato per il filtro passa-basso, se Q <√

2/2 la fun-zione non ha picchi e raggiunge il valore massimo per ω tendente a infinito,se Q >

√2/2 la funzione ha un picco. Il filtro con Q =

√2/2 è caratterizzato

dalla massima rapidità di passaggio tra banda passante e banda attenuata senzapresentare picchi in banda passante (risposta passa-alto alla Butterworth).

3.2.3 Passa-banda

La funzione di trasferimento standard di tipo passa-banda è la seguente:

H(jf) = H0bpHbp Hbp(s) =(ω0/Q)s

s2 + (ω0/Q)s + ω02

dBQ

0

-40

-60

+90

-90

0

0.01 0.010.1 0.11 110 10100 100f/f0 f/f0

H|H|

-20

Q

Figura 3.16: Funzione di trasferimento standard del filtro passa-banda del IIordine in funzione di Q

La funzione è diagrammata in figura 3.16. Per ω tendente a 0, il filtro tendea una risposta asintotica pari a (j/Q)(ω/ω0), cioè , sul diagramma di Bode,ad una retta con pendenza di 20 dB/decade, che in ω = ω0 vale |j/Q|dB, cioè−20 log10 Q.

Con frequenze molto alte domina al denominatore il termine quadratico, percui la funzione tende asintoticamente a −(j/Q)(ω0/ω), quindi sul diagramma diBode si ha una retta con pendenza di −20 dB per decade, che passa nello stessopunto di prima per ω = ω0.

In ω = ω0, Hbp vale 1, cioè 0 dB, indipendentemente dal Q. Le curve del filtropassa banda sono simmetriche sul diagramma di Bode rispetto alla frequenzaf = f0 che perciò è anche detta frequenza centrale o frequenza di risonanza ofrequenza del filtro (corrisponde al valore di picco della funzione di trasferimen-to). Se si valuta il comportamento del filtro intorno alla frequenza di risonanza,si può osservare che più il Q è alto più è elevata la pendenza intorno alla fre-quenza f0 (dato che gli asintoti si spostano verso il basso) ed in particolarediventa molto maggiore della pendenza dei due asintoti. Al contrario più il Q èbasso più la curva di risposta del filtro si “appiattisce” nell’intorno di f0. Il Qin pratica definisce qual è la banda di frequenza del filtro: più il Q è alto piùla banda è stretta, più il Q è basso più la banda è ampia. Il Q allora si chiamaanche selettività del filtro ed indica la larghezza di banda intorno alla frequen-za di risonanza. È possibile definire la banda passante del filtro come banda

131

a −3 dB, cioè l’ampiezza della banda di frequenza per cui la curva di rispostadel filtro si mantiene al di sopra della retta a −3 dB. Dall’intersezione delle duecurve si individuano due frequenze: fL limite inferiore della banda passante, fH

limite superiore della banda passante; analiticamente, se si risolve l’equazione|Hbp(jω)| =

√2/2 si ha che:

fL

f0=

√

1 +1

4Q2− 1

2Q

fH

f0=

√

1 +1

4Q2+

12Q

Da queste due espressioni si ottiene anche che:

f0 =√

fL · fH

Cioè f0 è la media geometrica di fL ed fH . Inoltre, chiamando la larghezza dibanda BW , cioè ponendo BW = fH −fL si ottiene che Q = f0/BW . Da questaespressione risulta evidente che la selettività indica quanto è stretta la bandapassante rispetto la frequenza centrale del filtro. Ad esempio una larghezza dibanda di 10 Hz con una frequenza centrale di 100 Hz indica un filtro che ha unadiscreta selettività , invece la stessa larghezza di banda con f0 = 1 MHz indicaun filtro molto selettivo. Guardando il Q è evidente che nel secondo caso il Qè molto più grande. Se si osserva il Q del filtro realizzato combinando un filtropassa basso e un filtro passa alto del primo ordine, descritto nella sezione 3.1.4, sinota che il valore massimo che può assumere vale 0.5, che è un valore abbastanzabasso; per questa ragione il filtro è detto a larga banda.

3.2.4 Elimina-banda

La funzione di trasferimento standard di un filtro elimina-banda è :

H(jf) = H0nHn Hn(s) =ω0

2 + s2

s2 + ω0

Q s + ω02

Analizzando la funzione di trasferimento, si vede che per ω = ω0 il filtroelimina-banda ha un “buco”, cioè vale 0 (−∞ sul piano di Bode), mentre perfrequenze sufficientemente distanti dalla frequenza centrale la curva di rispostava a 0 dB. Si può anche notare che valgono due relazioni:

1. Hn = Hlp + Hhp

2. Hn = 1 − Hbp

Nel caso 1), se si ha già a disposizione un filtro passa alto e un filtro passabasso con una certa ω0 e un certo Q, è possibile ricavare un filtro elimina bandacollegando i due filtri allo stesso ingresso e mandando le uscite a un sommatore.Nel caso 2), possiamo sottrarre al segnale una risposta di tipo passa banda. Ilfiltro elimina banda si realizza in genere proprio partendo da filtri passa bassoe passa alto o passa banda.

La figura 3.17 riporta gli andamenti del modulo e della fase della funzionedi trasferimento del filtro in funzione di Q. Si può notare che all’aumentare diQ aumenta la ripidità della curva nell’intorno di ω0.

132

dB

Q

0

-40 -90

0

0.010.1 0.11 110 10 100f/f0 f/f0

|H|

-20

Q90

H

Figura 3.17: Funzione di trasferimento standard del filtro elimina-banda del IIordine in funzione di Q

3.2.5 Passa tutto o giratore

Il filtro rotatore di fase del secondo ordine ha la seguente espressione:

Hap(s) =s2 − ω0

Q s + ω02

s2 + ω0

Q s + ω02

Come per i filtri del primo ordine, al numeratore si hanno zeri a destra. Èevidente che il numeratore e il denominatore sono complessi coniugati, per cuise si fa il rapporto tra i moduli si ottiene sempre 1. La rotazione di fase è lasomma di quella dovuta al polo del II ordine (180) e quella dovuta allo zero adestra del II ordine, per un totale di (360), come evidenziato in figura 3.18

Q

-360

0

0.01 0.1 1 10 100f/f0

-180

H

Figura 3.18: Fase della funzione di trasferimento standard del filtro giratore delII ordine in funzione di Q

3.3 Circuiti per filtri del II ordine

Come già notato, i filtri possono essere costruiti utilizzando solo componentipassivi. Il vantaggio dato dall’uso di un amplificatore operazionale in un filtro delprimo ordine sta nel poter avere guadagno superiore all’unità e nella separazionetra filtro e carico dovuta alla bassa impedenza di uscita del circuito. Per filtridel II ordine, è possibile dimostrare che non sono realizzabili filtri passivi conQ elevato senza ricorrere all’uso di induttanze. In questo caso, l’amplificatore

133

operazionale può sostituire l’induttanza per realizzare filtri con Q elevato, oltrea rendere realizzabili filtri con guadagno superiore ad uno e separare il caricodal filtro come per i filtri del I ordine.

Esistono parecchie tipologie di circuito che realizzano una funzione di trasfe-rimento del second’ordine, basate su uno o più amplificatori operazionali. Comesi vedrà più avanti, questi circuiti servono anche come blocchetti per costruirefiltri di ordine superiore al secondo. Per questo, normalmente un filtro del se-cond’ordine di tipo standard si chiama anche “cella del second’ordine”. Le celledel second’ordine che verranno considerate nel seguito possono essere catalogatein funzione della configurazione assunta dall’operazionale o dagli operazionaliutilizzati. Le configurazioni esaminate saranno:

• celle a guadagno finito, cosiddette perché sono basate su un circuito reatti-vo che forma una reazione aggiuntiva ad un un circuito amplificatore conun guadagno definito, indipendente dalla frequenza. Queste celle a lorovolta sono divisibili in celle a guadagno unitario e a guadagno diverso dauno;

• celle a guadagno infinito, in cui nel circuito non sono evidenziabili duereazioni distinte, per la continua e in frequenza, ed il cui funzionamento èbasato sul presupposto che il guadagno dell’amplificatore tenda ad infinitonella banda di frequenza utile;

• celle basate su più amplificatori operazionali. Normalmente queste celleproducono più funzioni di trasferimento contemporaneamente, a secondadell’uscita considerata, ad esempio passa-basso e passa-banda, e possonoessere usate, in versione integrata, come filtri universali configurabili conresistenze esterne di precisione.

3.3.1 Celle a guadagno finito

Esamineremo due tipi di filtro attivo basati su di un amplificatore a guadagnofinito. La prima è conosciuta come cella di Sallen-Key ed è basata su di uninseguitore di tensione, la seconda, nota come k-RC, è una variante della prima,in cui si sostituisce il voltage follower con un amplificatore con guadagno pari ak.

Cella di Sallen-Key

La cella di Sallen-Key è basata sulla configurazione circuitale riportata in figu-ra 3.19, dove Y1, Y2, Y3, Y4 sono ammettenze generiche. Ognuna di queste puòessere una resistenza o un condensatore. A seconda della posizione di resistenzee condensatori si ottiene una funzione di trasferimento di tipo diverso.

Per capire dove inserire gli elementi reattivi si può ricavare l’espressione gene-rica della funzione di trasferimento. A tale scopo è sufficiente scrivere l’equazioneal nodo Vx, tenendo conto che la tensione sul morsetto positivo dell’operazionaleè pari a Vu:

(Ve − Vx)Y1 = (Vx − Vu)(Y2 + Y3)

Si può trovare una relazione tra Vx e Vu, tenendo conto che la corrente chescorre in Y2 è la stessa che scorre in Y4.

134

VeVuY4 Vu

Y3

Y2Y1

VX

Figura 3.19: Configurazione circuitale della cella di Sallen-Key

Vx = Vu

(

1 +Y4

Y3

)

Sostituendo questa espressione nella prima, si ricava l’espressione della fun-zione di trasferimento:

Vu

Ve=

Y1Y3

Y4(Y1 + Y2 + Y3) + Y1Y3

Verranno analizzate nel seguito le configurazioni Sallen-Key passa-basso epassa-alto.

Sallen-Key passa-basso

Per ottenere una funzione di trasferimento passa-basso occorre che il numeratoresia di grado 0 e il denominatore sia di secondo grado. Analizzando la funzione ditrasferimento generica ricavata sopra, si vede che si ottiene un passa-basso se Y1

e Y3 sono resistenze e Y2 e Y4 sono condensatori. Si usa denominare Y3 = 1/R,Y1 = 1/mR, Y4 = C, Y2 = nC. Lo schema elettrico è riportato in figura 3.20.

Vu

R

Ve

mR

C

nC

VXVu

Figura 3.20: Schema della cella di Sallen-Key passa-basso

Sostituendo nell’espressione generica tali valori, si ottiene, nel dominio dellatrasformata di Laplace:

Vu

Ve=

1s2mnR2C2 + sRC(m + 1) + 1

Comparando questa espressione con quella della funzione passa-basso stan-dard del second’ordine, si ottiene:

Vu

Ve= Hlp =

ω20

s2 + ω0

Q s + ω20

135

se si pone f0 = 1/(2π√

mnRC) e Q =√

mn/(m + 1). A seconda del valoreassunto da m, n, R e C è possibile realizzare qualunque valore di Q e f0.

La cella di Sallen-key, come possiamo notare, è molto semplice, ma questovantaggio è annullato dalla difficoltà di taratura di frequenza, come spiegatosotto, e dalla dispersione dei valori di capacità , che cresce in modo quadraticocon Q. Infatti se consideriamo m = 1 otteniamo n = 4Q2. Poiché avere con-densatori precisi di valore molto diverso tra loro è spesso un problema, questolimita l’uso di tale circuito per filtri con Q elevato.

In situazioni in cui il filtraggio deve essere estremamente preciso, occorregeneralmente eseguire una procedura di taratura del sistema, variando in modofine, generalmente tramite potenziometri, il valore di alcuni componenti in mododa portare la caratteristica reale del filtro a coincidere con quella desiderata. Sesi osservano le espressioni di Q e f0, si nota che entrambe dipendono o dai valoriassoluti dei quattro componenti passivi o dal rapporto tra di essi. Questo vuoldire che variando il valore di un componente qualsiasi, cambiano entrambi iparametri. Non è dunque possibile effettuare una taratura indipendente dei dueparametri, per cui in questi casi si ricorre a soluzioni circuitali più complesseche garantiscono però procedure di taratura semplici.

Esempio 6. Progettare una cella di Sallen-Key corrispondente a unfiltro passa-basso che abbia le specifiche f0 = 2 kHz e fattore di qualitàQ = 2.

Si ricordi che Q e f0 sono tra di loro interdipendenti e dipendenti a lorovolta da tutti i parametri. Per prima cosa si scegliono i valori degli elementicircuitali più problematici del filtro, cioè i condensatori. Sono problematici nelsenso che, mentre per le resistenze non è difficile trovare valori della serie E96, icondensatori, anche di precisione, sono generalmente disponibili solo nella serieE12 (con 12 valori per decade, ossia: 1,0; 1,2; 1,5; 1,8; 2,2; 2,7; 3,3; 3,9; 4,7; 5,6;6,8; 8,2).

Al fine di fissare i valori dei condensatori, a partire da valori sensati delleresistenze, decidiamo che:

• m = 1: abbiamo due resistori tra loro uguali;

• R nel campo 10 kΩ–100kΩ (al fine di avere una discreta dinamica)

Scegliendo ad esempio R = 22 kΩ uno dei valori normalizzati per la E12, sisostituiscono i valori stabiliti per m e R nelle espressioni di ω0 e Q e si ricavaC.

ω0 =1√

mnRC=⇒ C =

1√mnRω0

=1

2π√

n22 kΩ · f0

Q =√

mn

m + 1=

√n

2= 2 =⇒ C =

14πQf0R

=1

4π · 2 · 22 kΩ · 2 kHz= 904 pF

Non essendo 904 pF un valore normalizzato secondo la serie E12, si sce-glie quello più vicino C = 1 nF, approssimando per eccesso; a questo punto èpossibile ricavare anche la capacità del secondo condensatore nC.

n = 4Q2 =⇒ nC = 4Q2C = 16 nF ≃ 18 nF

136

Una volta che sia n che C sono fissati a partire dai valori iniziali di m e R,si procede con una seconda iterazione per determinare i valori definitivi di m eR assumendo fissati quelli di n e C.

n = 18; Q =√

mn

m + 1= 2 =⇒ m2 −

(

n

Q2− 2)

m + 1 = 0 =⇒ m = 2

Questo risultato si ottiene risolvendo l’equazione di secondo grado e consi-derando come valida la sola radice positiva che ha un senso fisico. Per quantoriguarda R si utilizza l’altra relazione di progetto.

R =1

2πf0√

mnC= 13.3 kΩ =⇒ m · R = 26.6 kΩ ≃ 27 kΩ

Si osservi che il valore della resistenza R non ha subito una grande variazionerispetto al valore scelto inizialmente mentre m è raddoppiato. Per riassumere,il processo utilizzato per il progetto del circuito è composto da due iterazioni.

1. Fissati dei valori casuali delle resistenze, sensati rispetto alle caratteri-stiche dell’amplificatore operazionale, si calcolano i parametri capacitivi,ossia n e C;

2. A partire dai valori capacitivi determinati nella prima fase, si ricalcolanoi parametri m e R, completando il progetto.

Sallen-Key passa-alto

Per ottenere una funzione di tipo passa-alto occorre avere numeratore e denomi-natore della funzione di trasferimento entrambi del second’ordine. Esaminandola funzione generica, si vede che si può ottenere questo risultato se si sostituisco-no Y1 e Y3 con condensatori e i restanti componenti con resistenze. Lo schemarelativo è riportato in figura 3.21.

Vu

R

Ve mR

C nC

VXVu

Figura 3.21: Schema della cella di Sallen-Key passa-alto

Come per la versione passa-basso, esiste una convenzione per cui Y1 = C,Y3 = nC, Y2 = 1/R, Y4 = 1/(mR). L’espressione della funzione di trasferimentodiventa:

Vu

Ve=

s2mnR2C2

s2mnR2C2 + sRC(n + 1) + 1

da cui si vede facilmente che

Vu

Ve= Hhp = Hhp(s) =

s2

s2 + (ω0/Q)s + ω02

137

se si pone f0 = 1/(2π√

mnRC) e Q =√

mn/(n + 1)Le considerazioni fatte sulle difficoltà di taratura valgono ovviamente anche

per il passa-alto.

Cella KRC

Le configurazioni viste sopra sono in realtà un caso particolare di una cella com-posta dagli stessi componenti passivi, ma in cui l’inseguitore di tensione vienesostituito da un amplificatore non invertente con guadagno K, indipendentedalla frequenza. La configurazione così ottenuta si chiama KRC ed è riportatain figura 3.22.

Vu/K VuVe Vu

Y4

K

Vu/K

Y3

Y2Y1

RA RB

K=1+R /RB A

Figura 3.22: Schema generico della cella KRC.

Come evidenziato in figura, l’amplificatore con guadagno K si realizza conun amplificatore operazionale in configurazione non invertente, con guadagnoK = 1 + RB/RA. La complessità maggiore della cella è compensata dal mag-gior numero di gradi di libertà lasciati al progettista nella scelta dei valori deicomponenti.

La funzione di trasferimento della cella generica si ottiene con un procedi-mento del tutto analogo a quello seguito per la cella di Sallen-Key, tenendo con-to della diversa tensione sul morsetto positivo dell’amplificatore operazionale.Svolgendo i conti si ottiene:

Vu

Ve=

KY1Y3

Y4(Y1 + Y2 + Y3) + (1 − K)Y2Y3 + Y1Y3

che ovviamente si riduce alla formula trovata precedentemente per K = 1.

Cella KRC passa-basso

Effettuando la stessa scelta di componenti che aveva portato alla cella Sallen-Key passa-basso, anche per la configurazione KRC si ottiene una funzione ditrasferimento di tipo passa-basso. Lo schema elettrico corrispondente è riportatoin figura 3.23.

Con la stessa scelta per i nomi dei componenti (Y3 = 1/R, Y1 = 1/mR,Y4 = C, Y2 = nC), si ottiene, nel dominio di Laplace:

Vu

Ve=

K

s2mnR2C2 + sRC[m + 1 + (1 − K)mn] + 1

Comparando questa espressione con quella della funzione passa-basso stan-dard del second’ordine, si ha:

138

VuVe

C

nC

Vu

RmR

RA RB

VX /K

Figura 3.23: Schema della cella KRC passa-basso

Vu

Ve= H0Hlp = H0

ω20

s2 + ω0

Q s + ω20

con

H0 = K; f0 =1

2π√

mnRC; Q =

√mn

m + 1 + (1 − K)mn

Esaminando le espressioni, si vede che f0 non dipende da K, mentre Qdipende da K. Per quanto riguarda le procedure di taratura, è allora possibiletarare prima f0 agendo su una resistenza a scelta tra R3 = R o R1 = mR , epoi Q agendo su RA o RB. In questo modo varia anche il guadagno in continua,ma questo parametro normalmente non è critico, in quanto si può tarare in altripunti del circuito.

Si può notare che in questo circuito ci possono essere dei problemi di fortedipendenza dalle tolleranze. Per esempio, se si sceglie di realizzare un filtrocon m = n = 1, le formule si semplificano: H0 = K, f0 = 1/(2πRC) e Q =1/(3 − K). In questo caso, però , valori di Q da dieci ad infinito si ottengonoper una variazione di K da 2.9 a 3. Quindi, per valori di Q alti, una piccolavariazione di K dovuta a tolleranze delle resistenze porta ad una variazionemolto elevata di Q e questa situazione è sempre da evitarsi.

Altre configurazioni KRC

Il filtro passa-alto KRC si ricava dall’omologo di Sallen-Key in modo stret-tamente analogo a quanto fatto per il passa-basso. La sua trattazione vienelasciata per esercizio.

La configurazione passa-banda a partire dalla topologia a guadagno unitariodi figura 3.19 non è realizzabile, mentre utilizzando quella a guadagno K siottiene una dipendenza di tutti i parametri del filtro da tutti i componenti.Si preferisce normalmente allora aggiungere una quinta ammettenza Y5 tra Vx

e massa alla configurazione KRC di figura 3.22. In questo modo è possibilerealizzare un passa-banda se Y5 = sC5 e Y3 = sC3, mentre gli altri componentisono resistenze. L’analisi di questo circuito è anch’essa lasciata come esercizio.In questo caso f0 non dipende da K mentre Q dipende da K, con i vantaggi giàevidenziati nei casi precedenti.

La configurazione base studiata nei paragrafi precedenti non è ovviamentel’unica possibile per celle a guadagno finito, anche se è la più usata. Esistono altre

139

configurazioni che permettono ad esempio la realizzazione di filtri elimina-banda,per queste si rimanda a testi specifici.

3.3.2 Celle a guadagno infinito

Anche per le celle a guadagno infinito analizzeremo una configurazione genericacostituita da una topologia di ammettenze in reazione ad un amplificatore ope-razionale. La topologia studiata è riportata in figura 3.24 ed appartiene ad unaclasse di circuiti detti a reazioni multiple.

VeVu

Y4 Vx

Y3

Y2Y1

Y5

Figura 3.24: Schema base della configurazione a reazioni multiple

Il metodo di analisi è lo stesso seguito nel caso delle configurazioni a gua-dagno finito: si scrive l’equazione al nodo Vx, tenendo conto del nodo a massavirtuale cui è connessa Y3

(Ve − Vx)Y1 = (Vx − Vu)Y2 + Vx(Y3 + Y4)

si ricava poi Vx osservando che la corrente che scorre in Y3 è la stessa chescorre in Y5

VxY3 = −VuY5

combinando le due espressioni si ottiene la funzione di trasferimento

Vu

Ve= − Y1Y3

Y5(Y1 + Y2 + Y3 + Y4) + Y2Y3

Questa topologia può essere utilizzata per filtri passa-basso, passa-alto opassa-banda. Non tutte le combinazioni di componenti possibili sono utilizzabiliin pratica, perché bisogna tenere conto delle caratteristiche degli amplificatorioperazionali reali. In pratica non è possibile avere dei condensatori contempora-neamente come Y3 e Y5 in quanto non ci sarebbe un cammino in continua per lacorrente di polarizzazione del morsetto negativo dell’amplificatore operazionale.

Filtro passa-banda a reazioni multiple

Se si vuole ottenere un filtro passa-banda dal generico circuito di figura 3.24,bisogna sostituire ad esempio Y2 e Y3 con dei condensatori. Si ottiene così ilcircuito di figura 3.25.

Inserendo questi componenti nella funzione di trasferimento generica si ha:

140

VeVu

C2

R1

R5

R4

C3

Figura 3.25: Filtro passa-banda a reazioni multiple

Vu

Ve= − sC3/R1

1/R5(1/R1 + sC2 + sC3 + 1/R4) + s2C2C3

che semplificata diventa:

Vu

Ve= − sC3R4R5

s2C2C3R1R4R5 + sR1R4(C2 + C3) + R1 + R4

Si ricava l’espressione di f0, di Q e di H0.

f0 =1

2π√

C2C3R5(R1 ‖ R4)

Q =

√

C2C3R5(R1 ‖ R4)(R1 ‖ R4)(C2 + C3)

H0 =C3R5

(C2 + C3)R1

La resistenza R4 potrebbe in realtà essere eliminata, visto che se R4 fosseinfinita, il filtro sarebbe lo stesso un passa-banda. Eliminando R4 e ponendoC3 = C2 = C le formule si semplificano notevolmente:

f0 =1

2πC√

R5R1

Q =12

·√

R5

R1

H0 =R5

2R1

Come si può notare, l’eliminazione di R4 crea un problema in quanto l’am-plificazione in banda passante risulta legata a Q dalla relazione:

H0 = 2Q2

Per cui in filtri con Q elevato la dinamica di ingresso risulta notevolmenteridotta. In questo caso è opportuno reintrodurre R4, la cui funzione è proprioquella di partitore in ingresso insieme ad R1.

Nella versione senza R4 questa configurazione permette di realizzare filtripassa-banda con solo quattro componenti passivi, cioè con un livello di comples-sità paragonabile a quello della configurazione Sallen-Key per i filtri passa-bassoe passa-alto.

141

Filtro passa-basso a reazioni multiple

Il filtro di tipo passa-basso si ottiene con il circuito di figura 3.26

VeVu

R1

C4

C5

R2

R3

Figura 3.26: Filtro passa-basso a reazioni multiple

Con questa configurazione la funzione di trasferimento vale:

Vu

Ve= − 1/(R1R3)

sC5(1/R1 + 1/R2 + 1/R3 + sC4) + 1/(R2R3)

che semplificata diventa:

Vu

Ve= − R2/R1

s2C4C5R2R3 + sC5(R2R3 + R1R3 + R1R2)/R1 + 1

Anche qui si può ricavare l’espressione di Q, f0 e H0.

f0 =1

2Π√

C4C5R2R3

Q =R1

(R2 + R3)[R2 ‖ R3 + R1]

√

C4

C5R2R3

H0 =R2

R1

Anche in questo caso le espressioni si semplificano molto se si pone R1 =R2 = R e C4 = C5 = C:

f0 =1

2ΠRC

Q =R1

R + 2R1

H0 =R

R1

142

3.3.3 Celle basate su amplificatori operazionali multipli

I filtri del secondo ordine incontrati sin qui sono costituiti da circuiti relati-vamente semplici che arrivano al loro scopo con un minimo di componenti.Tuttavia, la semplicità non si ottiene senza sacrificare qualcosa e questi cir-cuiti, benchè godano di larga diffusione, sono spesso difficili da accordare e inalcuni casi sono troppo sensibili alle non idealità dei componenti, in particolareal prodotto banda-guadagno degli amplificatori operazionali, che limitano il Qottenibile. Inoltre la riduzione del numero di componenti, soprattutto operazio-nali, era una preoccupazione quando questi dispositivi erano costosi. Ora i costisono scesi drasticamente e questi dispositivi hanno un prezzo competitivo conquello dei componenti passivi. Si possono inoltre integrare diversi amplificatoriin un unico chip, assieme ad alcuni componenti passivi, riducendo l’ingombro aquello di un filtro con un solo operazionale.

Si pone quindi la domanda se la versatilità e le prestazioni dei filtri possanoessere migliorati inserendo più componenti attivi. La risposta è data dai filtriad amplificatori operazionali multipli del tipo a variabili di stato e biquadraticiche inoltre possono fornire più di una risposta simultaneamente e sono più facilida accordare e meno sensibili alle non idealità dei componenti.

Filtri a variabili di stato

Il filtro a variabili di stato è stato progettato a partire dalla teoria dei controlliautomatici. Fornisce contemporaneamente un’uscita passa-alto, una passa-bassoe una passa-banda. il concetto che sta dietro questi circuiti è semplice: prendendoun blocco passa-alto con una funzione di trasferimento del tipo:

F (s) =s2

s2 + (ω0/Q)s + ω20

integrando questa funzione, cioè nel dominio di Laplace moltiplicando per1/s, si ottiene un passa-banda. Integrando poi quest’ultimo, si ottiene un passa-basso. La funzione passa alto si può ottenere come combinazione lineare delleuscite passa-basso, passa-banda e dell’ingresso. Lo schema a blocchi diun sistemadi questo tipo è disegnato in fig. 3.27.

Dalle tre equazioni che possono essere scritte per il blocco sommatore chelegano i suoi tre ingressi V0,1 e Vi, si può ricavare il prodotto A2VA.

A2VA = (−Vi − V0 − V1)

V1 = VA · 1s

· A1

V0 = VA · 1s2

· A0

=⇒ A2VA =(

−Vi − VAA1

s− VA

s2A0

)

Il prodotto A2VA è solo funzione dell’ingresso del sistema Vi, quindi è possi-bile ricavare la funzione di trasferimento VA/Vi.

143

Vi

VA

V0

V1

−VAA2

A0

A1

B0 B1 B2

∫∫

Σ

1A2

VLP VBP VHP

−1

Figura 3.27: Schema a blocchi del filtro di secondo ordine a variabili di stato.

144

VA · A2s2 + A1s + A0

s2= Vi =⇒ VA

Vi=

s2

A2s2 + A1s + A0(3.1)

Si osserva facilmente che le tensioni di uscita etichettate con i pedici dei tipidi filtri elementari sono funzione di VA e quindi le loro funzioni di trasferimentosi ricavano in modo semplice dalla equazione 3.1.

VHP =B2s2

A2s2 + A1s + A0

VBP =B1s

A2s2 + A1s + A0

VLP = − B0

A2s2 + A1s + A0

Questo diagramma a blocchi può essere realizzato in pratica con degli am-plificatori operazionali configurati come sommatore o integratore. Una realizza-zione pratica è visibile in figura 3.28.

Ve

R3

R5

R6

C1

R4

R7

C2

VBPR2R1

VLPVHP

Figura 3.28: Filtro a variabili di stato

Applicando la sovrapposizione degli effetti si ha:

VHP = −R5

R3Ve − R5

R4VLP +

(

1 +R5

R3 ‖ R4

)(

R1

R1 + R2

)

VBP

VBP = − 1sC1R6

VHP

VLP = − 1sC2R7

VBP

Sostituendo nella prima equazione si ottiene:

VHP

Ve= −R5

R3

R4R6R7C1C2

R5s2

R4R6R7C1C2

R5s2 +

R4R7C2

(

1 +R5

R3+

R5

R4

)

(

1 +R2

R1

)

R5

s + 1

145

Dall’ultima formula si vede che

H0HP = −R5

R3

f0 =1

2π

√

R5/R4√R6R7C1C2

Q =(1 + R2/R1)

√

(R5R6C1)/(R4R7C2)1 + R5/R3 + R5/R4

Per le altre due funzioni di trasferimento VBP e VLP si ha lo stesso f0 e lostesso Q, ma cambia il guadagno in banda che è

H0LP = −R4

R3

H0BP =1 + R2/R1

1 + R3/R4 + R3/R5

Nell’implementazione pratica di questi filtri di solito si scelgono C1 = C2 =C, R6 = R7 = R e R4 = R3 = R5 e questo semplifica notevolmente le formuletrovate. Si ottiene infatti

f0 =1

2πRC

Q =1 + R2/R1

3Esistono dei circuiti integrati che hanno all’interno da una a quattro celle

di questo tipo, che includono gli operazionali e i condensatori degli integratori.Utilizzando alcune resistenze esterne di precisione e collegando opportunamentetra loro i piedini degli integrati è possibile configurarli in modo da ottenere filtridi tipo e ordine desiderato.

Cella biquadratica

Noto anche come filtro risonante o filtro di Tow-Thomas, il filtro biquadraticodella figura 3.29 consiste in due integratori e in un terzo amplificatore operazio-nale invertente ad amplificazione unitaria il cui scopo è di invertire la polarità.

Nel caso in cui riuscissimo a realizzare uno degli integratori di tipo non inver-tente, l’amplificatore invertente non servirebbe più e il circuito sarebbe quindirealizzato con solo due amplificatori operazionali. Realizzare un integratore noninvertente non è però semplice e ci sono molti problemi di stabilità , quindi lacella biquadratica si realizza con tutti e tre gli stadi descritti. Per analizzareil circuito si osserva che l’amplificatore operazionale più a sinistra può essereconsiderato come un integratore di tre segnali distinti in ingresso: Ve,−VLP eVBP . Quindi:

VBP = − 1sR1C1

Ve − 1sR5C1

−VLP − 1sR2C1

VBP

Inoltre si ha che:

146

Ve

C1

C2

R2R1

R5

R4R3

R3

VBP

VLP

-VLP

Figura 3.29: Cella biquadratica

VLP = − 1sC2R4

VBP

Eliminando VLP si trova:

VBP

Ve= −R2

R1

sR4R5C2/R2

s2R4R5C1C2 + sR4R5C2/R2 + 1

e si vede che

f0 =1

2Π√

R4R5C1C2

Q =

√

R22C1

R4R5C2

H0BP = −R2

R1

H0LP =R5

R1

Si può notare che la taratura di può avvenire in modo indipendentemente.A differenza del circuito a variabili di stato, quello biquadratico fornisce solodue delle tre risposte di filtro; tuttavia esso presenta il vantaggio di avere tuttii parametri f0, Q e H0 regolabili autonomamente, senza richiedere lunghe ite-razioni. Infatti si può ad esempio regolare R5 per ottenere il valore richiesto dif0, poi regolare R2 per ottenere il valore di Q e infine R1 per ottenere il valorerichiesto per H0BP o H0LP .

3.4 Filtri di ordine superiore al II

Tutti i filtri di ordine superiore al secondo possono essere realizzati come cascatadi celle del secondo ordine: un qualunque polinomio in s può essere compostonel prodotto di una serie di radici reali o complesse coniugate. Le radici realigenerano celle del primo ordine, le radici complesse coniugate generano celle

147

del secondo ordine. Esistono però dei metodi di realizzazione dei filtri di ordinesuperiore al secondo che, in certi casi, generano filtri migliori di quelli che siotterrebbero operando la scomposizione.

3.4.1 Maschera di progetto

La maschera di progetto definisce i limiti superiore ed inferiore entro cui deveessere compresa la funzione di trasferimento del filtro. Un esempio di mascheraè riportato in fig. 3.30.

| |H

fs

fc f

Figura 3.30: Maschera di progetto

Se la funzione di trasferimento è passa basso, passa alto o passa banda, ilproblema di stare all’interno di una maschera è già stato risolto da filtri standard.Invece se la maschera è qualsiasi il problema è più complesso, però esistonometodi numerici per trovare il polinomio di grado minimo che soddisfa talemaschera. Ci occuperemo solo di risposte standard passa basso. Esistono dellerisposte passa basso che godono di particolari proprietà : in base alle specificheche vengono date si potrà attingere da una lista di filtri di questo tipo.

3.4.2 Risposte standard

Butterworth di ordine N

I filtri di Butterworth sono caratterizzati dal seguente andamento del modulodella funzione di trasferimento:

|H | =1

√

1 +(

ffc

)2n

in cui fc è la frequenza per cui |H | ha un’attenuazione di -3dB rispetto alvalore massimo che si ha in f=0. La risposta non ha ondulazione (ripple) inbanda passante e scende con una pendenza pari a 20ndB per decade in bandaattenuata. Tra i filtri privi di ondulazione in banda, il filtro di Butterworth èquello che ha la transizione più ripida fra banda passante e banda attenuata.Per tale motivo è chiamato massimamente piatto. Le caratteristiche dei filtri diButterworth sono riportate nelle figg. 3.36 e 3.37, i dati per il progetto con cellein cascata invece si trovano in tab. 3.2.

148

Chebyshev di ordine N

Questo filtro prevede che si rilassi la condizione di piattezza in banda passante esi definisca il valore massimo delle oscillazioni in banda passante. Ammettendoun certo ripple in banda passante si ha il vantaggio di una più ripida transizionedel filtro nel passaggio alla banda attenuata, a parità di grado del polinomio equindi di complessità del filtro. fc è la frequenza di spigolo, cioè la frequenza incui il filtro esce per la prima volta dal limite di ondulazione fissato per la bandapassante. I dati di progetto per filtri di Chebishev con 1dB di ondulazionein banda sono riportati in tab. 3.3, l’andamento del modulo della funzione ditrasferimento è riportato nelle figg. 3.38, 3.39 e 3.40. I dati relativi a filtri con0.5dB di ondulazione in banda invece sono riportati in tab. 3.4. Per l’andamentodel modulo in banda passante è sufficiente scalare opportunamente l’asse y dellefigg. 3.38 e 3.39, l’andamento in banda attenuata è invece visibile in fig. 3.41.

Filtri Ellittici

In questo caso si rilassa la condizione di banda attenuata, utilizzando una ca-scata di celle di tipo passa-basso ed elimina-banda. Questi filtri hanno unatransizione molto marcata tra banda passante e banda attenuata. Sono anchechiamati filtri di Cauer.

Filtri di Bessel

I filtri di Bessel hanno prestazioni in modulo peggiori di quelle dei filtri diButterworth ma hanno la particolarità di mantenere un ritardo di fase lineare.Questo permette di mantenere le relazioni di fase tra componenti del segnale afrequenza diversa, e quindi non introducono distorsione di fase in segnali nonsinusoidali. I dati per il progetto di filtri di Bessel sono riportati in tab. 3.1,l’andamento del modulo nelle figg. 3.34 e 3.35.

Comparazione tra i diversi tipi di filtro

Sul diagramma di Bode l’andamento asintotico del modulo della funzione ditrasferimento di tutti i filtri passa-basso di ordine n in banda attenuata è rap-presentato da una retta con pendenza −20ndB/decade. A seconda dei vincoliposti per l’andamento in banda passante però la transizione tra banda passantee banda attenuata avviene in modo diverso. A titolo di esempio, in fig. 10.12sono riportate le caratteristiche di quattro filtri di ordine 5, tutti con identicafrequenza a −3dB, differenziati per il comportamento in banda passante. E’evidente come, rilassando i requisiti in banda passante, si abbia un più rapidopassaggio in banda attenuata. La scelta di effettuare la comparazione mante-nendo la stessa frequenza a −3dB è puramente arbitraria: per effettuare unacomparazione corretta bisogna attenersi alle richieste riportate nella mascheradi progetto.

3.4.3 Progetto di un filtro passa basso

• Dalle specifiche di banda passante, banda attenuata ed, eventualmente,fase, si decide quale tipo di risposta in frequenza standard meglio si adattaal caso in esame.

149

• Si riportano sui grafici i limiti del progetto. Se ad esempio il filtro devetagliare a 1kHz e deve raggiungere i -40dB a 4KHz, si utilizza una norma-lizzazione per cui fc = 1kHz e si sceglie il grado del filtro cercando qualedei filtri appartenenti alla famiglia ha un’attenuazione, alla frequenza 4fc,superiore a -40dB. Tra i filtri che soddisfano la specifica si sceglierà quellodi grado minore.

• Dalle tabelle si ricavano le specifiche delle celle. Dai valori di frequenzanormalizzata delle tabelle si ricavano le frequenze reali, moltiplicando ivalori letti per fc.

• si progetta ogni cella in modo indipendente dalle altre e si collega in cascatal’uscita di ogni cella all’ingresso della successiva.

Questo modo di procedere funziona solo con filtri attivi, perchè , se si proget-tassero celle del primo e del secondo ordine con soli componenti passivi, dopoaverle collegate insieme, l’impedenza di uscita di ogni cella modificherebbe lecaratteristiche della cella successiva. La funzione di trasferimento risulterebbequindi diversa da quella progettata (le varie celle interagirebbero tra di loro).Questi effetti non esistono utilizzando filtri attivi in cui l’uscita di ogni cellacorrisponde con l’uscita di un amplificatore operazione, cioè con un punto dibassa impedenza.

3.4.4 Circuito di simulazione di un’induttanza

Un altro modo per realizzare filtri attivi è progettare i filtri come se fossero filtripassivi RLC, sostituendo le induttanze con dei componenti attivi. Si può infattisimulare il comportamento di un’induttanza con una coppia di operazionali. Orasi vedrà solo il caso di un’induttanza con un capo a massa.

Vx

Vx

Vx

Ix

Va1

Va2

Z5

Z4

Z3

Z2

Z1

A1

A2

Figura 3.31: Convertitore di impedenza generalizzato

Si vuole ottenere che tra il nodo più in alto della figura 3.31 (che chiameremopunto A) e massa si veda un’impedenza che sia sostanzialmente un’induttan-za. Questo circuito però a seconda di quello che si sostituisce a Z1, ...Z5 puòsimulare, oltre che un’induttanza, anche altri elementi. Per capire che tipo di

150

componenti occorre inserire per ottenere l’equivalente di un’induttanza, colle-ghiamo nel punto A un generatore di prova Vx e calcoliamo Ix in funzione diVx.

Ix =Vx − VA1

Z1

Sappiamo che la corrente che scorre in Z2 è la stessa che scorre in Z3 e lacorrente che scorre in Z4 è la stessa che scorre Z5, quindi

VA1− Vx

Z2=

Vx − VA2

Z3

VA2− Vx

Z4=

Vx

Z5

Da questo si ricava che

Vx

Ix=

Z1Z3Z5

Z4Z2

Allora se:

• Z1, Z3, Z4, Z5 sono resistenze e Z2 è un condensatore

Z =Vx

Ix= s

R1R3R5C2

R4= sL

• Se Z1 e Z5 sono condensatori e il resto resistenze:

Z =1s2

R3

R2R4C1C5=

1s2D

Quest’ultima scelta porta alla definizione di un componente equivalente conimpedenza reale negativa e dipendenza quadratica dalla frequenza. Il termi-ne (R2R4C1C5/R3) prende il nome di elemento D (o FDNR, per frequency-dependent negative resistance) e può essere utilizzato per la realizzazione difiltri.

Esempio: Cella del 2o ordine posta su induttanza simulata

Ve Vu

Figura 3.32: Risonatore parallelo a componenti passivi

L’esempio più semplice di filtro RLC realizzabile con un simulatore di in-duttanza è il risonatore parallelo riportato in figura 3.32. Il circuito si studia inelettrotecnica ed una semplice analisi porta a riconoscere un filtro passa-bandale cui caratteristiche sono: frequenza centrale f0 = 1/(2π

√LC) e Q = R

√

C/L.In figura 3.33 è mostrata la realizzazione del risonatore tramite un’induttanzasimulata.

151

Ve

Vu

V’u

R5

R4

R3

C2

CR1

R

A1

A2

Figura 3.33: Risonatore parallelo con induttanza simulata

E’ da notare che l’uscita Vu è analoga a quella del filtro a componenti passivi,cioè non è un punto a bassa impedenza. Occorre dunque prestare attenzione allemodifiche introdotte sull’impedenza del circuito per effetto del carico. In questocaso però si può notare che l’uscita indicata con Vu

′ è in relazione con Vu tramitel’equazione:

Vu′ = Vu

(

1 +R4

R5

)

Prendendo l’uscita su A2 dunque l’impedenza è bassa e si mantengono ivantaggi di disaccoppiamento tra filtro e carico propri dei filtri attivi.

3.4.5 Dati per il progetto di filtri passa-basso

Le tabelle che seguono permetto il progetto di filtri passa-basso di ordine com-preso tra 2 e 10, di Bessel, Butterworth, Chebyshev 1dB e Chebyshev 0.5dB.

n. cella 1 cella 2 cella 3 cella 4 cella 5poli Q f0 Q f0 Q f0 Q f0 Q f0

2 0.577 1.7323 I ord. 2.322 0.691 2.5424 0.522 3.023 0.806 3.3895 I ord. 3.647 0.564 3.778 0.917 4.2616 0.510 4.336 0.611 4.567 1.023 5.1497 I ord. 4.972 0.532 5.066 0.661 5.379 1.126 6.0508 0.506 5.655 0.560 5.825 0.711 6.210 1.226 6.9599 I ord. 6.297 0.520 6.371 0.589 6.607 0.760 7.056 1.322 7.87710 0.504 6.976 0.538 7.112 0.620 7.405 0.810 7.914 1.415 8.800

Tabella 3.1: Filtri di Bessel, normalizzati in modo da avere ritardo di faseunitario in f = 1

152


2 0.7071 1.00003 I ordine 1.0000 1.0000 1.00004 0.5412 1.0000 1.3066 1.00005 I ordine 1.0000 0.6180 1.0000 1.6180 1.00006 0.5176 1.0000 0.7071 1.0000 1.9319 1.00007 I ordine 1.0000 0.5550 1.0000 0.8019 1.0000 2.2470 1.00008 0.5098 1.0000 0.6013 1.0000 0.9000 1.0000 2.5629 1.00009 I ordine 1.0000 0.5321 1.0000 0.6527 1.0000 1.0000 1.0000 2.8794 1.000010 0.5037 1.0000 0.5612 1.0000 0.7071 1.0000 1.1013 1.0000 3.1962 1.0000

Tabella 3.2: Filtri di Butterworth, normalizzati in modo da avere attenuazionepari a −3dB in f = 1



Tabella 3.3: Filtri di Chebyshev con 1dB di ripple in banda passante, norma-lizzati in modo da avere attenuazione pari all’estremo inferiore della banda dioscillazione per f = 1



Tabella 3.4: Filtri di Chebyshev con 0.5dB di ripple in banda passante, norma-lizzati in modo da avere attenuazione pari all’estremo inferiore della banda dioscillazione per f = 1

153

0.1 0.5 1

0

-1

-2

dB

f

2

3

4

5

67

Figura 3.34: Filtri di Bessel: comportamento in banda passante

1

0

-10

-20

-30

-40

-505 10f

dB

2

3

4 56

7 8 9 10

Figura 3.35: Filtri di Bessel: comportamento in banda attenuata

154

0.1 0.5 1

0

-1

-2

-3

dB

f

2 3 4 105

Figura 3.36: Filtri di Butterworth: comportamento in banda passante

0

-20

-40

-60

-80

1 5 10f

dB

2

3

4

5678910

Figura 3.37: Filtri di Butterworth: comportamento in banda attenuata

155

2

3

6

7

10

0.1 0.5 1f

dB

0

1

-1

Figura 3.38: Filtri di Chebyshev con 1dB di ondulazione in banda:comportamento in banda passante (ord: 2, 3, 6, 7, 10)

4

5

8

9

1

0

-1

dB

0.1 0.5 1f

Figura 3.39: Filtri di Chebyshev con 1dB di ondulazione in banda:comportamento in banda passante (ord: 4, 5, 8, 9)

156

0

-20

-40

-60

-80

dB

1 5 10f

2

3

45678910

Figura 3.40: Filtri di Chebyshev con 1dB di ondulazione in banda:comportamento in banda attenuata

1 5 10f

2

3

45678910

0

-20

-40

-60

-80

dB

Figura 3.41: Filtri di Chebyshev con 0.5dB di ondulazione in banda:comportamento in banda attenuata

157

0

-40

-80

-120

dB

0.1 1 10f

Bessel

Butterw

orth

Chebyshev 0.5dB

Chebyshev 1dB

Figura 3.42: Confronto tra le caratteristiche di quattro filtri di ordine 5, conidentica frequenza a −3dB

158

3.5 Filtri a capacità commutate

La creazione di resistenze su di un circuito integrato in silicio, mediante processidi fabbricazione ideati per la realizzazione di sistemi prevalentemente digitali,pone diversi problemi, sia dal punto di vista dell’ingombro del singolo componen-te, sia dal punto di vista della precisione e della stabilità del valore di resistenza.Di conseguenza, si cerca di evitare di utilizzare i resistori nei circuiti che devonoessere integrati su silicio. Siccome gli elementi base della tecnologia di integra-zione VLSI sono i transistori MOS e le capacità MOS, è conveniente cercarerealizzazioni di circuiti analogici che prevedano l’utilizzo solo di questi elementi.Il problema è quello di sviluppare simultaneamente funzioni di tipo analogico edigitale nello stesso circuito integrato, con componenti tradizionalmente digitali(appunto transistori e capacità MOS).

Una tecnica che permette di realizzare circuiti analogici, principalmente filtriattivi, senza utilizzare resistenze integrate, sfrutta un principio, detto delle ca-pacità commutate, che permette di sostituire le resistenze con capacità di valorilimitati (tipicamente da 1 a 100 pF) pilotate da opportuni segnali.

Come si comprenderà in seguito, i circuiti che utilizzano la tecnica dellecapacità commutate (Switched Capacitor) sono sistemi analogici a dati campio-nati, poiché l’informazione viene elaborata ad intervalli di tempo finiti, non concontinuità . Questa caratteristica limita il loro impiego in alcuni sistemi oltre adintrodurre delle differenze notevoli nel funzionamento stesso dei circuiti rispettoagli analoghi tempo-continui.

3.5.1 Principio di funzionamento

Si supponga di avere due generatori di tensione ed una resistenza come infigura 3.43a. La corrente che circola su R è

Figura 3.43: Circuito base: a) con resistenza; b) equivalente con capacitàcommutata

I =V2 − V1

R

Si prendano adesso gli stessi generatori e li si colleghi nella configurazioneriportata in figura 3.43b.

Tenendo S2 chiuso e S1 aperto, la carica su C sarà Q = CV2. A questo puntosi chiuda S1 e si apra S2. La carica su C diventa Q = CV1. Il risultato di questaoperazione è di trasferire della carica dal generatore V2 al generatore V1. Sulcondensatore si è verificata una variazione di carica pari a

∆Q = C(V2 − V1)

159

Se si ripetesse questo ciclo ogni T secondi si avrebbe che ad ogni secondouna carica ∆Q/T viene trasferita da un generatore all’altro. L’effetto medio èquello di trasferire della carica per unità di tempo e quindi di aver generato unacorrente:

I =∆Q

T=

C

T(V2 − V1) = fclkC(V2 − V1) (fclk =

1T

)

Confrontando questa espressione con quella ottenuta nel caso del resistoreR, si può verificare che in entrambi i casi vi è proporzionalità tra la corrente chescorre nel circuito e la differenza di potenziale tra i generatori. Si può dunquedefinire la resistenza equivalente del circuito Req = 1/(Cfclk).

Questo tipo di equivalenza può essere sfruttato solo se la tensione dei duenodi tra cui è commutata la capacità non varia per effetto del trasferimento dicarica, cioè se la capacità commutata è inserita fra punti a bassa impedenza, co-me in questo caso. Si comprende inoltre che per poter considerare come correntei “pacchetti” di carica nell’unità di tempo (∆Q/T ), la frequenza di transizionedella carica (fclk) deve essere molto più grande rispetto delle frequenze in gioconel circuito. Nei casi in cui una delle due assunzioni esposte sopra non sianoverificate (alta impedenza o alta frequenza), per studiare in modo corretto lafunzione di trasferimento occorre ricorrere alla trasformata Z, utilizzando op-portuni circuiti equivalenti. Un esempio di analisi in trasformata Z è presentatopiù avanti. Nel corso di questa trattazione ci si limiterà per il resto ad ana-lizzare circuiti che possano essere trattati ricorrendo al concetto di resistenzaequivalente, analizzandone il comportamento nel dominio della trasformata diLaplace.

Nel circuito di figura 3.43 si sostituiscano gli interruttori S1 e S2 con deiMOS, come in figura 3.44. I comandi di pilotaggio Φ1 e Φ2 (detti segnali diclock) vengono applicati a questi due MOS, che fungono appunto da interruttori(analog switch), e devono soddisfare delle specifiche ben precise che sarannoanalizzate di seguito.

Figura 3.44: Circuito base con interruttori MOS

Innanzitutto, se Φ1 è HIGH, Φ2 deve essere LOW, come chiaramente sievince dal funzionamento stesso del circuito. Inoltre, ci possono essere degliistanti in cui entrambi i segnali sono bassi, mentre non dovrà mai accadere cheentrambi siano alti, in quanto si metterebbero in corto circuito i due generatori(a meno della rON dei due MOS). Quest’ultima caratteristica dei segnali pilotiè molto importante. Segnali che obbediscono a questi vincoli sono componentidi un sistema di clock a due fasi non sovrapposte, o, in inglese, not overlapping2-phase clock. La generazione dei due segnali di temporizzazione avviene tramitecircuiti basati su latch set-reset che permettono di ricavare, da un singolo segnaledi clock, due segnali non sovrapposti fra loro. Il più semplice di questi circuiti èriportato in figura 3.45, assieme alle temporizzazioni relative.

Si è dunque visto che tramite un condensatore e due interruttori è possibilesimulare il comportamento di una resistenza, il cui valore non dipende soltanto

160

Figura 3.45: Generatore di clock a due fasi non sovrapposte

dalla capacità del condensatore ma anche dalla velocità con cui commutanogli interruttori, cioè dalla frequenza di clock. Questa caratteristica è essenzialenel progetto dei filtri, perché rende realizzabili dei filtri con frequenza di tagliofunzione della frequenza di clock.

Si può verificare questa affermazione inserendo una capacità commutata alposto della resistenza nel più semplice circuito filtrante studiato nel capitolorelativo ai filtri attivi: l’integratore.

3.5.2 Integratore

Lo schema di un integratore a capacità commutate è riportato in figura 3.46.

Figura 3.46: Integratore a capacità commutate

La funzione di trasferimento è ricavabile da quella dell’integratore con capa-cità e resistenza, sostituendo ad R il valore di resistenza equivalente calcolatonel paragrafo precedente:

Vu

Ve= − 1

j ff0

dove f0 =1

2πC2fclkC1 =

C1

2πC2fclk

Si nota che il valore di f0 dipende dal rapporto delle due capacità . Il fattodi avere un rapporto fra condensatori è molto importante: infatti le capacitàintegrate che si riescono a costruire non sono molto precise, in particolare sihanno variazioni anche da una realizzazione all’altra del circuito integrato, a

161

seconda dei valori assunti dalle variabili di processo durante la fabbricazione.Può accadere ad esempio che lo spessore dell’ossido che si deposita sul silicio percreare i condensatori possa cambiare, facendo alterare il valore assoluto del con-densatore. Se però si considerano due condensatori realizzati vicini nello stessochip, si può assumere che i parametri di fabbricazione siano gli stessi, per cuii valori delle due capacità variano allo stesso modo; il loro rapporto dipendea questo punto unicamente dalla relazione fra le aree dei condensatori, quindiesclusivamente da un fattore di tipo geometrico. Allora se il processo fotografico,oppure laser, che è stato utilizzato per definire quali sono le aree ha una buonaprecisione, il rapporto tra i due condensatori avrà la stessa precisione indipen-dentemente dalle variabili di processo. Se il valore assoluto dei due condensatoriha per esempio una tolleranza del 10%, il rapporto fra i valori ha facilmente delletolleranze inferiori al 1%. Supponendo inoltre di voler realizzare un integratorecon una frequenza di guadagno unitaria pari ad 1 kHz, se si realizzasse questocircuito con la tecnica RC si avrebbe:

f0 = 1 × 103 Hz =1

2πRC⇒ C =

12πR · 1 × 103 F

Se si usa per R un valore compreso tra 10 kΩ e 100 kΩ, si dovrebbe utiliz-zare un condensatore dell’ordine dei nF, ma condensatori di questo ordine digrandezza sono difficilmente integrabili. Usando invece la tecnica delle capaci-tà commutate la frequenza di guadagno unitario dipende non più da un valoreassoluto di capacità ma da un rapporto, quindi, se si usa per fclk = 100 kHz, siottiene:

f0 = 1 × 103 Hz =1

2π· 100 × 103 Hz · C1

C2⇒ C1

C2≈ 1

16

ovvero si riesce a realizzare un integratore equivalente a quello RC, con duecondensatori di valore molto più basso, ad esempio C1 = 1 pF, C2 = 16 pF.Altri integratori, cioè con diverse frequenze di taglio, possono essere realizzatisemplicemente variando la frequenza fclk. La frequenza caratteristica del filtroè proporzionale alla frequenza di temporizzazione fclk, rendendo i filtri a ca-pacità commutate intrinsecamente di tipo programmabile. Uno stesso circuitopuò dunque presentare frequenza di guadagno unitario diversa a seconda dellafrequenza con cui commutano gli interruttori; sfruttando questa caratteristica,in commercio sono dunque presenti filtri “universali” che hanno una frequenzadi taglio programmabile ad un valore pari, per esempio, ad 1/100 della frequen-za di clock. Ovviamente il campo di variazione della frequenza di clock nonè illimitato, esiste però un’ampia banda di frequenza in cui è possibile utiliz-zare il circuito in modi diversi, semplicemente variando la fclk. I limiti sonosostanzialmente due:

• sulla frequenza di clock;

• sulla frequenza del segnale di ingresso.

Quest’ultimo problema è evidente se si pensa che si è approssimato ad unacorrente lo scambio di pacchetti di carica tra due generatori di tensione. Esistonoperò dei casi in cui questa approssimazione non è accettabile, in particolare perfrequenze superiori a fclk/2. Infatti il circuito è in realtà un sistema campionatocon un clock a frequenza fclk, quindi, per il teorema di Nyquist, si può ricostruire

162

un segnale in uscita da tale sistema se e solo se la banda del segnale stesso èlimitata a metà della frequenza di campionamento.

3.5.3 Limiti di frequenza di clock

La realizzazione di un circuito a capacità commutate su singolo chip di sili-cio viene effettuata impiegando componenti non ideali, che presentano cioè deiparametri parassiti che possono influire, anche con una certa importanza, sulcomportamento del dispositivo, introducendo alcuni importanti limiti di funzio-namento. Gli elementi da considerare sono: gli interruttori, realizzati come giàvisto con dei transistor MOS; gli amplificatori operazionali; i condensatori. Perconoscere il limite superiore alla frequenza di clock applicabile al circuito si deveanalizzare il comportamento in alta frequenza di tutti gli elementi. Per quantoriguarda l’interruttore, esso presenta una resistenza ron il cui valore tipico èdi 1 kΩ. Utilizzando tale interruttore con una capacità commutata il cui valoretipico è di 10 pF, si ha un circuito equivalente del tipo riportato in figura 3.47.

Figura 3.47: Effetto della ron degli interruttori

La carica del condensatore non è dunque istantanea, ma si ha una costante ditempo τ = ronC1 = 1 × 103 Ω · 1 × 10−11 F = 1 × 10−8 s = 10 ns. Se si desideraottenere una determinata precisione nel funzionamento del circuito, è necessariotener presente tale costante di tempo che limita la velocità con cui si caricail condensatore introducendo un limite alla frequenza di commutazione. Se siconsidera carico il condensatore quando il valore di tensione ai capi raggiungeil valore finale a meno di un fattore 1/1000 (quindi con un errore pari a 0.1%),occorre mantenere chiuso l’interruttore per un tempo pari a circa sette voltela costante di tempo (si ha infatti che e−7 ≃ 10−3) quindi devono trascorrerecirca 7τ = 7 × 10−8 s = 70 ns per raggiungere la tensione finale v1 (o zero). Inrealtà , poiché il ciclo completo prevede la chiusura prima di S1 e poi di S2,si avrà un periodo di commutazione pari a 2 · 70 ns = 140 ns per ogni periodo.Questo fa sì che fclkmax

≃ 7 MHz, che rappresenta un limite superiore. Anchele caratteristiche di banda e di slew-rate dell’amplificatore operazionale devonoessere tali da garantire il corretto funzionamento del circuito alla frequenza dicommutazione di S1 e S2.

Per quanto riguarda invece la minima frequenza di clock, il limite principaleviene introdotto dall’amplificatore operazionale, in particolare dalla presenza dicorrenti di polarizzazione degli ingressi, che modificano la tensione presente suicondensatori, rappresentando un termine di errore di ampiezza inversamenteproporzionale alla frequenza di commutazione degli interruttori. Il valore ditali correnti è pari a circa 1 pA a temperatura ambiente per gli amplificatorioperazionali MOS normalmente usati nei circuiti a capacità commutate. Conriferimento alla figura 3.47, considerando il caso in cui S2 è chiuso e S1 è aperto,

163

si può notare che la corrente di polarizzazione passa in C1 caricandolo a correntecostante, quindi si avrà una variazione della tensione ai suoi capi. Si consideriun condensatore di 10 pF e una corrente di 1 pA che lo attraversi, supponendo diaccettare una variazione della tensione ai capi pari ad esempio a 1 mV durante ilperiodo di chiusura di S2, si può ricavare qual è il massimo intervallo di tempoin cui S2 può rimanere chiuso.

∆VC1=

I

C1∆T ⇒ ∆T =

C∆VC1

I= 1 × 10−2 s

Questo significa che frequenze intorno ai 100 Hz (per questo operazionale eper questo condensatore) sono le più basse frequenze di clock che si possanousare senza avere problemi. Il campo di azione per la fclk si estende quindi dallecentinaia di Hertz alle decine di Megahertz.

3.5.4 Effetti delle capacità parassite

Lo schema visto finora per l’integratore a capacità commutate è molto semplice,ma non è il migliore. Ogni transistor MOS infatti ha delle capacità parassite cheinfluenzano in modo considerevole il funzionamento del circuito. Tali capacità ,intrinseche e non eliminabili, sono evidenziate in figura 3.48.

Figura 3.48: Capacità parassite presenti in un transistor MOS

La Cgd e la Cgs introducono un’iniezione di carica sul condensatore durantela commutazione del MOS, che porta al fenomeno detto di clock feedthrough,cioè alla comparsa nello spettro del segnale di uscita di una componente allafrequenza di clock. Il problema normalmente non comporta gravi conseguenze,in quanto la frequenza di clock è generalmente molto al di sopra della bandadi segnale utile dell’uscita. Anche l’effetto della Cds è di solito trascurabile, inquanto porta ad un non perfetto isolamento dell’interruttore, quando è aperto,alle alte frequenze. Le altre capacità parassite modificano invece il circuito realedell’ integratore a capacità commutate, come riportato in figura 3.49.

Osservando il circuito, si nota che il condensatore C12 è in parallelo ad ungeneratore di tensione. Quando il generatore varia la tensione ai suoi capi di unacerta quantità , deve fornire un po’ più di corrente, assorbita dal condensatoreparassita, per avere la stessa escursione di tensione rispetto al caso in cui nonci fosse la capacità , ma ciò non va ad influenzare il funzionamento finale delfiltro, quindi C12 può essere trascurato. Il condensatore C22 è collegato fra unamassa e una massa virtuale quindi avendo una tensione ai capi costante nonha effetti. Per quanto riguarda C11 e C21 si nota che questi sono in paralleloal condensatore C1 e quindi non sono trascurabili ma rappresentano per C1 un

164

Figura 3.49: Circuito dell’integratore con evidenziate le capacità parassite degliinterruttori

termine di errore. Se si avesse la possibilità di conoscere questi due condensatorinon si avrebbero problemi nelle realizzazioni pratiche, ma il valore dipende dalprocesso e dalla tensione applicata, ed inoltre non si ha nessun legame con ilrapporto tra C1 e C2. Queste capacità parassite hanno l’effetto di alterare larisposta in frequenza del circuito in modo non noto a priori.

3.5.5 Integratori stray insensitive

Una realizzazione alternativa di un integratore il cui comportamento non èinfluenzato dalle capacità parassite dei MOS è riportata in figura 3.50.

Figura 3.50: Integratore invertente stray insensitive

Questo circuito realizza ancora un integratore. Infatti, nel periodo di tempoin cui la fase di clock Φ2 è attiva, i due deviatori sono collegati entrambi a massae la carica sul condensatore C1 è nulla. Nel momento in cui il condensatoreviene collegato tra la Ve di ingresso e il punto di massa virtuale, C1 assorbe unacarica fornitagli sia da Ve che dall’uscita dell’operazionale tramite una correnteche attraversa C2. La quantità di carica è quindi la stessa che veniva scambiatanel caso precedente. In particolare se la Ve è positiva si produce una variazionedi tensione negativa sul condensatore C2. Si ha quindi lo stesso funzionamentodello schema precedente, ma un diverso comportamento delle capacità parassite.Introducendo esplicitamente tali capacità , come in figura 3.51, si può notareche queste non si presentano più in parallelo a C1.

Analizzando la figura, dove si sono omesse C12 e C22 per i motivi preceden-temente esposti, si possono notare le due capacità parassite C11 e C21 relativerispettivamente ai MOS M1, M2 e M3, M4. In questo caso però il condensatoreC21 può essere eliminato poiché , come si evince dallo schema, ha un morsetto(quello fisso) a massa e l’altro che fluttua tra una massa virtuale durante Φ1eun’altra massa durante Φ2, quindi non cambia mai la tensione ai suoi capi. La

165

Figura 3.51: Capacità parassite nell’integratore stray insensitive

capacità C11, invece, quando è attivo Φ2, si trova collegata a massa, dunque lasua carica si esaurirà proprio verso massa e non andrà ad influenzare l’uscita.Durante la fase Φ1 il condensatore C11 si trova in parallelo ad un generatoredi tensione, la carica quindi viene fornita dalla Ve, ma di nuovo il circuito sichiude fra Ve e C11 e non ha alcun effetto sull’uscita. Si può dunque concludereche con questa configurazione è possibile realizzare un circuito integratore in-vertente immune da effetti parassiti. Tale schema prende il nome di integratoreStray-insensitive.

Invertendo la connessione di Φ1 e Φ2 solo nella seconda coppia di MOS,e procedendo ad un’analisi analoga alla precedente, si può dimostrare che siottiene un integratore non invertente (si veda la figura 3.52).

Figura 3.52: Integratore non invertente

Con il metodo delle capacità commutate è dunque molto semplice passare daun integratore invertente ad uno non invertente, poiché è sufficiente scambiarela fase di un deviatore.

3.5.6 Comportamento in frequenza

I filtri a capacità commutate sono dei sistemi tempo-discreti a dati campionati.Di conseguenza, l’ipotesi fatta inizialmente di vedere la carica trasferita in pac-chetti come un flusso continuo, cioè di mediare i pacchetti di carica ed assimilarliad una corrente che fluisce continuamente, è valida solo quando si consideranosegnali con banda decisamente più bassa della frequenza di campionamento. Sesi vuole analizzare il comportamento in frequenza di tali circuiti per frequen-ze di ingresso più elevate, allora occorre ricorrere a strumenti di indagine piùappropriati, quali la trasformata Z, e tenere conto del teorema di Shannon edel conseguente fenomeno dell’aliasing. Entrambi i fenomeni, trasferimento dipacchetti di carica ed aliasing, concorrono in modo diverso a creare notevolidifferenze nella risposta in frequenza tra i sistemi tempo-continui di riferimento

166

e i filtri a capacità commutate da essi ricavati. Non si eseguirà in questa sedeuna analisi rigorosa nel dominio della trasformata Z, esiste molta letteratura inmerito. Ci occuperemo invece in modo qualitativo dell’aliasing.

Aliasing

I filtri a capacità commutate sono, come già più volte notato, dei sistemi a daticampionati. Il campionamento effettuato sul segnale di ingresso produce quindi,come ben noto, una serie infinita di repliche nello spettro del segnale, centrateintorno ai multipli della frequenza di clock. Nel segnale di uscita da un filtroa capacità commutate saranno dunque sempre presenti, oltre alle componentispettrali del segnale di ingresso, anche quelle dovute alle repliche create dalcampionamento, anche se attenuate sia dalla risposta in frequenza degli elementiche compongono il filtro, sia dal fatto che il segnale di uscita dal filtro non èun treno di impulsi, ma un segnale campionato e mantenuto, cosa che alterail contenuto spettrale del segnale di uscita secondo una nota formula del tiposin(x)/x.

Una trattazione rigorosa dei fenomeni correlati può essere effettuata nel do-minio della trasformata Z, ma è analiticamente complessa e non verrà espo-sta nel seguito. E’ possibile però trarre alcune interessanti conclusioni anchemediante considerazioni più intuitive.

Anche in assenza di aliasing, occorre considerare la presenza di componenti infrequenza in uscita diverse da quelle del segnale di ingresso. Se consideriamo unsegnale sinusoidale in ingresso al filtro a frequenza fin, la componente dovuta alcampionamento a frequenza più bassa vale f1 = fclk − fin. Tale frequenza vienetrattata dal filtro come se appartenesse al segnale in ingresso al filtro stesso. Sela frequenza fin è molto minore di fclk, allora f1, essendo prossima a fclk, nonpone problemi in quanto fuori dalla banda di interesse del segnale di uscita. Alcontrario, se il segnale di ingresso è prossimo a fclk/2, f1 sarà non molto diversadalla frequenza del segnale di ingresso e quindi difficilmente separabile da essa.

Una conseguenza non ovvia dell’aliasing è poi la seguente, più facilmen-te comprensibile mediante un esempio. Supponiamo di avere un integratore confclk = 100 kHz e f0 = 1 kHz. Una sinusoide in ingresso con frequenza fin = 1 kHzed ampiezza di 1 V, produrrà in uscita almeno due componenti, una ad 1 kHzed ampiezza 1 V, l’altra a 99 kHz, decisamente attenuata. Se ora consideriamoinvece un segnale in ingresso a frequenza di 99 kHz ed ampiezza 1 V, otterre-mo di nuovo in uscita due componenti, una a 99 kHz ed una ad 1 kHz, a causadell’aliasing. Per quanto riguarda l’ampiezza delle due componenti, questa è pra-ticamente identica al caso precedente, cioè la componente a 1 kHz ha ampiezzapari ad 1 V, mentre quella a 99 kHz risulta molto attenuata. Questo è spiegabilepoiché il campionamento viene effettuato dal circuito sul segnale di ingresso,quindi un segnale ad 1 kHz ed uno a 99 kHz risultano indistinguibili tra loro.

La conseguenza di questa analisi è che quando si utilizzano filtri a capaci-tà commutate occorre sempre prestare molta attenzione al tipo di segnale cheil filtro deve trattare. Al di là delle considerazioni sulla differenza tra funzio-ne di trasferimento tempo-continua e tempo-discreta all’aumentare della fre-quenza, i problemi spettrali dovuti al campionamento suggeriscono l’utilizzodei filtri, se possibile, solo con segnali a frequenza molto più bassa di quella dicampionamento.

167

In caso il segnale o il rumore presenti all’ingresso del filtro abbiano com-ponenti in alta frequenza, è consigliabile inserire, a monte del filtro a capacitàcommutate, un filtro passa-basso tempo-continuo. Tale filtro sarà normalmentemolto semplice, ad esempio un gruppo RC. Molti filtri a capacità commuta-te recenti integrano un filtro di questo tipo in ingresso. Qualora poi non sianotollerabili le componeti in alta frequenza generate dal filtro per effetto del cam-pionamento, un altro semplice gruppo RC posto in uscita può normalmenteeliminare il problema.

3.5.7 Filtro del secondo ordine con cella biquadratica

La cella biquadratica qui analizzata viene realizzata con solo due amplificatorioperazionali a dispetto di quanto succedeva nel caso visto nel capitolo preceden-te dove ne erano necessari tre. Questo è dovuto al fatto che è possibile costruireun integratore non invertente con un unico operazionale. Occorre ribadire chenon tutte le soluzioni circuitali valide utilizzando resistenze e condensatori sonodirettamente convertibili in circuiti a capacità commutate. Infatti, se la resi-stenza non si trova tra due punti di bassa impedenza, la sostituzione con unacapacità commutata è più complessa e non viene trattata in questo corso.

Il circuito del filtro è riportato in figura 3.53. Il primo stadio è un filtro delprimo ordine che agisce sulla somma dei segnali Ve e VLP , mentre il secondostadio lavora da integratore non invertente.

Figura 3.53: Filtro del 2 ordine con cella biquadratica

Le relazioni fra le varie grandezze sono:

VBP

Ve= QHBP e

VLP

Ve= HLP con f0 =

12π

C1

C2fclk e Q =

C1

C3

Si nota subito che Q e f0 sono indipendenti tra loro: f0 è modificabile tramitela fclk, C1 e C2, mentre il Q è regolabile con C3. Un filtro integrato ha dunque lapossibilità di avere una frequenza di taglio fissa rispetto alla frequenza di clock( f0

fclk), programmata da C1 e C2 e nello stesso tempo il Q variabile. Questo

è molto importante poiché permette al filtro di avere un’elevata flessibilità ,semplicemente agendo su un solo componente.

168

Uno degli impieghi tipici delle capacità commutate, come è facilmente intui-bile da quanto detto fino ad ora, è proprio quello di generare filtri universali.La cella base utilizzata non è normalmente quella biquadratica, ma una confi-gurazione più complessa che permette l’implementazione di tutte le funzioni ditrasferimento standard (passa basso, passa alto, passa banda, ecc), derivata dalfiltro a variabili di stato. I filtri universali si programmano generalmente connet-tendo opportunamente dei piedini di ingresso/uscita e tarando le caratteristichedel filtro mediante resistenze di precisione esterne. L’uso di resistenze per lataratura del filtro non è in contrasto con la teoria delle capacità commutate. In-fatti, se internamente ad un circuito integrato è difficile realizzare resistenze diprecisione, tali componenti sono invece reperibili a basso costo come componentidiscreti.

3.5.8 Approfondimenti

L’argomento dei filtri o più in generale dei circuiti a capacità commutate èmolto vasto. Una trattazione organica richiederebbe molto più spazio di quellodisponibile in un corso di base di elettronica e coinvolge ambiti diversi chespaziano dall’elettrotecnica alle telecomunicazioni.

Ulteriori approfondimenti possono essere ricercati nella vasta letteratura esi-stente, applicativa e teorica. Per quanto riguarda la prima, è possibile reperirein rete moltissime informazioni, data-sheet, esempi, dai siti dei produttori difiltri, ad esempio la Linear Technology, www.linear-tech.com. Una pubblicazio-ne disponibile su questo sito, particolarmente interessante per una introduzioneagli aspetti pratici del progetto di filtri a capacità commutate, è la AN40 Takethe Mystery Out of the Switched Capacitor Filter: The System Designer’s FilterCompendium. Per la seconda, un testo molto completo è : P.V. Ananda Mohan,V. Ramachandran, M.N.S. Swamy, Switched capacitor filters : theory, analysisand design, Prentice-Hall, 1995. Tale testo tratta in modo rigoroso la teoria deifiltri a capacità commutate e contiene inoltre moltissimi riferimenti bibliograficisu aspetti specifici.

169

Capitolo 4

Amplificatori non lineari

Indice4.1 Amplificatore logaritmico . . . . . . . . . . . . . . 170

4.1.1 Eliminazione della dipendenza da η . . . . . . . . . . 1714.1.2 Riduzione della dipendenza dalla temperatura . . . . 1724.1.3 Disaccoppiamento delle impedenze . . . . . . . . . . 1734.1.4 Esempio pratico di progetto . . . . . . . . . . . . . . 173

4.2 Raddrizzatore a singola semionda (diodo ideale) . 1784.2.1 Prima ipotesi . . . . . . . . . . . . . . . . . . . . . . 1794.2.2 Circuito corretto . . . . . . . . . . . . . . . . . . . . 1804.2.3 Traslazione della caratteristica . . . . . . . . . . . . 182

4.3 Raddrizzatore a doppia semionda . . . . . . . . . . 1834.3.1 Raddrizzatore a doppia semionda generalizzato . . . 1874.3.2 Esempio di Progetto . . . . . . . . . . . . . . . . . . 1914.3.3 Comportamento in frequenza . . . . . . . . . . . . . 1924.3.4 Scambio dei diodi . . . . . . . . . . . . . . . . . . . 192

Icircuiti analizzati in questo capitolo impiegano elementi non lineari (dio-di e transistori) nella rete di retroazione, sebbene gli amplificatori operazio-

nali operino in regime lineare e quindi continuino a valere le due equazionicostitutive dell’a.o. ideale (vd = 0 e i+ = i− = 0). Quando un operazionale fun-ziona in modo lineare la f.d.t. del sistema è determinata dalla rete di retroazione,quindi se si introducono elementi non lineari si possono ottenere caratteristicheVu/Vi non lineari.

4.1 Amplificatore logaritmico

Lo schema riportato nella figura 4.1 rappresenta un circuito in grado di fornireuna caratteristica con andamento logaritmico; per poterla determinare è con-veniente partire osservando che l’operazionale si trova in stato di linearità. Lacaduta di tensione sul diodo viene indicata con VD.

V− = V+ = 0 =⇒ Vu = −VD

In polarizzazione diretta il legame esponenziale tra la corrente sul diodo ID ela VD, come già visto nel capitolo sulla struttura degli amplificatori operazionali,

170

Vi

R

−

+

VD

ID

Vu

Figura 4.1: Amplificatore logaritmico con reazione a diodo.

è:ID = IS ·

(

eVD/(ηVT ) − 1)

≃ IS · eVD/(ηVT )

dove:

• VT è l’equivalente in tensione della temperatura, VT = kT/q;

• η è detto fattore di idealità, ed è un fattore dipendente dal processo difabbricazione e dal materiale semiconduttore: 1 < η < 2;

• IS è la corrente di saturazione inversa, fortemente variabile con la tempe-ratura T (in prima approssimazione IS raddoppia ogni 10 K di incrementodi T ).

È possibile risolvere l’equazione rispetto alla VD per ottenere Vu = −VD(ID).

ID = IS · eVD/(ηVT )

ID = VD/R=⇒ Vu = −ηVT ln

(

Vi

R · IS

)

Quindi l’uscita è proporzionale al logaritmo naturale della tensione di in-gresso: l’amplificatore ha funzione di trasferimento con andamento loga-ritmico.

4.1.1 Eliminazione della dipendenza da η

Per eliminare la dipendenza della tensione di uscita dal parametro η, fortementedipendente da diodo a diodo, si può passare all’utilizzo di un transistore bipolarea giunzione, il quale ha un funzionamento molto simile.

Si ricordi che nella caratteristica del BJT non compare il parametro η e col-legando il dispositivo come nella figura 4.2 si utilizza il transistore nel cosiddetto“modo di funzionamento a diodo” perché sono cortocircuitati virtualmente basee collettore1 perché la prima è collegata direttamente a 0 V mentre il secondo ècollegato al terminale invertente dell’operazionale.

La giunzione base-emettitore pn si comporta in modo analoga a quelladel diodo del circuito precedente e quindi la caratteristica continua ad esserelogaritmica.

1Un altro esempio di BJT collegato a diodo si ha nel lato debole di uno specchio di corrente,nel quale base e collettore sono direttamente cortocircuitati.

171

Vi

R

−

+Vu

T1

Figura 4.2: Amplificatore logaritmico con reazione a BJT.

Vi

R

−

+Vu

T1

I0

VAL

V ′

u

T2

Figura 4.3: Amplificatore logaritmico a BJT con due transistori.

Vu = −VT ln(

Vi

R · IS

)

4.1.2 Riduzione della dipendenza dalla temperatura

Sfruttando le proprietà matematiche del calcolo del logaritmo si può elimi-nare la dipendenza della caratteristica dalla IS introducendo un transistoresupplementare collegato ad una sorgente di corrente.

Dato che la differenza di logaritmi è pari al logaritmo del rapporto degliargomenti, si può ottenere la semplificazione di termini uguali nel rapporto sesi utilizza un collegamento appropriato.

In riferimento allo schema di figura 4.3, si può scrivere una equazione alla ma-glia nella quale compaiono le due tensioni tra base ed emettitore (ad andamentologaritmico) e la tensione Vu di uscita.

172

I0 = IS2 · eVBE2/VT =⇒ VBE2

= VT ln(

I0

IS2

)

V ′

u = Vu + VBE2= −VT ln

(

Vi

RIS1

)

+ VT ln(

I0

IS2

)

Realizzando su di un unico circuito integrato i due transistori, assumendo cheogni punto dell’integrato sia alla stessa temperatura e che i transistori abbiano lastessa area, le due correnti di saturazione possono essere considerate identiche:

V ′

u = −VT ln(

ViIS2

RI0IS1

)

= −VT ln(

Vi

RI0

)

In conclusione la dipendenza dalla corrente di saturazione inversa è stataeliminata introducendo quella dalla corrente I0 proveniente da un generatoregenerico. Esso può essere realizzato semplicemente collegando il collettore delsecondo transistore T2 a VAL tramite una certa resistenza R0, il che porta aduna corrente:

I0 =VAL − (VBE2

− VBE1)

R0≃ VAL

R0

4.1.3 Disaccoppiamento delle impedenze

L’uscita V ′

u non è un nodo a bassa impedenza, quindi se vi si collegasse uncarico si avrebbe una dipendenza della funzione di trasferimento dalla correnteassorbita. Si può risolvere il problema collegando sull’uscita un amplificatorenon invertente, che ha anche il vantaggio di permettere di regolare il guadagnodel sistema oltre a disaccoppiare il carico (fig. 4.4).

Nello schema si notano alcuni componenti aggiuntivi: VREF e R3 permettonodi traslare la caratteristica d’uscita, mentre un discorso a parte merita R4. Laresistenza R4 non concorre alla funzione di trasferimento del sistema, ma il suoeffetto è quello di stabilizzare il circuito rispetto alle variazioni dei parametri difunzionamento di T1. Infatti la resistenza equivalente vista sull’emettitore deltransistor dipende dalla corrente che lo attraversa e al limite può anche diventarenegativa, generando uno zero nel semipiano di destra del piano complesso erendendo il sistema instabile. La resistenza R4 si pone in serie all’uscita deltransistor e diminuisce il guadagno d’anello.

Ricordando che I0 è pari a VAL/R0, si può ricavare la transcaratteristicafinale del circuito.

Vu = −VT

(

1 +R2

R1 ‖ R3

)

· ln(

Vi

R· R0

VAL

)

− VREF · R2

R3

4.1.4 Esempio pratico di progetto

Si richiede di progettare un amplificatore logaritmico a partire dalle specificheseguenti:

• la caratteristica deve passare per i punti (Vi, Vu): (0.1 V, 10 V), (10 V, 0 V);

• dinamica di ingresso: 0.1 V–10 V;

• amplificatore operazionale tipo LM741;

173

Vi

R

−

+

R4

T1R0

I0

VAL

T2

−

+

R3VREF

R1

R2

Vu

Figura 4.4: Amplificatore logaritmico a BJT nella versione migliorata.

• tensione di alimentazione ±15 V.

La transcaratteristica, disegnata su un piano semi-logaritmico, è riportatain fig. 4.5.

Lo schema di riferimento è quello della figura 4.4.Per comodità notazionale si introduce la tensione V+ al morsetto non inver-

tente dell’operazionale del secondo stadio del sistema:

V+ = −VT lnVi

R · I0

È necessario dimensionare i parametri del circuito precedentemente presen-tato e la prima scelta da fare è quella del punto centrale della transcaratteristica,ossia il punto di lavoro del sistema nel senso un po’ diverso da quello dei sistemilineari. Trattandosi di un amplificatore logaritmico, il punto di lavoro si imponeattraverso i parametri contenuti nell’argomento del logaritmo.

Deriva termica

Il punto più importante da considerare è proprio quello in cui la deriva termica siannulla: esiste un punto della caratteristica nel quale si ha la minima variazionedell’uscita al variare della temperatura. Poiché la dipendenza dalla temperaturaè rappresentata dalla tensione VT , il punto a deriva nulla è quello in cui illogaritmo si annulla, ossia in cui l’argomento ha valore unitario.

∂V+

∂VT= − ln

Vi

R · I0=⇒ ∂V+

∂VT= 0 ⇐⇒ Vi

R · I0= 1

174

Vu

Vi

0.1 V 1 V 10 V

2 V

4 V

6 V

8 V

10 V

0 V

Figura 4.5: Transcaratteristica richiesta nell’esempio di progettazione 4.1.4.

A seconda di come si posiziona il punto di deriva termica nulla si ottengonodiverse caratteristiche V+/VT .

Dato che VT moltiplica il termine logaritmico, a seconda della temperaturaqueste caratteristiche saranno rette con pendenza diversa, se rappresentate sudi un piano semi-logaritmico come abbiamo fatto sopra per le specifiche.

La tensione d’uscita è ottenuta da V+ moltiplicandola per un termine diguadagno K = 1 + [R2/(R1 ‖ R3)] e sommando un termine di traslazioneq = −VREF · R2/R3.

Si possono ricavare q e K osservando che la tensione d’uscita deve valereVu = q ponendo Vi pari al valore per cui si annulla il termine logaritmico,mentre utilizzando qualunque altra coppia di valori assegnata si può ricavare Kda:

K = − Vu − q

VT ln[Vi/(R · I0)]

A seconda di come si posiziona il punto a deriva nulla si ottengono diversivalori del parametro q, mentre K non dipende dalla scelta fatta per R ·I0, infattila funzione di trasferimento si può anche scrivere come:

Vu = −K · VT ln(Vi) + K · VT ln(R · I0) + q

Essendo assegnata la pendenza della caratteristica, diversi valori di R · I0 pro-vocano solo variazioni di q.

Ad esempio, ponendo R · I0 = 10 V, si ottiene q = 0 V e

K = − 10 V26 × 10−3 V · ln(0.1 V/10 V)

= 83.518

mentre ponendo R · I0 = 1 V si ha q = 5 V.Esistono quindi molte possibilità di ottenere la stessa funzione di trasferi-

mento globale, ma qual è la migliore?Se analizziamo le due soluzioni trovate sopra al variare della temperatura,

scopriamo che il comportamento nei due casi è diverso. In figura 4.6 sono ri-portate le curve ottenute a 0 C in verde, a 25 C in blu e a 50 C in rosso, a

175

Vu

Vi0.1 V 1 V 10 V

2 V

4 V

6 V

8 V

10 V

0 V

Vu

Vi0.1 V 1 V 10 V

2 V

4 V

6 V

8 V

10 V

0 V

Figura 4.6: Effetto della temperatura sulla caratteristica per le due soluzioniproposte.

sinistra per R · I0 = 10 V, a destra per R · I0 = 1 V. Si vede chiaramente che laseconda soluzione è migliore della prima in quanto il massimo scostamento dallacurva blu è decisamente più contenuto. In pratica la scelta migliore consiste nelpiazzare il punto a deriva termica nulla al centro della caratteristica, cioè in:

Vi =√

ViMAX· ViMIN

Questo equivale a imporre:

R · I0 =√

ViMAX· ViMIN

Scelta della resistenza R

La resistenza R rappresenta l’impedenza di ingresso del circuito. Inoltre definiscela corrente che scorre nel transistor T1 e nell’uscita del primo amplificatoreoperazionale in funzione della tensione d’ingresso. Per il suo dimensionamentooccorrerà dunque da un lato assicurare che la corrente che scorre in R non superimai la massima corrente fornibile dall’operazionale, dall’altro che questa stessacorrente sia sempre decisamente superiore alla massima corrente di offset.

In pratica, con tensione d’ingresso massima deve essere:

ViMAX

R< Iu1MAX

− I0

con Iu1MAXpari alla massima corrente d’uscita dell’operazionale. Se si sceglie

I0 tale da portare il punto a deriva termica nulla al centro della caratteristica,allora normalmente il contributo di I0 è trascurabile (nel nostro caso è pari al10% della massima corrente d’ingresso del circuito). Per l’LM741 si ha:

R >10 V5 mA

= 2 kΩ

Con tensione d’ingresso minima si ha invece:

ViMIN

R≫ Ib +

Ioff

2

176

Inserendo i valori massimi delle correnti di polarizzazione del LM741 siottiene:

R ≪ 0.1 V0.6 µA

= 167 kΩ

Impostiamo allora R = 15 kΩ.

Corrente I0

Dalle condizioni viste sopra per la deriva termica possiamo fissare il valore diI0:

I0 =1 V

15 kΩ= 67 µA

Per generare tale corrente nel modo più semplice possibile si ricorre alcollegamento di una resistenza R0 tra il collettore di T2 e l’alimentazione VAL.

Possiamo considerare semplicemente I0 = VAL/R0 in quanto la tensionesul collettore di T2 è sempre molto prossima a 0 V (per la precisione è pari a−VBE1

+ VBE2). Allora possiamo imporre:

R0 =15 V67 µA

= 225 kΩ

Il valore normalizzato più vicino è 220 kΩ.

Resistenza di stabilizzazione

Per quanto riguarda R4, sappiamo che essa deve essere più grande possibile conla condizione di mantenere comunque in linearità l’operazionale. Un capo diR4 si trova alla tensione −VBE1

, mentre l’altro è sull’uscita dell’operazionale.Quando la tensione d’ingresso è massima la tensione sull’uscita dell’operazionalenon deve scendere al di sotto di −10 V. Dunque in queste condizioni si puòpensare di non ammettere su R4 una caduta di tensione superiore ai 9 V. Lacorrente che scorre in R4 è la somma tra quella che scorre nell’ingresso delcircuito e I0. Si ha quindi:

(

ViMAX

R+ I0

)

· R4 < 9 V

cioè:

R4 <9 V

10 V + 1 V· 15 kΩ = 12.3 kΩ

Allora R4 = 10 kΩ rispetta le condizioni imposte anche tenendo conto dellatolleranza della resistenza.

Tensione di riferimento

Sappiamo che la nostra scelta del punto a deriva termica nulla richiede unatraslazione della caratteristica di 5 V (termine q calcolato sopra). Si ha quindi:

q = −VREF · R2

R3= 5 V

177

Occorre scegliere dunque una VREF negativa. L’alternativa più semplice èusare l’alimentazione del circuito, cioè VREF = −15 V. Da questo si ricava ilrapporto tra le resistenze:

R2

R3=

5 V15 V

=13

Resistenza R1

Abbiamo già calcolato K = 1+[R2/(R1 ‖ R3)] nella sezione sulla deriva termica,K = 83.518.

Conoscendo la relazione che lega R2 ed R3 si può calcolare il rapporto traR2 e R1. Si ottiene:

R2

R1= 82.185

Utilizzando resistenze della serie E12 si possono fissare R2 = 82 kΩ, R1 =1 kΩ e R3 = 270 kΩ.

1 · 10−2 2 · 10−2 3 · 10−2 4 · 10−2

2

4

6

8

10

t

Vu

Figura 4.7: Risposta all’onda triangolare del circuito progettato.

Si può verificare la bontà del progetto mediante una simulazione Spice delcomportamento del circuito. In fig. 4.7 è riportata la risposta del circuito ad uningresso triangolare di ampiezza pari alla dinamica di ingresso.

4.2 Raddrizzatore a singola semionda (diodo idea-

le)

Il raddrizzatore a singola semionda ideale è un circuito che riproduce in uscita,amplificato e invertito, il segnale presente al suo ingresso Vi se esso è positivo,mentre presenta uscita nulla quando Vi < 0 V. In altre parole esso è in grado dieliminare la parte negativa del segnale di ingresso. (fig. 4.8).

178

t

Vu

Figura 4.8: Segnale prodotto dal raddizzatore a singola semionda (in blu) apartire da una tensione sinusoidale (in rosso).

Non bisogna confondere questo circuito con quelli utilizzati in ambito dipotenza, cioè con segnali ad elevata tensione e/o corrente. Il circuito che ana-lizzeremo ora non trasferisce potenza dal segnale d’ingresso al carico, i suoi usisono nel campo dei sistemi di misura o di elaborazione del segnale. L’obiettivoè ottenere un segnale raddrizzato non affetto dall’errore dovuto alla tensione disoglia dei diodi al silicio.

Vi

R1

−

+

R2

VD

ID

Vu

V ′

u

Figura 4.9: Primo schema del raddrizzatore a singola semionda.

4.2.1 Prima ipotesi

A partire dall’amplificatore invertente, proviamo a definire un circuito attivo ingrado di svolgere questo tipo di operazione (fig. 4.9). Quando Vi è positiva, lacorrente su R2 scorre nel verso indicato e la tensione di uscita è proporzionalea quella di ingresso (cambiata di segno) a meno della Vγ sul diodo; quando Vi

è negativo, IR2 = 0 perché non può scorrere corrente di retroazione nel diodopolarizzato inversamente. Ma allora:

Vi > 0 =⇒ Vu = −R2

R1Vi − Vγ

179

Dove Vγ è la tensione di soglia di accensione del diodo, ossia la caduta ditensione ai capi del diodo quando esso è in conduzione diretta. La transcaratte-ristica di questo circuito non ha l’andamento desiderato. Questo è chiaramentevisibile in fig. 4.10, ottenuta da una simulazione di questo circuito con Spice(LM741 alimentato a ±15 V, R1 = R2 = 22 kΩ). Dunque per ingresso positivonon otteniamo esattamente la caratteristica che ci proponevamo, perché al postodi cancellare la Vγ la abbiamo aggiunta all’uscita.

−10 −5 5 10

−10

−5

5

10

Vi

Vu

Figura 4.10: Transcaratteristica del circuito di fig. 4.9. In rosso la caratteristicadesiderata.

Per Vi < 0 il comportamento è ancora più problematico! Infatti se il diodonon lascia passare corrente in R2, elimina anche la retroazione dell’amplificatoreoperazionale, per cui Vu satura alla massima tensione d’uscita dell’operazionale.Questo spiega l’andamento della figura 4.10 per tensioni di ingresso negative.

Si potrebbe pensare di eliminare la dipendenza dell’uscita dalla Vγ sempli-cemente prelevando il segnale dall’anodo (V ′

u) invece che dal catodo del diodo.Infatti la caduta di tensione sulla resistenza R2 (lineare) viene prelevata cosìcom’è senza sommare la caduta di tensione del diodo (non lineare). Rimane ilproblema della mancanza di retroazione per tensioni di ingresso negative, chefa sì che con tensioni negative l’ingresso dell’operazionale non sia più a massavirtuale. Si ottiene quindi una caratteristica di uscita molto diversa da quelladesiderata anche su V ′

u (fig. 4.11).

4.2.2 Circuito corretto

Mediante l’introduzione del diodo aggiuntivo (fig. 4.12) si risolve il problemadell’apertura del feedback: in questo circuito, quando il segnale di ingresso è po-sitivo non si hanno sostanziali variazioni di funzionamento rispetto al circuitoprecedente. Quando il segnale di ingresso è negativo, invece, il diodo D2 en-tra in stato di conduzione e chiude l’anello di retroazione, mantenendo lo 0 Vvirtuale all’ingresso invertente dell’operazionale, quindi si avrà V ′

u = 0 V. Latranscaratteristica è finalmente corretta (fig. 4.13).

180

−10 −5 5 10

−10

−8

−6

−4

−2

2

Vi

V ′

u

Figura 4.11: Transcaratteristica del circuito di fig. 4.9 misurata su V ′

u. In rossola caratteristica desiderata.

Impedenza d’uscita

Questo circuito ha ancora un problema. Per evidenziarlo, proviamo a valutarel’impedenza vista da V ′

u. Quando il segnale di ingresso è positivo, V ′

u è all’in-terno dell’anello di reazione dell’amplificatore operazionale. Di conseguenza, secalcolassimo l’impedenza mediante generatore di prova, otterremmo lo stessorisultato già visto per l’amplificatore non invertente nel primo capitolo, sempli-cemente sostituendo a ro la serie di tale resistenza e della resistenza differenzialedel diodo. Possiamo quindi concludere che in tali condizioni l’impedenza vistada V ′

u è molto bassa.Se rifacciamo i conti con segnale d’ingresso negativo, otteniamo invece un

risultato completamente diverso. In queste condizioni il diodo D1 è interdetto eR2 non è più inserita nell’anello di reazione dell’operazionale. L’ingresso inver-tente si mantiene e massa virtuale grazie a D2 e quindi inserendo il generatoredi prova otterremmo che l’impedenza vale R2!

Se si vuole collegare un carico sull’uscita V ′

u bisogna allora utilizzare obbli-gatoriamente una configurazione come quella riportata in fig. 4.12. Il carico èrappresentato da RL ed è connesso tra uscita e 0 V. In questo caso, poiché contensione di ingresso negativa la tensione di uscita è nulla, nel carico non scorrecorrente indipendentemente dal valore dell’impedenza di uscita del circuito.

Se invece provassimo ad utilizzare un carico riferito ad un’altra tensione(rappresentabile cioè come resistenza con in serie un generatore di tensionenon nulla), quando la tensione d’ingresso è negativa in uscita si otterrebbe unatensione diversa da 0 e quindi la caratteristica del circuito dipenderebbe sia dallaresistenza di carico sia dal valore di tensione equivalente cui tale resistenza èriferita.

Questa osservazione è valida anche quando l’uscita del circuito sia collegataall’ingresso di un ulteriore stadio di amplificazione: tale stadio deve essere riferitoa 0 V, cioè essere per esempio un amplificatore invertente in cui il morsetto noninvertente sia collegato a 0 V. Altre configurazioni provocano una variazionedella caratteristica d’uscita del diodo ideale.

181

Vi

R1

−

+

R2

D1

V ′

u

D2

RL

Figura 4.12: Introduzione di un diodo aggiuntivo per chiudere la reazionedurante la semionda negativa.

4.2.3 Traslazione della caratteristica

È possibile modificare il circuito per spostare il punto angoloso dall’origine, cioèfare in modo che la tensione di uscita Vu sia nulla per tensioni di ingresso Vi

inferiori ad una tensione di soglia diversa da 0 V, che chiameremo VP A. Analiti-camente questa funzione si può descrivere definendola a tratti con le espressioni4.1 che corrispondono al grafico 4.15.

Vu =

−(R2/R1) · (Vi − VP A), Vi > VP A

0, Vi < VP A(4.1)

Per ottenere l’effetto desiderato è necessario introdurre una tensione aggiun-tiva VREF da sovrapporre all’ingresso invertente dell’operazionale mediante R3

(fig.4.14).L’uscita V ′

u è nulla se D2 conduce tutta la corrente proveniente dagli ingressi. Viceversa V ′

u è negativa se la resistenza R2 è attraversata da corrente prove-niente da Vi e VREF , in questa situazione D1 è polarizzato direttamente e D2

inversamente.La corrente IR2 scorre su R2 se e solo se I2 > 0 (utilizzando la convenzione

del disegno). Quest’ultima è la somma delle correnti che scorrono su R1 e R3,dal momento che l’amplificatore operazionale è in stato di linearità e quindi nonassorbe corrente in ingresso.

I1 + I3 > 0 =⇒ Vi

R1+

VREF

R3> 0 (4.2)

Nel momento in cui la somma delle correnti diventa negativa il diodo D2

passa in polarizzazione diretta. Quando la somma delle correnti si annulla si hala situazione di transizione corrispondente al punto angoloso della caratteristicagrafica.

D’altra parte il punto angoloso della caratteristica grafica ha come coordinateelettriche (Vi = VP A, Vu = 0). Imponendo l’eq. 4.2 uguale a zero e risolvendorispetto a Vi = VP A si trova la relazione VP A(VREF ).

182

−10 −5 5 10

−10

−8

−6

−4

−2

2

Vi

V ′

u

Figura 4.13: Transcaratteristica del circuito di fig. 4.12: V ′

u in rosso, uscitadell’operazionale in blu.

Vi

R1= −VREF

R3=⇒ Vi = VP A = −R1

R3VREF

VP A = −VREFR1

R3(4.3)

∂V ′

u

∂Vi

∣

∣

∣

Vi>VP A

= −R2

R1(4.4)

Questo circuito ha un comportamento analogo a quello di un diodo ideale epertanto viene spesso chiamato per questo superdiodo.

4.3 Raddrizzatore a doppia semionda

In molte applicazioni è necessario disporre di un circuito in grado di raddrizzarenel dominio del tempo la componente negativa di un segnale lasciando inalte-rata quella positiva. Un sistema in grado di compiere questa operazione è dettoraddrizzatore a doppia semionda ed è dotato di una caratteristica Vu/Vi comequella rappresentata in figura 4.16. Come sopra, occorre prestare attenzione alfatto che il circuito che analizziamo ora non è un raddrizzatore di potenza, maserve per elaborare dei segnali, normalmente a scopi di misura.

Matematicamente il circuito rappresenta la funzione valore assoluto. Circui-talmente il comportamento è analogo a quello del diodo ideale invertente macomplessivamente il sistema dev’essere composto da due stadi: il raddrizzatorea singola semionda precedentemente introdotto più un secondo stadio, in gradodi modificare il segnale per ottenere la funzione richiesta; il circuito è riportatonello schema 4.17.

Il superdiodo inverte la componente positiva di Vi e la passa all’amplificatoreinvertente producendo la parte positiva (negata due volte) dell’uscita. La partenegativa di Vi non può passare attraverso il raddrizzatore, ma viene semplice-mente invertita dal secondo stadio e perciò raggiunge anch’essa l’uscita con unsegno positivo.

183

Vi

R1

VREF

R3 −

+

R2

D1

V ′

u

D2

RL

Figura 4.14: Variante del raddrizzatore a singola semionda con una tensione diriferimento aggiuntiva.

−VREFR1

R3

∠ − R2

R1

Vi

V ′

u

Figura 4.15: Transcaratteristica della variante del raddrizzatore a singolasemionda con una tensione di riferimento aggiuntiva.

Analisi quantitativa

L’analisi del circuito è più semplice se si considera la tensione V1 di uscitadel primo stadio. Se V1 è negativa si può determinare l’uscita Vu mediantesovrapposizione degli effetti.

Vu = −V1R4

R3− Vi

R4

R5

In realtà V1 è funzione di Vi. Se Vi > 0 allora il diodo D1 conduce e l’uscitadel primo stadio è quella di un amplificatore invertente.

Vi > 0 =⇒ V1 = −ViR2

R1=⇒ Vu = Vi

(

R2

R1· R4

R3− R4

R5

)

Quando invece Vi < 0, D1 non conduce e dunque V1 = 0 V. Perciò se V1 ènulla allora Vu è solo funzione dell’ingresso collegato a Vi tramite R5.

Vi < 0 =⇒ V1 = 0 =⇒ Vu = −ViR4

R5> 0

184

−4 −2 2 4

2

4

Vi

Vu

Figura 4.16: Transcaratteristica corrispondente alla funzione valore assoluto diVi.

Si osservi che a seconda del dimensionamento delle resistenze è possibileottenere qualsiasi pendenza dei due segmenti della caratteristica imponendoprima il rapporto tra R4 e R5 per Vi < 0 e poi quello tra R2 e R1 per Vi > 0.Il seguente esempio è utile per verificare numericamente come procedere nelprogetto.

Esempio 7. Si suppone di voler realizzare un raddrizzatore tale da riportare inuscita inalterate le componenti positive e semplicemente ribaltare quelle negative(pendenze entrambe unitarie), ossia con la transcaratteristica di fig. 4.16.

Come è stato ricavato dall’analisi precedente, la tensione di uscita quandol’ingresso è negativo è determinata solo dal rapporto tra R4 e R5 e affinchéla derivata ∂Vu/∂Vi sia unitaria è necessario che tali resistenze siano di ugualvalore.

Vu =

−Vi · (R4/R5), Vi < 0Vi [(R4/R3) · (R2/R1) − (R4/R5)] Vi > 0∣

∣

∣

∣

∂Vu

∂Vi

∣

∣

∣

Vi<0

∣

∣

∣

∣

=R4

R5= 1 =⇒ R4 = R5

∂Vu

∂Vi

∣

∣

∣

∣

∣

Vi>0

=R4

R3· R2

R1− R4

R5= 1 =⇒ R4

R3· R2

R1= 2 (4.5)

Possiamo soddisfare in infiniti modi la condizione 4.5, per esempio R1 = R2

o R3 = R4, in modo da rendere unitario uno dei due rapporti e semplifica-re la scelta. La scelta successiva riguarda quale dei due rapporti si intendeottimizzare.

R2

R1= 2;

R4

R3= 1

R2

R1= 1;

R4

R3= 2

185

Vi

R1 −

+

−

+

R2

D1

V1

D2

R3 R4

Vu

R5

Figura 4.17: Schema circuitale del raddrizzatore a doppia semionda.

• la scelta n1 non è del tutto insensata, per quanto raramente utilizzatadal momento che essa ottimizza gli effetti degli offset sull’uscita seppurriducendo la dinamica del sistema: se serve un sistema preciso, estre-mamente insensibile alle tensioni e correnti di offset, conviene impiegarequesta soluzione perché amplifica in misura minore le componenti di offsetdel secondo amplificatore operazionale.

• se si intende massimizzare la dinamica di ingresso, scelta piuttostocomune, conviene adottare la seconda possibilità, ossia rendere unitario ilguadagno del primo amplificatore operazionale.

Il motivo è illustrabile con questo esempio: impiegando la prima soluzione coni parametri seguenti

VAL = ±15 V Vi = 10 VR2

R1= 2

si uscirebbe dalla dinamica di uscita del primo stadio in quanto si dovrebbeottenere V1 = −20 V, condizione chiaramente non realizzabile.

La seconda soluzione invece non crea problemi perché la tensione d’uscita delprimo operazionale rimane entro i limiti di dinamica, mentre il secondo si trovasì ad amplificare per due la tensione d’uscita del primo, ma anche a sottrarre ilvalore del segnale d’ingresso. Poiché queste operazioni sono effettuate sommandocorrenti in un nodo di massa virtuale, non ci sono problemi fin tanto che ilrisultato non supera la dinamica d’uscita del secondo operazionale.

L’esempio precedente mette in evidenza il fatto che è necessario prestaregrande attenzione in fase di progetto alle dinamiche di ingresso ed uscita deisingoli stadi che compongono un circuito complesso.

186

1 2 3 4 5

1

2

3

4

Vi

Vu

Figura 4.18: Transcaratteristica lineare a tratti.

4.3.1 Raddrizzatore a doppia semionda generalizzato

A partire dal circuito analizzato nella sezione precedente è possibile ottenere unsistema in grado di fornire una caratteristica più elaborata, introducendo delletensioni di riferimento che traslino le coordinate del punto angoloso e allo stessotempo programmando pendenze dei due segmenti diverse tra di loro.

Il sistema risultante potrebbe trovare delle applicazioni nell’elaborazione disegnali che devono essere amplificati “in modo selettivo” rispetto al livello ditensione. Per esempio si potrebbe voler ottenere una transcaratteristica comequella in fig. 4.18.

Il punto di partenza è il raddrizzatore a doppia semionda al quale vengonoaggiunte due tensioni di riferimento VR1 e VR2 (fig. 4.19) che rappresentanonuovi gradi di libertà del sistema. Il principio di funzionamento è analogo aquello del diodo ideale con l’aggiunta di VREF .

Effetto della tensione VR1

Consideriamo dapprima un sistema con la sola tensione di riferimento VR1. Loscopo della VR1 è quello di modificare la Vi corrispondente al punto angoloso.Anche in questo caso occorre scrivere l’equazione al nodo al quale è collegato ilterminale invertente del primo a.o. quando si ha D2 in polarizzazione inversa equindi tutta la corrente proveniente da R1 e R6 circola in D1.

IR2=

Vi

R1+

VR1

R6> 0 =⇒ V1 < 0

Vi > −VR1 · R1

R6= VP A =⇒ V1 < 0

Allora quando Vi > VP A il primo stadio (raddrizzatore a singola semionda)inverte ed eventualmente amplifica Vi e VR1 fornendo una V1 < 0 che dipendeda questi due ingressi.

187

VR1

R6

Vi

R1 −

+

−

+

R2

D1

V1

D2

R3 R4

Vu

R5 R7

VR2

Figura 4.19: Schema circuitale del raddrizzatore a doppia semiondageneralizzato.

Vi > VP A =⇒ V1 = −(

Vi

R1+

VR1

R6

)

R2

−2 2 4 6 8

−2

2

4

Vi

Vu

Figura 4.20: Traslazione dovuta a VR1 sull’uscita di un raddrizzatore a doppiasemionda. In rosso: ramo positivo della caratteristica senza VR1

Contemporaneamente la VR1 ha anche un effetto su Vu quando non è bloc-cata dal raddrizzatore (cioè quando Vi > VP A), quindi complessivamente questatensione di riferimento trasla la caratteristica elementare sia rispetto a Vi cherispetto a Vu (traslazione obliqua, in termini geometrici). In fig. 4.20 si può no-tare l’effetto di traslazione della sola VR1 su un raddrizzatore a doppia semiondacon guadagno −3/2 per Vi < VP A e 1 per Vi > VP A, con VP A = 2 V.

188

Vi < VP A =⇒ Vu = −ViR4

R5− (4.6)

Vi > VP A =⇒ Vu = Vi

(

R2R4

R1R3− R4

R5

)

+ VR1R2R4

R6R3(4.7)

È possibile determinare le coordinate elettriche del punto angoloso nel pianoVu/Vi imponendo Vi = VP A(VR1) e calcolando l’uscita corrispondente. Il puntoangoloso appartiene a entrambi i segmenti, ma l’espressione più semplice 4.6permette di semplificare le sostituzioni.

VP A = −VR1R1

R6Vu(Vi = VP A) = VR1

R1R4

R6R5

Al variare di VR1 sia Vi che Vu subiscono delle variazioni come si era affermatoqualitativamente parlando di traslazione obliqua della caratteristica. Inoltre èmolto importante notare che lo spostamento del punto angoloso P.A. avvienelungo una retta con pendenza costante determinabile analiticamente.

Vu(VP A)Vi

= −R4

R5

In effetti il P.A. corrisponde ad una tensione di ingresso tale da portare ilraddrizzatore a singola semionda nella situazione limite in cui la sua uscita V1

si annulli. Quando V1 = 0 allora l’uscita del sistema Vu dipende solo da Vi comeè stato affermato precedentemente. Perciò la Vu varia con VP A con l’andamentodel secondo stadio (amplificatore invertente).

Effetto della tensione VR2

In conclusione del paragrafo precedente è stato dimostrato che la VR1 traslaobliquamente la caratteristica Vu/Vi; per poter traslare il punto angoloso in unaposizione qualsiasi del piano cartesiano è necessario introdurre una ulterioretensione di riferimento VR2.

La VR2 viene introdotta nel sistema a valle del raddrizzatore a singola se-mionda perché il suo effetto sull’uscita non dipenda dal valore della Vi a differen-za di quanto avviene per VR1. Il contributo su Vu dovuto a VR2 è pertanto semprepresente e quindi consente di traslare verticalmente di un valore desiderato ilgrafico della caratteristica.

In altre parole la prima tensione di riferimento trasla obliquamente la ca-ratteristica e la seconda la trasla verticalmente. L’effetto di VR2 su Vu è quellotipico di un segnale di polarizzazione introdotto in un amplificatore invertente.

Vu|VR2= −VR2 · R4

R7

Caratteristica complessiva

La caratteristica generica finale che tiene conto dei vari contributi portati daiparametri di progetto del circuito è riportata nello schema di figura 4.21.

Sono presenti ben più gradi di libertà rispetto ai circuiti precedenti, con lapossibilità di ottenere forme d’onda più elaborate. Lo scopo di questo paragrafo

189

−2 2 4

−2

2

4

6

Vi

Vu

VR1 e VR2

No VR

VR1

VR2

Figura 4.21: Effetti singoli e combinati delle traslazioni introdotte da VR1 e VR2

sulla caratteristica del circuito di fig. 4.19.

è di riassumere i parametri delle forme d’onda ottenibili con questo circuito. Inparticolare si è aggiunto anche il valore dell’uscita con ingresso nullo.

• le coordinate del punto angoloso, limite tra la regione di funzionamentocome raddrizzatore e amplificatore non invertente del segnale di ingressoVi, dipendono dalle tensioni di riferimento.

Vi,P A = −VR1R1

R6Vu,P A = VR1

R1R4

R6R5− VR2

R4

R7

• l’amplificazione del segnale a destra del punto angoloso dipende dai valoridelle resistenze R1, R2, R3, R4 ed R5; può essere positiva o negativa aseconda dei valori di queste:

∠V +u =

∂Vu

∂Vi

∣

∣

∣

∣

∣

Vi>VP A

=R2R4

R1R3− R4

R5

• l’amplificazione del segnale a sinistra del punto angoloso dipende dai valoridelle resistenze R4 ed R5 e ha segno negativo perché è coinvolto il solosecondo stadio che è un amplificatore invertente.

∠V −

u =∂Vu

∂Vi

∣

∣

∣

∣

∣

Vi<VP A

= −R4

R5

190

• il valore di Vu quando l’ingresso è nullo dipende dalle tensioni di riferi-mento.

VP A < 0 =⇒ Vu(Vi = 0) = VR1R2R4

R6R3− VR2

R4

R7

VP A > 0 =⇒ Vu(Vi = 0) = −VR2R4

R7

4.3.2 Esempio di Progetto

Dimensionare il circuito raddrizzatore a doppia semionda che fornisca la trans-caratteristica mostrata precedentemente (fig. 4.18), ipotizzando VAL = ±15 V.

Dal grafico si possono facilmente ricavare le pendenze dei due segmenti cor-rispondenti alle amplificazioni degli stadi alle quali sono legati i rapporti delleresistenze.

∠V −

u = −R4

R5=

1 V − 4 V2 V − 0 V

= −32

Dall’intersezione della spezzata con l’asse delle ordinate si ricava il valoredell’uscita in corrispondenza di ingresso nullo, a cui è legata la sola tensione diriferimento VR2 dato che il punto angoloso ha ascissa positiva.

Vu(Vi = 0) = −VR2 · R4

R7= 4 V =⇒ VR2 < 0

Dal momento che è necessaria una VR2 negativa, essa può essere posta parialla tensione di alimentazione −15 V che è disponibile da specifiche, dimensio-nando R4 e R7 in modo che, invece di amplificare, attenuino i −15 V portandoun contributo di 4 V richiesti sull’uscita.

Vu|VR2=−VAL= −15 V

R4

R7= 4 V =⇒ R4

R7=

415

L’amplificazione a destra del punto angoloso è unitaria, pertanto ci si ri-trova in una situazione analoga a quella incontrata nel corso del progetto delraddrizzatore a singola semionda effettuato in precedenza. Supponendo di volermassimizzare la dinamica di ingresso si impone guadagno unitario per il primostadio di amplificazione.

∠V +u =

4 V − 1 V5 V − 2 V

= 1

R4

R3· R2

R1− 3

2= 1 =⇒ R4

R3· R2

R1=

52

R2

R1= 1 =⇒ R4

R3=

52

L’ultimo parametro da stabilire è VR1 e per fare ciò si considera l’ascissa delpunto angoloso. Anche in questo caso la tensione di riferimento viene impostauguale a VAL e si determina il rapporto tra R1 e R6 che fissi la Vi,P A desiderata.

191

Vi,P A = −VR1R1

R6= −VAL

R1

R6= 2 V =⇒ R1

R6=

215

Occorre fissare il valore assoluto di almeno due resistori e ricavare gli altri,considerando le caratteristiche di corrente ed offset dell’amplificatore operazio-nale utilizzato. Supponendo un amplificatore tipico e volenfo utilizzare solo com-ponenti della serie E12, possiamo per esempio fissare R2 = 27 kΩ ed R4 = 68 kΩ.Con questi valori si ricavano: R5 = 47 kΩ, R3 = 27 kΩ, R1 = 27 kΩ, R6 = 220 kΩed R7 = 270 kΩ.

4.3.3 Comportamento in frequenza

Si nota infine che il comportamento in frequenza del raddrizzatore a doppia se-mionda non è particolarmente buono, il circuito è utilizzabile solo per frequenzemolto al di sotto del prodotto banda guadagno degli amplificatori operazionali.Questo perché il secondo operazionale somma il segnale proveniente direttamen-te dall’ingresso con il segnale all’uscita del primo stadio, che però è da questoritardato. Ad alta frequenza ciò porta a delle significative distorsioni dell’uscita.

4.3.4 Scambio dei diodi

In tutta la trattazione precedente abbiamo sempre considerato il diodo idealecostituito dai diodi D1 e D2 orientati come in figura 4.12, perché questo è il casopiù comune. Si può ovviamente costruire un diodo ideale scambiando anodo ecatodo in entrambi i diodi. In questo modo viene amplificata e invertita la solaparte negativa del segnale d’ingresso. Si può costruire anche un raddrizzatore adoppia semionda a partire da un diodo ideale di questo tipo.

Si lascia allo studente ricavare la caratteristica di questo circuito, che puòovviamente essere traslata con opportune tensioni di riferimento.

192

Capitolo 5

Amplificatore operazionalefuori linearità

Indice5.1 Comparatori di soglia . . . . . . . . . . . . . . . . . 194

5.1.1 Comparatore invertente . . . . . . . . . . . . . . . . 1945.1.2 Comparatore non invertente . . . . . . . . . . . . . . 1955.1.3 Comparatori e decisione binaria . . . . . . . . . . . . 1965.1.4 Sensibilità al rumore . . . . . . . . . . . . . . . . . . 1965.1.5 Comparatori con isteresi . . . . . . . . . . . . . . . . 1965.1.6 Realizzazione circuitale dei comparatori di tensione . 200

5.2 Multivibratori astabili . . . . . . . . . . . . . . . . 2015.2.1 Schema circuitale . . . . . . . . . . . . . . . . . . . . 2015.2.2 Analisi quantitativa . . . . . . . . . . . . . . . . . . 202

5.3 Generatore di onda triangolare . . . . . . . . . . . 2045.3.1 Analisi quantitativa . . . . . . . . . . . . . . . . . . 2055.3.2 Esempio teorico/pratico di progetto . . . . . . . . . 206

5.4 Oscillatori sinusoidali . . . . . . . . . . . . . . . . . 2155.4.1 Condizioni di Barkhausen . . . . . . . . . . . . . . . 2155.4.2 Realizzazione pratica . . . . . . . . . . . . . . . . . . 2165.4.3 Oscillatore a ponte di Wien . . . . . . . . . . . . . . 2175.4.4 Oscillatore a sfasamento . . . . . . . . . . . . . . . . 2195.4.5 Oscillatori a tre punti . . . . . . . . . . . . . . . . . 2225.4.6 Oscillatori al quarzo . . . . . . . . . . . . . . . . . . 225

5.5 Voltage Controlled Oscillator (VCO) . . . . . . . . 2275.5.1 Analisi del funzionamento . . . . . . . . . . . . . . . 2285.5.2 circuito alternativo . . . . . . . . . . . . . . . . . . . 231

L’amplificatore operazionale è utilizzabile fuori dallo stato di linearità,cioè senza un anello di retroazione negativa, per ottenere circuiti molto

diversi dagli amplificatori studiati finora. Quando l’operazionale non opera instato di linearità non sono più valide le equazioni utilizzate nei capitoli preceden-ti per studiare il componente ideale, cioè annullamento delle correnti entrantinei terminali di ingresso e della tensione differenziale. In assenza di una rea-zione negativa, il grande guadagno di tensione tra ingresso e uscita fa sì cheil componente non si comporti più come un amplificatore. Analizzeremo dap-

193

prima circuiti dove l’operazionale funziona ad anello aperto, successivamentestudieremo gli effetti di un anello di retroazione positiva.

5.1 Comparatori di soglia

−

+

Vi

VR

Vu

Vu

Vi

VOH

VR

VOL

Figura 5.1: Schema circuitale del comparatore di soglia invertente e relativatranscaratteristica.

L’amplificatore operazionale ad anello aperto è a tutti gli effetti un compa-ratore di soglia. La transcaratteristica è rappresentata in figura 5.1. Il circuitoaccetta in ingresso una coppia di segnali continui, che possono assumere ideal-mente qualsiasi valore, e produce una uscita discreta binaria che può assumeresolo due possibili valori.

5.1.1 Comparatore invertente

Il circuito rappresentato nella fig. 5.1 è detto comparatore di soglia invertente ela tensione fissa VR presente sul terminale non invertente è chiamata comune-mente tensione di riferimento. Il segnale di ingresso Vi è collegato al morsettoinvertente.

Il guadagno differenziale dell’operazionale ad anello aperto è elevatissimo(ad esempio 1 × 105) quindi un segnale differenziale molto piccolo in ingressodovrebbe produrre in uscita livelli di tensione molto elevati, tuttavia la dinamicadi uscita è limitata dalla tensione di alimentazione.

Quando l’operazionale riceve in ingresso un segnale differenziale di 1 mV,idealmente dovrebbe amplificarlo fino a 1 mV · 1 × 105 = 100 V. Dato che lamassima tensione presentabile in uscita è leggermente inferiore alla VAL, l’uscitadel circuito reale assumerà tale valore, che chiameremo VOH .

Infatti, uscendo dai limiti di dinamica d’uscita, l’operazionale entra in satu-razione e l’uscita raggiunge e si stabilizza sui valori estremi della dinamica.

Quando la tensione differenziale vd è negativa, l’amplificatore tende ad am-plificarla in uscita fino all’estremo negativo della dinamica di uscita, indicato

194

con il simbolo VOL. Vice versa, quando vd è positiva allora l’operazionale saturaalla tensione massima di uscita VOH .

Vu =

VOH vd > 0 =⇒ VR − Vi > 0 =⇒ Vi < VR

VOL vd < 0 =⇒ VR − Vi < 0 =⇒ Vi > VR

Quando la Vi assume un valore analogo a VR, si può approssimare l’anda-mento della transcaratteristica Vu(Vi) con un segmento di retta verticale, datoche la pendenza è data dall’amplificazione differenziale Ad → ∞.

L’aggettivo “invertente” attribuito a questa configurazione deriva dal fattoche: quando la tensione di ingresso è superiore a quella di riferimento alloral’uscita assume il valore Vu = VOL; invece quando Vi < VR allora Vu = VOH . Ilsegnale di ingresso è collegato al morsetto invertente.

5.1.2 Comparatore non invertente

Se si scambiano tra loro il segnale di ingresso e la tensione di riferimento, colle-gando il primo sul terminale non invertente e la secondo sull’altro morsetto, siottiene un comparatore di soglia non invertente (fig. 5.2).

In questa configurazione il segnale differenziale che comanda l’uscita è datodalla differenza vd = Vi −VR e quindi l’uscita è alta quando Vi è superiore a VR.

Vu =

VOH vd > 0 =⇒ Vi − VR > 0 =⇒ Vi > VR

VOL vd < 0 =⇒ Vi − VR < 0 =⇒ Vi < VR

−

+

VR

Vi

Vu

Vu

Vi

VOH

VR

VOL

Figura 5.2: Schema circuitale del comparatore di soglia non invertente e relativatranscaratteristica.

Le informazioni sulla dinamica di uscita di un certo amplificatore opera-zionale si possono ricavare dal suo datasheet. Infatti dispositivi realizzati contecnologie diverse possono avere differenze di dinamica sensibili, anche se inlinea di massima le due tensioni ottenute sono prossime a ±VAL.

195

5.1.3 Comparatori e decisione binaria

Al variare della tensione di ingresso, il comparatore ha solo due possibili valoriper la tensione di uscita: VOL e VOH ; esso è un primo esempio di interfaccia trail mondo analogico e quello digitale.

Quando è necessario un elemento che compia una scelta binaria (si/no)rispetto ad un’informazione d’ingresso di tipo continuo, si può impiegare uncomparatore. Esso confronta il livello dell’ingresso con quello di riferimento etrasmette in uscita l’esito del confronto.

Per ottenere un comportamento di questo tipo è necessario utilizzare uncomponente dal comportamento fortemente non lineare. Il comparatore associaun livello di tensione di uscita unico a tutti i livelli di ingresso appartenenti auno dei due possibili insiemi in cui vengono divise le tensioni di ingresso Vi.

L’uscita non dipende più dal valore specifico dell’ingresso, ma dipende dal-l’insieme a cui esso appartiene.

5.1.4 Sensibilità al rumore

I comparatori analizzati nei paragrafi precedenti hanno il difetto di essere estre-mamente sensibili al rumore quando il livello del segnale di ingresso è circauguale a quello di riferimento.

Tutti i segnali sono soggetti al rumore indotto dall’alimentazione, dall’agita-zione termica o da disturbi elettromagnetici esterni. Il rumore è modellizzabilecome un segnale dalle caratteristiche casuali che si sovrappone a quello utile.

Normalmente l’ampiezza del segnale di rumore è molto ridotta: la probabilitàche si verifichi un impulso di rumore di ampiezza elevata è remota. Quindi se ilsegnale di ingresso ha un valore molto più grande o molto più piccolo di quellodi riferimento VR, è improbabile che si verifichi una commutazione dell’uscitadovuta al rumore sovrapposto a Vi.

Invece, se il segnale di ingresso ha un valore prossimo a quello di riferimento,è sufficiente una piccola tensione di rumore per portare il segnale totale diingresso oltre la soglia VR provocando una commutazione indesiderata perchénon dovuta a Vi (grafico superiore della figura 5.3).

Nel caso limite in cui Vi = VR tutte le commutazioni sono dovute al rumoree quindi l’uscita Vu diventa funzione del rumore, rendendo casuale l’uscita delsistema.

5.1.5 Comparatori con isteresi

Per migliorare le prestazioni del sistema in prossimità del valore di soglia èpossibile introdurre il concetto di isteresi, in modo da creare una coppia dilivelli di riferimento invece che uno solo.

Invece di commutare ogni volta che viene attraversata una singola soglia,si fa in modo da avere la transizione dell’uscita in corrispondenza di due soglieseparate per transizione in salita e in discesa, aumentando l’ampiezza del segnaledi rumore necessario alla commutazione e quindi diminuendo la probabilità cheessa si verifichi a causa del disturbo (grafico inferiore della figura 5.3).

196

t

Vi, Vu

Comparatore senza isteresi

t

Vi, Vu

Comparatore con isteresi

Figura 5.3: Nei grafici: segnale ideale in ingresso in rosso e sommato a rumore inverde; segnale d’uscita senza rumore in blu, con rumore in nero. Linee orizzontaliblu: tensioni di soglia

Comparatore invertente

Per avere un’isteresi nel comportamento del circuito la commutazione deve av-venire per valori diversi di Vi a seconda di quale livello di uscita sia presente:questo risultato può essere ottenuto applicando una retroazione positiva al cir-cuito, secondo lo schema rappresentato in figura 5.4. Il segnale di uscita vieneriportato all’ingresso sul terminale non invertente e perciò viene sommato a Vi.

Poiché l’operazionale è fuori linearità non valgono più le solite condizioni difunzionamento: V+ 6= V−. Si aggiunge però un’altra informazione: la tensionedi uscita ha natura binaria, ossia può assumere solo uno di due valori (VOL eVOH). Invece la resistenza di ingresso dell’operazionale si può sempre considerareelevata, dunque si può comunque trascurare la corrente entrante nei morsettidell’operazionale.

Dall’analisi del circuito di figura 5.4 si può determinare l’espressione dellatensione al morsetto non invertente (V+(Vu, VR)) e calcolare per quali valoridella tensione di ingresso Vi si raggiunga la commutazione, a seconda del valorepresente in uscita Vu.

V+ = VR · R2

R1 + R2+ Vu · R1

R1 + R2

197

−

+

Vi

VR

R1V+

R2

Vu

Vu

Vi

VOH

VS1VS2

VOL

Figura 5.4: Comparatore di soglia invertente con isteresi, circuito e caratteristica

Tenendo presente che l’ingresso è collegato al terminale invertente e quindiil comparatore è invertente, conviene ipotizzare che l’ingresso sia a un livello ditensione molto negativo, comunque minore della tensione V+, mentre l’uscita siaal livello VOH . Con queste ipotesi è possibile determinare il valore della tensionedi ingresso Vi che eguaglia la V+ e da la commutazione dell’uscita VOH → VOL;il simbolo di tale tensione di soglia è VS1.

Vi = V+|u=H =⇒ Vi = VS1 = VR · R2

R1 + R2+ VOH · R1

R1 + R2

Analogamente si può supporre di essere nella condizione di ingresso alto(maggiore di V+) e uscita bassa, imporre l’uguaglianza tra le tensioni di V+ eVi e ricavare la tensione di soglia VS2 della commutazione dell’uscita da bassoad alto.

Vi = V+|u=L =⇒ VS2 = VR · R2

R1 + R2+ VOL · R1

R1 + R2

Si noti che VR non coincide con il valore medio di VS1 e VS2 e che VS1 > VS2.Due parametri importanti del sistema sono l’ampiezza dell’isteresi VS1 −VS2

e il suo valore medio.

VS1 − VS2 = (VOH − VOL)R1

R1 + R2

VS1 + VS2

2= VR · R2

R1 + R2+

VOH + VOL

2· R1

R1 + R2

Nel caso in cui gli estremi della dinamica di uscita dell’a.o. siano simmetricie quindi VOL e VOH siano uguali a meno del segno, si possono ricavare delleespressioni semplificate sia per quanto riguarda l’ampiezza dell’isteresi sia peril valor medio.

VOH = −VOL =⇒ VS1 − VS2 = 2VOH · R1

R1 + R2

198

VOH = −VOL =⇒ VS1 + VS2

2= VR · R2

R1 + R2

Si è così dimostrato che l’isteresi non è centrata su VR, a meno di VR nulla,ossia che VR non è il valore medio dell’isteresi. Il valore medio è sempre inferiorein modulo a VR, se |VR| > 0.

Comparatore non invertente

−

+

VR

Vi

R1V+

R2

Vu

Vu

Vi

VOH

VS1VS2

VOL

Figura 5.5: Comparatore di soglia con isteresi non invertente: circuito ecaratteristica

Il comparatore di soglia non invertente ha lo schema circuitale riportatoin figura 5.5; il funzionamento è analogo, ma l’uscita è alta quando l’ingres-so è superiore alla soglia alta. Anche in questo caso è necessario determinarel’espressione che lega la tensione del terminale non invertente al livello di uscita.

V+ = V+(Vi, Vu) = Vi · R2

R1 + R2+ Vu · R1

R1 + R2

Il valore della soglia è quello per cui V+ = VR; ci si mette nell’ipotesi diavere uscita bassa Vu = VOL e si cerca l’entità della tensione di ingresso chedetermina la soglia di transizione da basso ad alto.

V− = V+ =⇒ VR = V+(Vi = VS1, Vu = VOL)

VR = VS1 · R2

R1 + R2+ VOL

R1

R1 + R2

VS1 = VR · R1 + R2

R2− VOL · R1

R2

In maniera del tutto analoga, partendo dalla condizione di uscita alta, siricava l’espressione della soglia corrispondente alla transizione alto-basso delsegnale d’uscita.

VS2 = VR · R1 + R2

R2− VOH · R1

R2

199

Le espressioni dell’ampiezza e del valore medio dell’isteresi sono analoghe aquelle del comparatore invertente:

VS1 − VS2 =R1

R2(VOH − VOL)

VS1 + VS2

2= VR · R1 + R2

R2− (VOH + VOL) · R1

2R2

Nel caso di dinamica di uscita simmetrica , cioè VOL = −VOH , si ottengonoespressioni semplificate dei due parametri.

VS1 − VS2 = 2R1

R2VOH

VS1 + VS2

2= VR · R1 + R2

R2

Anche nel caso del comparatore non invertente dunque il valor medio delle so-glie non coincide con VR a meno che VR sia nulla. In questo comparatore il valormedio delle soglie è sempre in modulo maggiore della tensione di riferimento.

5.1.6 Realizzazione circuitale dei comparatori di tensione

Sebbene qualunque amplificatore operazionale possa essere utilizzato come com-paratore, è possibile creare una versione circuitale dell’amplificatore ottimizzataper questo uso. In particolare interessa avere slew-rate elevato, bassi offset, am-pia dinamica d’ingresso differenziale, elevata impedenza d’ingresso, basse corren-ti d’ingresso anche fuori dalla zona di funzionamento lineare. Molti amplificatorioperazionali costruiti per lavorare in linearità hanno dei diodi a protezione degliingressi che entrano in conduzione in caso di elevata tensione differenziale. Talicircuiti creano problemi in quanto le correnti di ingresso diventano molto elevatein situazioni che non si verificano nell’uso lineare ma sono normali nell’uso conreazione positiva. Inoltre il condensatore di compensazione è inutile nel caso deicomparatori e limita fortemente lo slew-rate del circuito. Altra caratteristicarichiesta è un’elevata velocità di uscita dalla saturazione, cosa non garantitadagli operazionali costruiti per lavorare in linearità.

Come già ampiamente spiegato, l’uscita del comparatore di soglia è digita-le, assumendo solo due possibili valori. In molti casi, l’uscita del comparatoredeve essere collegata all’ingresso di una porta logica. Uno schema comune dellaporzione di uscita di un comparatore di soglia è riportato in figura 5.6, in cuisi hanno due terminali collegati al collettore ed all’emettitore di un BJT chesostituisce lo stadio di potenza di uscita dell’operazionale. L’emettitore è col-legato ad un riferimento di tensione di valore prossimo alla VOL del circuito.Dualmente, il collettore è collegato a quella che si vuole che sia VOH mediantela resistenza di pull-up del circuito (RP U ).

Questo transistore funziona da interruttore: se Ib ≫ 0, allora il BJT va instato di saturazione e VC ∼ VE (a meno di una piccola caduta di tensione, almassimo nell’ordine dei 0.2 V). La tensione in uscita in questo stato è VOL, dalmomento che la tensione di emettitore sarà prossima a quella di collettore; seIb = 0, invece, il BJT va in stato di interdizione e la tensione di uscita sale aVOH .

200

Ib

VL

RP U

VH

Vu

Figura 5.6: Modello circuitale della sola parte di uscita di un comparatore disoglia open collector.

Questo tipo di uscita è detta open collector. Nei capitoli dedicati ai tran-sistor in commutazione e alle porte logiche studieremo più approfonditamenteil comportamento di questo stadio.

5.2 Multivibratori astabili

Una interessante applicazione dei circuiti appena studiati è il multivibratoreastabile. Esso è un generatore d’onda quadra. Il nome astabile deriva dal fatto cheil circuito ha due soli stati di funzionamento, nessuno dei quali è definitivamentestabile: l’uscita rimane in uno degli stati solo per un tempo definito, saltando poirepentinamente nell’altro stato, dove si rimarrà per un certo tempo, e continuaread oscillare tra uno e l’altro.

Per ottenere la commutazione automatica ciclica da uno stato all’altro sipuò pensare di partire dal comparatore di soglia invertente con isteresi al qualeapplicare un segnale di ingresso che aumenta nel tempo (quando l’uscita è alta)fino a provocare la commutazione (portare l’uscita a livello basso) e poi iniziarea scendere per provocare la transizione opposta (auto-oscillazione).

Per ottenere un andamento variabile della tensione nel tempo, è possibileimpiegare degli elementi reattivi (in pratica, un condensatore) che si comportanocome accumulatori di energia. Quando la tensione ai loro capi raggiunge uncerto livello in seguito al processo di carica, si deve ottenere la commutazione: ilcambio di stato deve corrispondere al passaggio ad una fase di scarica che portialla commutazione inversa in un certo intervallo di tempo. Il ciclo carica-scaricasi deve ripetere continuamente per produrre la forma d’onda desiderata.

5.2.1 Schema circuitale

Lo schema del multivibratore astabile è riportato in figura 5.7. Nell’analisi simantiene l’ipotesi di correnti nulle entranti nei morsetti di ingresso dell’opera-zionale. In questo modo gli elementi passivi R e C si trovano sostanzialmentecollegati in serie.

Si può notare che il circuito è basato su di un comparatore di soglia inverten-te, per cui la tensione d’uscita può valere solo VOH o VOL. In questo comparatore

201

−

+C VC

R

R1

V+

R2

Vu

Figura 5.7: Schema circuitale del multivibratore astabile.

di soglia la tensione di riferimento è 0 V. Questa soluzione rende il circuito piùsemplice da studiare ma può essere applicata solo se l’amplificatore operazionaleviene alimentato in modo bipolare. Se si utilizza una sola tensione di alimenta-zione, allora è uso comune porre la tensione di riferimento a metà tensione dialimentazione. L’estensione del circuito a questo caso è lasciata come esercizio.

All’accensione del dispositivo l’uscita si porta in uno dei due stati possibiliVOL o VOH ; supponiamo per ipotesi che lo stato iniziale sia VOH e che il con-densatore sia inizialmente scarico: il condensatore è in fase di carica secondo untransitorio di tipo esponenziale che tende al raggiungimento della tensione VOH

come livello di regime (V∞).

VC ∝(

1 − e−t/τ)

τ = RC

Il fatto che Vu sia costante e pari a VOH dunque porta il condensatore a cari-carsi fino a quando non viene raggiunto il livello di commutazione del compara-tore VC = V+ = VS1, ossia la tensione di soglia alta, che, appena raggiunta, faràcommutare l’uscita del comparatore e del sistema da alta a bassa(Vu = VOL).

Quando l’uscita diventa bassa, il condensatore inizia un nuovo transitorioesponenziale in cui la nuova tensione di regime è ora V∞ = VOL. Il transitorioesponenziale del condensatore tende a raggiungere questo nuovo livello, ma alraggiungimento della soglia VS2 si ha una nuova commutazione del comparatore,la cui uscita torna al livello VOH e il ciclo riprende dall’inizio.

Complessivamente la tensione sul condensatore ha un andamento a dente disega (fig. 5.8) a causa del susseguirsi delle fasi di carica e scarica. La forma delsegnale Vu nel dominio del tempo è un’onda quadra.

Infine si osservi che il sistema non ha un ingresso: si tratta dunque di ungeneratore e non di un blocco di elaborazione di segnale.

5.2.2 Analisi quantitativa

A partire dal calcolo della tensione sul condensatore vC(t), coerentemente conil discorso precedente si considera t = 0 l’istante della seconda commutazione,quella da livello basso a livello alto dell’uscita. Supponendo che le tensioni VOH

202

VS1

VS2

VOH

VOL

t

VC , Vu

Figura 5.8: Andamento delle tensioni Vu e VC rispettivamente in blu e rosso.

e VOL siano simmetriche, ovvero VOL = −VOH , possiamo dire che il periodo delmultivibratore astabile è il doppio di uno dei due semiperiodi del ciclo.

Dopo la commutazione le tensioni rilevanti sono: V∞ = Vu = VOH , V0+ =VS2 e l’impedenza vista dalla capacità C è semplicemente la resistenza R adessa in serie; quindi si utilizza la formula del transitorio della generica rete RC.

vC(t) = (V0+ − V∞) e−t/τ + V∞

V0+ = VS2

τ = ReqC = RCV∞ = VOH

=⇒ vC(t) = (VS2 − VOH) e−t/RC + VOH

Dopo un semiperiodo t = T/2, dove ovviamente T è il periodo di oscillazionedel circuito multivibratore (nonché periodo dell’onda quadra in uscita), vC èpassata dalla tensione VS2 a VS1, poiché il condensatore si è caricato a sufficienzada provocare la commutazione di stato. Dall’espressione della tensione si ricavail periodo T .

vC(T/2) = VS1 = (VS2 − VOH) e−T/(2RC) + VOH

e−T/(2RC) =VS1 − VOH

VS2 − VOH=⇒ T = −2RC ln

(

VS1 − VOH

VS2 − VOH

)

Usando la proprietà del logaritmo e osservando che numeratore e denomina-tore del suo argomento sono entrambi negativi, si ottiene l’espressione operativadi T .

T = 2RC ln(

VOH − VS2

VOH − VS1

)

Possiamo ancora semplificare questa espressione ricordando il legame tra R1,R2 e le soglie del comparatore invertente. Assumiamo l’ulteriore ipotesi che ladinamica di uscita sia simmetrica.

203

VS1 = VOHR1

R1 + R2; VS2 = VOL

R1

R1 + R2; VOH = −VOL

VOH − VS1 = VOH

(

1 − R1

R1 + R2

)

= VOHR2

R1 + R2

VOH − VS2 = VOH

(

1 +R1

R1 + R2

)

= VOH2R1 + R2

R1 + R2

=⇒ T = 2RC ln

VOH2R1 + R2

R1 + R2

VOHR2

R1 + R2

= 2RC ln(

2R1 + R2

R2

)

Quest’ultima espressione è interessante perché ci dice che la frequenza del-l’onda quadra non dipende dal valore di VOH e VOL, purché tali tensioni sia-no simmetriche. Questo in pratica vuole dire che la frequenza è slegata dallevariazioni eventuali della tensione di alimentazione del circuito.

5.3 Generatore di onda triangolare

t

s(t)

Figura 5.9: Esempio di segnale triangolare nel dominio del tempo.

Il segnale triangolare (fig. 5.9) è costituito da due segmenti lineari di pen-denza opposta. Viene utilizzato in molti circuiti proprio per l’andamento linearenel tempo, ad esempio nei controllori degli alimentatori switching o nei sistemidi deflessione degli oscilloscopi analogici.

Una delle proprietà interessanti di tale segnale è che può essere pensato comel’integrale dell’onda quadra. Pertanto per realizzare un generatore di segnaletriangolare si possono collegare due blocchi elementari: un comparatore di sogliache fornisce l’uscita costante alta o bassa tipica dell’onda quadra e un integratoreche integri le tensioni costanti producendo l’andamento lineare a tratti.

D’altronde, se si analizza il circuito appena trattato del generatore d’ondaquadra, in cui l’onda sul condensatore è in qualche modo simile ad un’onda

204

−

+

R1 R2

VQ

−

+

C

R

VT

Figura 5.10: Schema circuitale del generatore di onda triangolare, composto daun integratore e un comparatore di soglia.

triangolare, ci si accorge che la funzione del gruppo R-C è proprio quella di farel’integrale approssimato dell’onda quadra. Infatti la funzione di trasferimentotra Vu e VC è

VC

Vu=

11 + sRC

che approssima l’integrale (1/(sRC)) per alte frequenze. L’idea è dunque di so-stituire il gruppo R-C con un integratore, in modo da generare una vera ondatriangolare al posto della approssimazione a dente di sega. C’è un problema didettaglio, cioè noi siamo capaci a progettare facilmente un integratore inver-tente, con funzione di trasferimento −1/(sRC), mentre è molto più complicatorealizzare un integratore non invertente, ma è sufficiente sostituire un compa-ratore di soglia non invertente a quello invertente del circuito precedente perottenere il funzionamento corretto.

In conclusione, il circuito di un generatore d’onda triangolare (e quadra) èriportato in figura 5.10.

5.3.1 Analisi quantitativa

La figura 5.11 riporta l’andamento nel tempo delle forme d’onda all’uscita delcomparatore di soglia e dell’integratore.

All’avanzare del tempo t il condensatore si carica e il suo terminale che nonè collegato agli 0 V raggiunge il livello di tensione di soglia alto VS1, dunqueil comparatore (non invertente) commuta da VOL a VOH . Allora l’integratoreinvertente inizia a caricarsi linearmente con una tensione sempre più negativa,fino a raggiungere la tensione VS2, che provoca la commutazione opposta. Aquesto punto il processo ciclico riprende dall’inizio. Anche in questo caso l’analisiha inizio dall’andamento temporale della tensione sull’elemento reattivo.

vT (t) = vT (0) − 1RC

∫ t

0

vQ(t)dt

Per ricavare il periodo di oscillazione, concentriamoci sul tratto della ca-ratteristica che inizia dalla commutazione che porta la tensione VQ, uscita delcomparatore di soglia, al livello VOH . Assumendo questo istante di tempo comeorigine, si ottiene:

205

VS1

VS2

VOH

VOL

t

VT , VQ

Figura 5.11: Forme d’onda del generatore d’onda triangolare.

vT (t) = VS1 − VOH

RC· t

Poniamo inoltre la condizione di valori simmetrici per l’uscita, cioè VOL =−VOH ; in questo caso i due tratti in discesa e in salita saranno percorsi nellostesso tempo, cioè il duty-cycle delle due forme d’onda sarà pari al 50%. Dopoun tempo pari a T/2 viene raggiunta VS2; sostituendo ed invertendo la relazionesi ricava il periodo della forma d’onda.

VS2 = VS1 − VOH

RC· T

2=⇒ T = 2RC

VS1 − VS2

VOH

Dallo studio del comparatore di soglia non invertente, si può ricavare laformula dell’ampiezza dell’isteresi nel caso di dinamica di uscita simmetrica.Essa permette di semplificare ulteriormente l’espressione del periodo rendendolafunzione delle sole resistenze.

VS1 − VS2 = 2VOH · R1

R2=⇒ T = 4RC

R1

R2

Da questo circuito base si possono, aggiungendo pochi componenti, rica-vare varianti con alcune funzionalità aggiuntive, come illustrato nell’esempioseguente.

5.3.2 Esempio teorico/pratico di progetto

Circuito base

Progettare un generatore di onda triangolare che soddisfi le specifiche seguenti:

• frequenza d’uscita f = 500 Hz;

• ampiezza picco-picco dell’onda triangolare VT pp = 8 V;

• tensione di alimentazione dell’amplificatore operazionale VAL = ±15 V;

206

• amplificatore operazionale LM741. Si assuma in particolare per le tensionid’uscita: VOH = 12 V; VOL = −12 V.

Per quanto riguarda l’ampiezza della forma d’onda triangolare, essa è sem-plicemente la distanza tra le soglie.

VS1 − VS2 = 8 V = 2VOH · R1

R2

=⇒ 8 V = 24 V · R1

R2=⇒ R2 = 3R1

Si osservi che R1 assorbe corrente dall’integratore, mentre R2 la assorbe dalcomparatore di soglia, quindi bisogna dimensionarle in modo che siano sufficien-temente alte ma non troppo, altrimenti si aumenta il contributo delle correntidi bias e offset (in questo caso tali correnti falsano la soglia di commutazione delcomparatore). Un buon valore potrebbe essere R2 = 150 kΩ e quindi R1 = 47 kΩ(normalizzando secondo la serie E12).

Una volta scelti i valori delle resistenze si può passare alla determinazionedella capacità C e del resistore R, sfruttando il vincolo sul periodo di oscillazionedell’onda.

T =1f

= 2 ms = 4RCR1

R2

=⇒ 2 ms =43

RC =⇒ RC = 1.5 ms

Per la scelta dei valori assoluti occorre tenere presente che R deve essere alabbastanza alta, ma anche in questo caso non dev’essere troppo elevata. Quindiuna scelta sensata è R = 100 kΩ. Sono ovviamente ammissibili anche valori piùbassi, ma questa scelta ci tornerà utile nelle versioni successive del circuito.

R = 100 kΩ =⇒ C = 1.5 × 10−3 · 1 × 10−5 F = 15 nF

Generatore di onde triangolari a frequenza variabile

Il generatore di segnale triangolare può essere modificato aggiungendo alcu-ne possibilità di regolazione delle caratteristiche dell’uscita. Quella che vieneanalizzata in questa sezione riguarda la regolazione della frequenza del segnalegenerato.

Modifichiamo dunque la specifica sulla frequenza d’uscita del precedenteesempio:

• Frequenza dell’onda triangolare regolabile tra fmin = 50 Hz e fMAX =500 Hz.

Manteniamo inalterate le altre specifiche.Dato che l’equazione che fornisce il periodo può essere invertita ad entrambi

i membri per ricavare la frequenza, si osserva che quest’ultima varia linearmen-te con la tensione VOH . Essa è l’uscita del comparatore riportata in ingressoall’integratore nella configurazione base del generatore che è stata studiata inprecedenza.

207

T = 2RCVS1 − VS2

VOH=⇒ f =

VOH

2RC(VS1 − VS2)

Proviamo allora a modificare tale tensione. Si noti che è possibile cambiarela frequenza d’uscita anche variando gli altri parametri, in particolare R, ma inquesto caso la relazione non è lineare.

La tecnica più semplice per modificare la tensione in ingresso all’integratore(che chiameremo V3) è quella di collegare un potenziometro P1 come indicatonella figura 5.12. Il cursore del potenziometro divide la resistenza totale delpotenziometro stesso in due parti, per cui il potenziometro è equivalente a dueresistenze collegate ad un nodo centrale, con la proprietà che la somma delleresistenze è costante mentre il valore di ognuna di esse dipende dalla posizionedel cursore. Esistono potenziometri lineari e logaritmici. In quelli lineari il valoredelle resistenze è linearmente proporzionale alla posizione angolare del cursore.Indichiamo con x la posizione del cursore di P1. x ∈ [0; 1] indica quale porzionedi P1 è compresa tra R3 e il cursore di P1.

V3 = VOH · xP1 + R3

xP1 + R3 + (1 − x)P1= VOH · xP1 + R3

P1 + R3;

.

−

+

R1 R2

VQ

−

+

C

R3

V3

P1

R

VT

Figura 5.12: Generatore di onde triangolari a frequenza regolabile mediante ilpotenziometro P1.

Spostando il cursore del potenziometro si modificano le resistenze, quindiil valore di tensione integrato dall’integratore, quindi la pendenza del segnaletriangolare e di conseguenza la sua frequenza.

Se x = 1, allora si ha V3 = VOH e il circuito funziona come in assenzadel potenziometro; se x = 0, invece, la tensione d’ingresso dell’integratore è

208

minima e si ha la frequenza più bassa generabile in uscita. Pertanto bisogna farcorrispondere a questa condizione estrema la fmin richiesta dalle specifiche.

Il compito della resistenza R3 è di evitare che l’ingresso dell’integratore si tro-vi a tensione nulla quando il cursore del potenziometro è posizionato all’estremoinferiore.

Ricordando che fMAX = 500 Hz come nel progetto precedente e fmin =50 Hz, si possono determinare i valori relativi di P1 e R3 imponendo per x ivalori estremi della sua dinamica, cioè zero e uno.

fmin

fMAX=

min V3

max V3=

V3(x = 0)V3(x = 1)

=R3

P1 + R3

50 Hz500 Hz

=110

=R3

P1 + R3=⇒ R3 =

P1

9≃ 1

10

L’approssimazione finale permette di garantire un campo di frequenze di unadecade anche tenendo conto delle tolleranze delle resistenze.

Determinazione dei parametri di progetto I conti fatti sopra sono in real-tà approssimati: la tensione V3 così calcolata è la tensione a vuoto del partitorecostituito da (1−x)P1 e xP1 +R3, non tiene cioè conto della caduta dovuta allacorrente che scorre in R. Bisognerebbe effettuare un’analisi più accurata tenendoconto della resistenza equivalente Thevenin del circuito. Il circuito equivalentecorretto per quanto riguarda l’integratore è riportato in figura 5.13.

−

+

C

RReq

Veq

VT

Figura 5.13: Circuito equivalente dell’integratore a seguito dell’introduzione diP1.

Si osserva che la resistenza Req è in serie a R e quindi concorre a modificarela frequenza d’uscita, che tra l’altro non ha più un andamento lineare in fun-zione della posizione del cursore del potenziometro. Per ovviare al problema, sipuò considerare Req un termine d’errore e fare in modo che la sua influenza sulcomportamento del sistema sia trascurabile. Un’altra soluzione potrebbe consi-stere nell’inserimento di un voltage follower tra il cursore del potenziometro edR ma il circuito diventerebbe più complesso e costoso.

Calcoliamo quindi il valore di Req.

Req = Req(x) =(xP1 + R3)(1 − x)P1

P1 + R3

209

Per minimizzare il suo contributo occorre che R ≫ max Req. Se si utilizzanoresistenze con tolleranza del 5 % e condensatori con tolleranza del 10%, impo-stando Req = 5%R, il suo contributo di errore è confrontabile con quelli causatidalla tolleranza degli elementi passivi.

Osservando che Req(x) ha un andamento parabolico con concavità verso ilbasso rispetto a x, è possibile calcolare max Req mediante l’annullamento delladerivata e utilizzarlo per stimare il massimo valore di Req. Si ottiene che

max Req =

P1 + R3

4se P1 > R3

P1 · R3

P1 + R3se P1 ≤ R3

inserendo la relazione già trovata tra R3 e P1, nel nostro caso si ha

max Req =1110

P1 · 14

≃ 14

P1

=⇒ 14

P1 ≤ 5%R =⇒ P1 ≤ 4 · 5 kΩ = 20 kΩ

In commercio si trovano potenziometri della serie E3 con valori 1; 2.2; 4.7per decade. Nel nostro caso possiamo scegliere P1 = 10 kΩ. Questo valoresoddisfa ampiamente la condizione sopra trovata e nel contempo non caricaeccessivamente l’uscita del comparatore di soglia.

Generatore di onde triangolari a valore medio variabile

Un’altra utile caratteristica del segnale triangolare che si vorrebbe aggiungereè rendere regolabile la sua componente continua (offset). Nel circuito base ilvalor medio dell’onda triangolare è nullo, in quanto i valori di picco della formad’onda coincidono con VS1 e VS2, a loro volta simmetriche, nell’ipotesi di VOH

e VOL simmetriche, essendo nulla la tensione di riferimento del comparatore.Aggiungiamo quindi una specifica al nostro progetto, lasciando le altre inva-

riate:

• Valor medio dell’onda triangolare regolabile tra Voffset,T min= −4 V e

Voffset,T MAX= 4 V.

Da quanto detto sopra, occorre variare il valor medio delle tensioni di soglia.Ciò si realizza aggiungendo una tensione di riferimento sul morsetto dell’ingres-so invertente del comparatore di soglia. Poiché si desidera poter regolare taletensione di soglia, si introduce nel circuito un secondo potenziometro P2 comemostrato in figura 5.14.

Voffset,T =VS1 + VS2

2= VREF · R1 + R2

R2= VREF

(

1 +R1

R2

)

=43

VREF

In corrispondenza del Voffset,T massimo si deve avere la tensione di riferi-mento VREF massima e lo stesso discorso deve valere per il minimo, simmetricoin questo caso specifico.

max Voffset,T = 4 V =⇒ 43

max VREF = 4 V =⇒ max VREF = 3 V

210

−

+

−VAL

R5 R4

+VAL

P2

R1 R2

VQ

−

+

C

R3

P1

R

VT

Figura 5.14: Introduzione di P2 per regolare la componente continua dell’ondatriangolare.

min Voffset,T = −4 V =⇒ 43

min VREF = −4 V =⇒ min VREF = −3 V

Nel nostro circuito la tensione VREF è ricavata a partire dalle due tensioni dialimentazione mediante il partitore costituito da P2, R4 e R5. Anche in questocaso la tensione di riferimento sarà funzione della posizione del cursore di P2.

Poiché le specifiche richiedono che le tensioni di riferimento massima e mi-nima siano simmetriche, si avrà R4 = R5. La tensione di riferimento massimacorrisponderà ad avere il cursore alla estrema destra in fig. 5.14. Essendo le duetensioni di alimentazione simmetriche, è facile capire che il punto centrale di P2

si trova a 0 V. Si può allora affermare che la tensione di riferimento massimacorrisponde a:

max VREF =P2/2

P2/2 + R4· VAL

max VREF = 3 V =P2/2

P2/2 + R4· (15 V) =⇒ P2

2=

15

(

P2

2+ R4

)

15

R4 =P2

2− 1

5P2 · 1

2=⇒ R4 = 2P2

211

Si possono scegliere i valori dalla serie E12 R4 ≃ 18 kΩ, e P2 = 10 kΩ uti-lizzando quindi un potenziometro analogo a quello suggerito in precedenza perP1.

Generatore di onde triangolari a duty-cycle variabile

È possibile ottenere un generatore di onde triangolari con duty-cycle regolabileintroducendo un’ulteriore modifica al circuito. Questa regolazione modifica itempi di salita e discesa del segnale triangolare, senza però modificarne il periodocomplessivo (cioè mantenendo costante la frequenza).

Aggiungiamo allora una ultima specifica al nostro progetto, lasciando le altreinvariate:

• Duty-cycle dell’onda quadra regolabile tra DCmin = 25% e DCMAX =75%.

Nel circuito trattato nella sezione precedente (fig. 5.12) si ha T1 = T2 = T2

cioè abbiamo tempi di salita e discesa uguali.Partendo dalla definizione del duty cycle DC, si nota che esso dipende dalla

durata del tempo di salita T1, la quale a sua volta è funzione di diverse grandezze.

DC =T1

T; T1 =

VS1 − VS2

VOHRC; T2 = T − T1

Come parametro libero è rimasto R, ossia la resistenza di reazione dal com-paratore di tensione verso l’integratore. Essa stabilisce quanta corrente circolinella reazione e quindi la costante di tempo dell’integratore. Ovviamente impie-gando una sola resistenza per integrare due tensioni costanti ma simmetrichenon è possibile avere pendenze diverse nei due semiperiodi.

L’idea alla base della variazione del duty cycle è la seguente: bisogna impie-gare una rete in grado di mandare al condensatore correnti diverse a secondadel verso della corrente (entrante/uscente cioè carica/scarica).

Per ottenere questo risultato bisogna sostituire la resistenza R con qualcosadi più complicato, per esempio utilizzando dei diodi come interruttori pilotatidalla polarità della tensione d’uscita del comparatore di soglia.

R6

P3

D2

D1

Figura 5.15: Schema del sotto-circuito da sostituire alla resistenza R delgeneratore di onde triangolari per ottenere la regolazione del duty cycle.

Il funzionamento della rete di fig. 5.15 è il seguente: D1 conduce quandola tensione di uscita del comparatore di soglia è positiva, mentre D2 conducequando la tensione è negativa.

A seconda del suo verso, la corrente potrà scorrere solo su uno dei dueresistori regolabili che compongono il potenziometro. A seconda di come sarà

212

impostato il cursore/terminale centrale di P3, inoltre, il condensatore in fase dicarica ed in fase di scarica vedrà resistenze diverse.

Il circuito del generatore completo anche della regolazione del duty-cycle èriportato in fig. 5.16.

Definendo le resistenze Ra = yP3 e Rb = (1−y)P3 e sostituendo l’espressionedi T1 e T2 modificate con l’introduzione delle resistenze variabili grazie ai diodi,si può scrivere un’espressione del periodo totale.

T = T1 + T2 =VS1 − VS2

VOH· C · (Ra + Rb + 2 · R6)

DC =T1

T1 + T2=

Ra + R6

Ra + Rb + 2 · R6

Inoltre Ra + Rb = P3; dal momento che con il cursore è possibile modifi-care il valore di y, in questo modo si potrà modificare la resistenza vista dalcondensatore nelle diverse situazioni, quindi regolare il duty cycle. La resistenzaR6 serve ad evitare che, nelle due posizioni estreme del potenziometro, in unodei semiperiodi l’uscita del comparatore di soglia sia in cortocircuito con l’in-gresso invertente dell’integratore che ricordiamo essere a massa virutale. Talecondizione porterebbe ad un funzionamento anomalo del sistema.

Introducendo P3 e il valore di Ra, si ottengono le espressioni finali:

T =VS1 − VS2

VOH· C · (P3 + 2 · R6)

DC =yP3 + R6

P3 + 2 · R6

Dimensionamento Per mantenere invariati i valori utilizzati per il progettodi generatore eseguito in precedenza, si osserva che in questo si aveva R =100 kΩ. L’espressione del periodo nel primo caso valeva:

T =VS1 − VS2

VOH· C · 2R

mentre per il nuovo circuito:

T =VS1 − VS2

VOH· C · (P3 + 2R6)

Confrontando le due espressioni si vede che occorre porre 2R = P3 + 2R6.A questo punto si supponga di voler fare in modo che il duty cycle vari dal

25% al 75%; sappiamo dunque, dalle espressioni già viste, che il DC è funzionedelle resistenze.

DC = DC(y) =yP3 + R6

P3 + 2R6

Se il minimo del duty cycle deve essere 25%, dal momento che il minimo siottiene all’estremo del potenziometro tale per cui y = 0, si ha una espressioneda cui ricavare R6 e da questa P3.

213

−

+

−VAL

R5 R4

+VAL

P2

R1 R2

VQ

−

+

C

R3

P1

VT

R6

P3

D2

D1

Figura 5.16: Generatore di onde triangolari con regolazione del duty cycle permezzo del potenziomentro P3.

min DC = DC(y = 0) =R6

P3 + 2R6=

14

=⇒ R6 =200 kΩ

4= 50 kΩ ≃ 47 kΩ

2R6 ≃ 100 kΩ =⇒ P3 + 100 kΩ ≃ 200 kΩ =⇒ P3 ≃ 100 kΩ

La configurazione adottata produce il risultato voluto se la dinamica delDC specificata è simmetrica. Infatti se il potenziometro si trova nella posizioneestrema opposta, quindi y = 1, si ricava l’altro estremo dell’escursione.

R6 + yP3

P3 + 2R6

∣

∣

∣

∣

y=1

· 100 =147 kΩ200 kΩ

≃ 75%

L’aver inserito R6 in quella posizione costituisce un vincolo alla resistenzaminima vista dal condensatore per le correnti circolanti in entrambi i versi; ilfatto di aver inserito questo limite comune presuppone il fatto che la variazionedel duty-cycle sia simmetrica come in questo caso. Si noti che per qualunque po-sizione del cursore del potenziometro la resistenza vista dall’integratore rimanesufficientemente elevata da non rendere rilevante l’influenza di P1 ed R3 sullafrequenza del segnale.

Dinamica asimmetrica del duty-cycle Potrebbe tuttavia capitare di do-ver aver a che fare con limiti asimmetrici del duty-cycle: in tal caso, anzichè

214

una sola resistenza se ne dovranno inserire due in serie ai singoli diodi D1 eD2, come in fig. 5.17. In questo modo, le resistenze minime viste dal condensa-tore saranno differenti a seconda del verso della corrente e dunque si avrannodifferenti costanti di tempo e differenti tempi di carica del circuito integratore.

P3

R6b D2

D1R6a

Figura 5.17: Schema del sotto-circuito da sostituire alla resistenza R per ottenerela regolazione del duty cycle con limiti asimmetrici.

A parte questa osservazione, le espressioni sono del tutto analoghe a quelleappena affrontate ma con l’introduzione di un grado di libertà in più rispettoall’esempio pratico precedente.

Considerazioni L’analisi che è stata effettuata nei paragrafi precedenti è ap-prossimativa perché i diodi sono stati considerati ideali. Si potrebbero studiareespressioni più accurate che tengano conto della caduta di tensione Vγ sui dio-di quando si trovano in polarizzazione diretta. Il loro contributo è trascurabilequando il cursore di P1 sia in posizione elevata (frequenza alta), diventa sem-pre più importante per valori di V3 via via più bassi (la frequenza è più bassarispetto a quella del circuito senza regolazione del duty-cycle).

5.4 Oscillatori sinusoidali

Una prima idea per ottenere un segnale sinusoidale è utilizzare un generatore diforma d’onda quadra o triangolare, collegarvi in cascata un filtro passa-bandaa banda molto stretta intorno alla frequenza desiderata, in modo da prelevareidealmente una singola armonica tra tutte quelle presenti nello spettro del se-gnale disponibile. L’uscita del filtro, secondo la teoria dei segnali, è il segnalesinusoidale desiderato. A partire da un’onda triangolare si può invece lavorarenel tempo, distorcendo l’uscita mediante un amplificatore con caratteristica nonlineare, in modo da approssimare a tratti la sinusoide. Questo metodo è effetti-vamente utilizzato per ricavare l’uscita sinusoidale in generatori di forme d’ondaa basso costo perché funziona per qualunque frequenza (mantenendo costantel’ampiezza dell’onda triangolare in ingresso all’amplificatore non lineare).

Le soluzioni proposte nel seguito sono diverse perché riguardano generatoriintrinsecamente sinusoidali per la cui realizzazione sono necessarie alcune nozioniteoriche, argomento dei prossimi paragrafi .

5.4.1 Condizioni di Barkhausen

Lo schema della fig. 5.18 rappresenta un sistema lineare con retroazione positi-va. Se in tale sistema viene iniettato un segnale sinusoidale, tale segnale viene

215

+Ve

A

β

Vf

Vu

Figura 5.18: Schema a blocchi di un sistema con reazione positiva.

mantenuto dalla reazione se si verificano ben precise condizioni, valide solo peruna ben precisa frequenza.

Ogni volta che il segnale percorre l’anello guadagna un’amplificazione dellapropria ampiezza pari a |T | = |Aβ|. Questo fattore deve valere esattamente 1: sevalesse di più, il sistema continuerebbe ad amplificare il segnale, raggiungendoin un certo tempo la saturazione; se valesse un po’ di meno, il segnale sarebbesempre più attenuato, estinguendosi dopo un transitorio di una certa durata.

Per permettere questo comportamento, la rete di reazione deve riportaresull’ingresso il segnale perfettamente in fase (reazione positiva), ovvero la fasedel guadagno di anello del sistema retroazionato deve essere nulla: ∠T = 0

Queste due relazioni sono dette condizioni di Barkhausen: sono con-dizioni necessarie al mantenimento dell’oscillazione e devono essere entramberispettate alla perfezione: in pratica questo è impossibile in un sistema con com-portamento perfettamente lineare. Gli oscillatori sono dunque sempre sisteminon lineari e devono progettati prevedendo dei circuiti atti alla ricerca e almantenimento delle condizioni di Barkhausen per una specifica frequenza.

5.4.2 Realizzazione pratica

Per ottenere un generatore sinusoidale funzionante si applica la seguente strate-gia: è sufficiente che si presenti un disturbo causale molto debole contenente lafrequenza che si vuole produrre per dare inizio al funzionamento (innesco del-l’oscillazione). Tale frequenza deve essere amplificata notevolmente ed in modoselettivo dal sistema con retroazione positiva (|T | > 1) fino a raggiungere unlivello soddisfacente; quando esso viene raggiunto il guadagno della retroazionedeve diventare unitario per mantenere stabile il segnale in uscita.

Per evitare fluttuazioni nel livello di segnale, occorre che (|T | < 1) nel casoin cui il segnale assumesse per qualunque motivo un livello maggiore di quellodesiderato.

• All’accensione e per bassi livelli di segnale in uscita: |T | > 1;

• Per l’ampiezza desiderata in uscita: |T | = 1,∠T = 0;

• Per segnali di intensità eccessiva: |T | < 1.

216

5.4.3 Oscillatore a ponte di Wien

Consideriamo lo schema di base di un oscillatore a ponte di Wien in figura 5.19.

−

+

R2R1

Vu

R

C

CR

Z1

Z2

Vf

Vi

Figura 5.19: Schema di base della parte lineare dell’oscillatore sinusoidale aponte di Wien. La croce rossa indica il punto in cui si intende aprire l’anello diretroazione.

Per studiare questo tipo di circuiti conviene identificare bene i due blocchiA e β. Si valutano separatamente le funzioni di trasferimento dei due blocchi,aprendo la reazione tra l’uscita del blocco β e l’ingresso del blocco A. Si defini-scono vf come uscita di β e vi come ingresso di A. Infine si determina T comerapporto tra i due segnali:

vf = vi · A · β; T :=vf

vi

Nel circuito di figura 5.19, la croce rossa segnata sul disegno indica il puntoin cui si apre l’anello di reazione: sopra di essa vi è il segnale in ingresso all’am-plificatore vi, sotto il segnale retroazionato vf . Consideriamo inoltre, per renderepiù comoda la notazione, le seguenti definizioni delle impedenze tratteggiate neldisegno.

Z1 = R +1

sC=

1 + sRC

sC

217

Z2 = R ‖ 1sC

=R

1 + sRC

Vu =(

1 +R2

R1

)

vi

vf =Z2

Z1 + Z2Vu

=⇒ vf = vi ·(

1 +R2

R1

)

(R)/(1 + sRC)(R)/(1 + sRC) + (1 + sRC)/(sC)

=

= vi ·(

1 +R2

R1

)

· sRC

(1 + sRC)2 + sRC=

= vi ·(

1 +R2

R1

)

· sRC

s2R2C2 + 3sRC + 1

Ponendo s = jω passiamo dal dominio di Laplace a quello di Fourier, pervalutare l’andamento in frequenza del guadagno d’anello.

T (jω) =(

1 +R2

R1

)

· jωRC

−ω2R2C2 + 3jωRC + 1

Ciò che desideriamo è che, ad una certa pulsazione ω = ω0, siano verificatele condizioni di Barkhausen.

A qualunque pulsazione ω il numeratore ha sempre una fase pari a 90; perottenere che la fase di T sia 0, anche il denominatore deve avere fase pari a90.

Il denominatore diventa un numero immaginario puro solo quando si annul-la la parte reale; si pone dunque uguale a 0 la parte reale del denominatoree si ricava un’equazione che lega i parametri di progetto alla frequenza dellasinusoide.

ω20R2C2 − 1 = 0 =⇒ f0 =

12πRC

Per quanto riguarda il modulo è sufficiente sostituire l’espressione appenaricavata nell’equazione di partenza.

|T (jω)|ω=ω0=(

1 +R2

R1

)

· jω0RC

3jω0RC

Avremo un oscillatore se sarà verificata la prima delle condizioni di Barkhau-sen, cioè se |T (jω0)| = 1. Quindi

|T (jω0)| =(

1 +R2

R1

)

· 13

= 1 =⇒ R2

R1= 2

Lo schema studiato però non può funzionare in pratica per due motivi, de-rivanti sulle osservazioni già fatte sulle condizioni di Barkhausen. Da un lato,basta una tolleranza infinitesima in uno solo dei componenti passivi e il guada-gno del circuito sarà diverso da uno alla frequenza per cui la rotazione di faseè nulla, dall’altro, quand’anche le condizioni di Barkhausen fossero soddisfatte

218

correttamente, come si innesca l’oscillazione? Bisognerà allora introdurre un ele-mento non lineare nel circuito che da un lato permetta l’innesco dell’oscillazione,dall’altro stabilizzi l’ampiezza della forma d’onda in uscita.

La soluzione più famosa a questo problema fu trovata da William Hewlett(cofondatore di HP) nel 1939. Nel suo circuito (che non prevedeva un ampli-ficatore operazionale, che sarebbe stato inventato alcuni decenni dopo, ma unamplificatore a valvole) la resistenza R1 era sostituita da una piccola lampa-da a filamento. Queste lampade presentano una resistenza bassa se il filamentoè freddo. La resistenza aumenta in modo proporzionale alla temperatura delfilamento. Poiché tale temperatura dipende dal valore RMS del segnale, all’ac-censione il sistema ha guadagno molto maggiore di 1 e il rumore presente nelcircuito permette l’innesco delle oscillazioni. Quando queste raggiungono l’am-piezza desiderata il guadagno si porta al valore unitario (cioè R1 = 0.5 · R2) e ilcircuito si stabilizza.

La soluzione moderna è più complessa e non è univoca. Si può ad esempiopensare di sostituire la lampadina con un MOS che riceva sul gate una tensione dipilotaggio inversamente proporzionale all’ampiezza del segnale, oppure utilizzaredei diodi per variare il valore di R2 in funzione dell’ampiezza del segnale. Anchein questo caso esistono diverse varianti. Noi esamineremo una di queste varianti,riportata in figura 5.20.

La nostra soluzione consiste nell’utilizzo di due diodi zener in antiserie. Quan-do il segnale di uscita è negativo e sufficientemente ampio, D2 è in zona zener esubisce una caduta di tensione VZ ; dualmente, D1 è in conduzione diretta e fasolo cadere una tensione Vγ ai propri capi.

Invece quando il segnale di uscita è positivo e di ampiezza sufficiente, VD1 =VZ e VD2 = Vγ . Finché il livello del segnale di uscita è tale per cui i diodi nonentrino in conduzione, il guadagno del blocco A vale 1 + R2/R1, mentre quandoD1 e D2 entrano in conduzione la resistenza R2a si pone in parallelo a R2 e ilguadagno diventa 1+(R2 ‖ R2a)/R1. Con opportune scelte delle resistenze si fain modo che il guadagno d’anello sia maggiore di uno nel primo caso e minore diuno nel secondo, ottenendo la stabilizzazione dell’ampiezza del segnale d’uscita.Questa variazione di guadagno nel tempo produce una certa distorsione dellaforma d’onda d’uscita, più marcata tanto più i due guadagni sono diversi tra loro.Il segnale sul morsetto non invertente dell’operazionale presenta una replica delsegnale d’uscita filtrata dalla rete di reazione, pertanto può essere utilizzato alposto di quello d’uscita, ricordando che si tratta di un segnale ad alta impedenzae quindi il carico influisce sul funzionamento del circuito.

5.4.4 Oscillatore a sfasamento

Un altro circuito che realizza un oscillatore sinusoidale è riportato in figura5.21. Tale circuito viene chiamato oscillatore a sfasamento ed è basato su di unamplificatore invertente e una rete di reazione il cui compito è sfasare l’uscitadi ulteriori 180.

Come nel caso precedente, la sola reazione lineare non è sufficiente a ga-rantire l’innesco e la stabilità dell’oscillazione. Ci concentreremo comunque sul-la porzione lineare, tenendo presente che le modifiche apportate al ponte diWien per garantire l’oscillazione possono essere applicate anche all’oscillatore asfasamento.

219

−

+

R2

R1

D1 D2

R2a

Vu

R

C

CR

Figura 5.20: Circuito completo dell’oscillatore a ponte di Wien.

Anche in questo caso occorre calcolare il guadagno di anello T (jω), separandol’amplificatore dalla rete di reazione. In questo caso, tuttavia, l’amplificatore èdi tipo invertente, quindi l’impedenza d’ingresso del blocco A è bassa ed inparticolare è pari a R. Anche l’impedenza d’uscita del blocco β è ben diversa da0, occorre dunque prestare attenzione a separare i due blocchi per calcolare Vf .

Per quanto riguarda il blocco A, l’espressione del guadagno è la solita:

A =vu

ve= −R2

R

Dal lato della reazione, invece, al fine di calcolare vf a partire dall’uscita,vu, bisogna risolvere la rete di figura 5.22, dove si è inserita la resistenza R disinistra per tener conto dell’impedenza vista dall’uscita del blocco β. Mediantele regole dell’elettrotecnica si può ricavare vf (vu):

β =vf

vu=

s3R3C3

s3R3C3 + 6s2R2C2 + 5sRC + 1

=⇒ T =vf

ve= −R2

R· s3R3C3

s3R3C3 + 6s2R2C2 + 5sRC + 1

220

−

+

R2

R

Vu

CCC

Vf

Ve

RR

Figura 5.21: Schema circuitale dell’oscillatore a sfasamento (parte lineare).

CCCRRRVf Vu

Figura 5.22: Schema del blocco β del circuito di fig. 5.21.

Volendo procedere come prima al fine di determinare il punto di validitàdelle condizioni di Barkhausen, si studia il guadagno nel dominio di Fourier,imponendo s = jω.

T (jω) =−R2(−jR3C3ω3)

R(−jω3R3C3 − 6ω2R2C2 + 5jωRC + 1)

Perché la fase si annulli, il denominatore deve essere immaginario puro e ciòsi ottiene annullando, per una certa frequenza ω0 la parte reale.

1 = 6ω20R2C2 −→ ω0 =

1√6RC

−→ f0 =1

2π√

6RC

Sostituendo questo risultato intermedio in T (jω), si ottiene:

T (jω0) =R2

R·

1

6√

6

− 1

6√

6+

5√6

=

=R2

29R−→ R2 = 29R

221

Questa è la condizione di oscillazione per l’oscillatore a sfasamento: dimen-sionando le resistenze secondo il criterio appena ricavato, le condizioni di Bar-khausen sono verificate per un singolo valore di pulsazione, ω = ω0, quindiesisterà un punto di funzionamento nel quale il circuito oscilla. Occorre, comegià notato più sopra, inserire una non linearità per stabilizzare le oscillazioniall’ampiezza desiderata.

5.4.5 Oscillatori a tre punti

Avvi

RO

Z3

vf

Z1

Z2

Vu

−

+

vi

ZL

Figura 5.23: Modello generale dell’oscillatore a tre punti.

Invece di realizzare degli oscillatori basati su resistenze, condensatori e am-plificatori operazionali, per alte frequenze si lavora con induttori, condensatorie amplificatori a transistor (FET o bipolari). Esistono diversi schemi, alcuni deiquali riconducibili a un circuito generico costituito da uno stadio di amplifica-zione invertente e da una rete di reazione puramente reattiva costituita da treelementi. Questo schema generico è spesso chiamato oscillatore a tre punti.

Lo schema è riportato in figura 5.23. Il triangolo tratteggiato non rappresentaun amplificatore operazionale, ma un generico stadio amplificatore invertentecon guadagno finito Av. Solo in un secondo tempo si analizzerà la strutturainterna dell’amplificatore.

La tensione vi è la tensione compresa tra il potenziale di riferimento, 0 V,e l’ingresso dell’amplificatore invertente, nel quale entra il segnale di feedback;l’uscita è sull’impedenza indicata come Z2.

Si apre come al solito l’anello di reazione e si identifica il segnale di feedbackvf come quella tensione che cade sull’impedenza Z1.

Dato che si considera Av finito, non è lecito trascurare l’impedenza d’uscitadell’amplificatore RO. Pertanto Vu sarà influenzata sia dal valore di RO siadall’impedenza di carico ZL.

222

Vu = VO · ZL

ZL + RO

ZL = (Z1 + Z3) ‖ Z2 =Z2(Z1 + Z3)Z1 + Z2 + Z3

dove VO = Avvi è la tensione di uscita a vuoto dell’amplificatore.Per quanto riguarda l’impedenza di ingresso dello stadio, essa si considera

molto alta e la si trascura.La tensione Vu si ripartisce tra Z3 e Z1; possiamo quindi in questo modo

calcolare la tensione di feedback come in un partitore.

vf =Z1

Z1 + Z3Vu =⇒ vf = − Z1ZLAvvi

(Z1 + Z3) · (ZL + RO)

vf = − Z1Z2Avvi

RO(Z1 + Z2 + Z3) + Z2(Z1 + Z3)

Vogliamo utilizzare elementi puramente reattivi nella rete di reazione, quindipossiamo assumere che Zn = jXn. Il guadagno di anello, in questi termini, avràun’espressione generale semplificata.

vf

vi= − j2X1X2Av

jRO(X1 + X2 + X3) + j2X2(X1 + X3)

=X1X2Av

jRO(X1 + X2 + X3) − X2(X1 + X3)

Affinché l’espressione sia reale e quindi la fase sia 0, deve esistere una certaω = ω0 tale per cui si elimini la parte immaginaria del denominatore (dalmomento che, in questa funzione, il numeratore è reale).

ω = ω0 =⇒ X1 + X2 + X3 = 0 =⇒ X1 + X3 = −X2

T (jω0) =X1X2Av

X22

=X1

X2Av

Quest’ultima espressione deve essere uguale a 1, al fine di soddisfare lecondizioni del criterio di Barkhausen.

Osserviamo ora che le reattanze di condensatori e induttanze valgono:

C −→ −j

ωC=⇒ XC = − 1

ωC; L −→ jωL =⇒ XL = ωL

Per far sì che |T | possa valere 1 e ∠T = 0, X1 e X2 devono essere odue capacità o due induttanze, mentre X3 deve essere di tipo diverso rispettoa X1 e X2: solo in questo modo si potrà avere un T positivo e al contempoX1 + X2 + X3 = 0.

A partire da queste considerazioni sono stati inventati due tipi di oscillatori,classificati in base alla natura degli elementi reattivi impiegati.

• Oscillatore Colpitts: X1 e X2 capacitive, X3 induttiva;

• Oscillatore Hartley: X1 e X2 induttive, X3 capacitiva.

223

Stadio di amplificazione

T

RE

ZC

CE

R1

R2

Vcc

Figura 5.24: Stadio amplificatore con BJT npn a emettitore comune conautopolarizzazione (self-biasing).

Un tipico stadio di amplificazione a singolo transistor è rappresentato infigura 5.24. Si tratta di uno stadio common emitter con circuito di polarizzazioneself-biasing. Per aumentare il guadagno in alta frequenza, la resistenza RE vienecortocircuitata per il segnale mediante il condensatore CE . Il carico sul collettoreè rappresentato da una generica impedenza ZC che deve essere una resistenzao un cortocircuito per la continua. I due oscillatori visti sopra possono esserecostruiti attorno a questo stadio, aggiungendo la rete di reazione opportuna.

La figura 5.25 riporta la realizzazione dell’oscillatore Colpitts.Il risonatore Colpitts è costituito da C1, C2 e L3, mentre il condensatore CB

deve essere un cortocircuito alla frequenza del segnale e serve solo per separarela rete di polarizzazione in continua. ZC può essere una resistenza o un circuitoaccordato, nel qual caso occorre valutare molto attentamente le interazioni conla rete di reazione.

Dalla relazione trovata prima X1 + X2 + X3 = 0 si ricava la frequenza dioscillazione, che risulta pari a:

fosc =1

2π

√

L3C1C2

C1 + C2

In realtà la frequenza di oscillazione sarà sempre più bassa di quanto calco-lato con questa formula, che non tiene conto di diversi fattori quali ad esempiole capacità parassite del transistore.

Per quanto riguarda la seconda condizione di Barkhausen e l’innesco delleoscillazioni, occorre osservare che in uno stadio a transistore il guadagno di-minuisce all’aumentare del livello del segnale d’ingresso (mentre aumenta ladistorsione). Questo fenomeno è molto utile negli oscillatori: si progetta il si-stema per avere un guadagno maggiore di uno per piccolo segnale, in modo da

224

T

RE

ZC

CE

R1

R2

Vcc

C2

L3

C1

CB

Figura 5.25: Schema circuitale dell’oscillatore Colpitts con lo stadio amplificatoredella figura 5.24.

permettere l’innesco delle oscillazioni; all’aumentare dell’ampiezza del segnaleil guadagno diminuisce diventando unitario per un certo valore dell’uscita. Ri-sulta comunque difficile determinare con precisione questo punto e il progettodi dettaglio di un oscillatore a transistori è senz’altro al di fuori dallo scopo diquesta trattazione. Se volessimo realizzare un oscillatore Hartley, dovremmoscambiare tra loro induttori e condensatori, come in figura 5.26. In questo casoL2 può essere collegata all’alimentazione al posto che al riferimento e sostituireZC . Per quanto riguarda la frequenza d’uscita, i calcoli sono analoghi a quellieffettuati per l’oscillatore Colpitts e vengono lasciati come esercizio.

Oscillatori Meissner

Oltre ai metodi sopra visti per ottenere un oscillatore sinusoidale, in alta fre-quenza diventa possibile anche utilizzare un trasformatore per riportare partedel segnale d’uscita in ingresso, con sfasamento opportuno. E’ questa l’idea allabase dell’oscillatore Meissner: sul collettore del transistor si pone un risonatoreLC in modo da rendere l’amplificatore selettivo, ma l’induttanza è accoppiatacon un’altra che riporta in base il segnale di collettore, creando la reazione posi-tiva. Uno schema esemplificativo a partire dal solito amplificatore è disponibilein figura 5.27.

5.4.6 Oscillatori al quarzo

Nei sistemi elettronici digitali i segnali di clock vengono generati in modo moltodifferente rispetto a quelli descritti nei paragrafi precedenti.

225

T

RE

L2

CE

R1

R2

Vcc

C3

L1

CB

Figura 5.26: Schema circuitale dell’oscillatore Hartley con lo stadio amplificatoredella figura 5.24.

Il componente fondamentale di questi oscillatori è il cristallo di quarzo, chenei circuiti è rappresentato dal simbolo di figura 5.28 insieme al suo model-lo circuitale equivalente. Il funzionamento dell’oscillatore non verrà trattato indettaglio, basti dire che la reattanza del quarzo ha una grossa discontinuità aduna ben precisa frequenza, dovuta alle caratteristiche meccaniche del cristallo(forma, dimensioni e orientamento degli assi cristallografici). Sfruttando que-sta discontinuità è possibile realizzare oscillatori con frequenza d’uscita moltoprecisa e stabile nel tempo e in temperatura.

Due possibili topologie atte a realizzare un oscillatore al quarzo sono sche-matizzate nella figura 5.29.

1. La prima topologia si basa sostanzialmente sull’uso di un JFET. Esistonodiverse alternative a seconda della frequenza del quarzo e della formad’onda d’uscita desiderata;

2. La seconda topologia si basa sull’uso di un inverter CMOS ed è utilizzatanei circuiti digitali. L’inverter, che vedremo in uno dei prossimi capitoli,viene qui usato come amplificatore invertente, polarizzandolo a metà ca-ratteristica mediante la resistenza R, di solito di valore elevato (es. 10 MΩ).I condensatori C1 e C2 sono di piccolo valore (es. 10 pF). Variando il va-lore di uno di essi è possibile ottenere piccole variazioni della frequenza dioscillazione, caratteristica sfruttata quando sia necessaria una precisionein frequenza maggiore di quella, già elevata, garantita dal quarzo.

Per applicazioni digitali esistono oggi molti oscillatori al quarzo che integranoin un unico contenitore il cristallo e il circuito dell’oscillatore, eventualmentecomprensivo di compensazione termica (TCXO, thermally compensated crystal

226

T

C1

RE CE

R1

R2

Vcc

CB

Figura 5.27: Schema circuitale dell’oscillatore Meissner.

X

L RC1

C2

Figura 5.28: Simbolo circuitale di un oscillatore al quarzo e modello equivalentedel dispositivo.

oscillator). Oltre agli oscillatori al quarzo si trovano dispositivi basati su filtriceramici o, per frequenze elevate, su filtri ad onda acustica superficiale (SAW).

5.5 Voltage Controlled Oscillator (VCO)

In molte applicazioni è importante avere un oscillatore o un generatore d’ondaquadra la cui frequenza sia proporzionale a una tensione di controllo. Si parlain questo caso di VCO (Voltage Controlled Oscillator).

È possibile realizzare sia oscillatori sinusoidali sia generatori di onda triango-lare o quadra controllati in tensione. Per quanto riguarda gli oscillatori sinusoi-dali, in genere si sostituisce uno dei condensatori che determinano la frequenzadi uscita con un varicap. Il varicap non è altro che un diodo di cui si sfrut-ta il fatto che in regione inversa la capacità di giunzione varia con la tensioneapplicata al diodo. Non vedremo i dettagli di questi oscillatori.

227

T

RS CSRGX

LD CD

Vu

VAL

(a)

X

C1 C2

R

Vu

(b)

Figura 5.29: Oscillatori al quarzo: (a) a JFET, (b) basato su inverter CMOS.

Per quanto riguarda invece i VCO ad onda quadra, studieremo una tra letante soluzioni possibili, derivata dal generatore di onda triangolare e quadra.In tale generatore, la frequenza di oscillazione dipende dal tempo impiegato daun condensatore che si carica a corrente costante per passare da un livello disoglia ad un altro. L’idea è quella di avere la corrente di carica proporzionale aduna tensione di controllo che chiameremo Vc. Consideriamo lo schema di figura5.30.

5.5.1 Analisi del funzionamento

L’uscita del generatore è il segnale Vu, in uscita ad un comparatore di soglia noninvertente, di cui non si riporta lo schema interno per semplicità. Il comparatoreè alimentato ad alimentazione singola, per cui entrambe le tensioni di soglia VS1

e VS2 sono maggiori di zero. Anche le due possibili tensioni d’uscita, VOH e VOL

saranno positive, con VOL prossima a 0 V. L’uscita si alterna tra VOH e VOL,generando l’onda quadra.

Si supponga che all’accensione del circuito il condensatore sia scarico. Allorain uscita dal comparatore di soglia si avrà un valore basso, in quanto l’ingressoè inferiore alla soglia inferiore del comparatore; in tali condizioni, la tensioneriportata verso T4 è molto bassa, dunque non è tale da polarizzare il transistore,che rimane interdetto. Se T4 è interdetto, allora la corrente che scorre sul suocollettore è nulla e quindi la somma delle correnti uscenti dagli emettitori di T1

e T2 è nulla.Se la somma delle correnti di emettitore di T1 e T2 è nulla, allora saran-

no nulle entrambe le correnti, quindi questi due transistori sono interdetti. Iltransistore pnp T3, invece, è polarizzato tramite il diodo, ed in uscita dal suocollettore si avrà una corrente I.

228

T1 T2

T3

R

T4

DVA

C

Vu

RB

Vc

VAL

Figura 5.30: Schema circuitale elementare di un VCO.

I ≃ VAL − VEB − Vc

R

Questa corrente, dal momento che i transistori T1 e T2 sono interdetti, devepassare nel diodo. Dal diodo, infine, va verso il condensatore C che si carica acorrente costante; caricandosi, tuttavia, aumenterà la tensione VA fino a superarela tensione di soglia VS1.

Superata questa tensione, il comparatore di soglia (non invertente) commu-ta, portando l’uscita a livello alto VOH . Questo valore di tensione fa scorrerecorrente nel transistore T4, che va in saturazione. In questo stato, che sarà trat-tato compiutamente in un capitolo successivo, il transistor si comporta comeun interruttore chiuso verso massa, con una tensione residua tra collettore edemettitore chiamata VCESAT

dell’ordine di 0.2 V.Il nodo comune ai due emettitori di T1 e T2 sarà dunque a una tensione

prossima a 0 V e vedrà una bassa impedenza. In questo modo T1 e T2 lavora-no come uno specchio di corrente: la corrente I che nella situazione precedenteproveniva dal collettore di T3, ora non può circolare nel diodo che è polarizzatoinversamente. Infatti, se sul collettore di T4 sono presenti circa 0.2 V, assumendoche VBE,1 sia dell’ordine di 0.7 V, allora si ha una tensione di circa 0.9 V sul col-lettore di T1. Il diodo si trova dunque compreso tra la tensione del condensatoreVA e 0.9 V. Finché VA si mantiene al di sopra di 0.9 V (o meno, tenendo contodella Vγ del diodo), il diodo è polarizzato inversamente.

Il collettore di T2 non può assorbire corrente da VAL e quindi aspira correntedal condensatore, che in questo semi-ciclo è in fase di scarica fino a quando

229

la tensione ai suoi capi rimane superiore alla tensione di soglia inferiore delcommutatore. Superata la soglia bassa di tensione VS2 al termine del processodi scarica del condensatore, il ciclo ricomincia da capo: oltrepassata VS2, T4 siinterdice, T1 e T2 si interdicono di conseguenza e la corrente quindi torna ascorrere sul diodo ricaricando il condensatore.

Riassumendo, il transistor T3 si comporta come generatore di corrente pro-porzionale al valore della tensione di controllo, mentre T1, T2, T4 e D formano undeviatore che cambia il verso della corrente generata da T3 in modo da caricareo scaricare il condensatore C.

VS1

VS2

VOH

VOL t

Vc, Vu

Figura 5.31: Andamento temporale delle tensioni del VCO (rosso: Vc, blu: Vu.

Controllo della frequenza Per quantificare il periodo del VCO, detto T2 il

tempo impiegato per passare dalla tensione VS2 a VS1, si ha che l’escursione dellatensione ai capi del condensatore è pari all’ampiezza dell’isteresi del comparatoree la quantità di carica trasferita dipende dalla corrente I.

VS1 − VS2 =I

C· T

2Come è stato osservato precedentemente, la corrente I è funzione della ten-

sione di controllo di ingresso Vc durante la fase di carica del condensatore.Combinando le due espressione di T e I si ricava T (Vc).

I =VAL − VEB − Vc

R

=⇒ T = 2(VS1 − VS2)C

I= 2

(VS1 − VS2)RC

VAL − VEB − Vc

=⇒ f =VAL − VEB − Vc

2(VS1 − VS2)RC

230

Condizioni di funzionamento Affinché il dispositivo abbia un funzionamen-to come quello che è stato descritto, devono essere soddisfatte alcune condizioni.

È necessario che la tensione di soglia VS2 sia maggiore di 0.9 V. Questo limitedi tensione deriva dal fatto che il collettore di T1 si trova a circa tale potenzialedurante la fase di scarica del condensatore. Affinché vi sia la scarica, il diododeve rimanere interdetto e quindi la tensione del catodo, uguale a quella sulcondensatore, deve essere superiore a quella dell’anodo fissata a circa 0.9 V. Perquesto motivo la minima tensione raggiunta dal condensatore (VS2) dev’esseremaggiore di 0.9 V.

Per quanto riguarda invece la tensione di controllo del VCO Vc, sono presentiun limite superiore ed uno inferiore.

• Vc,MAX ≃ VAL − VEB ; supponendo che si abbia VEBON= 0.7 V, si può

stimare il limite massimo della tensione Vc come:

Vc,MAX = VAL − 0.8 V

In questo modo si garantisce un minimo di corrente al collettore di T3.

• VC,min ≃ VS1 + Vγ : in questo modo si ha la garanzia mantenere il transi-store T3 in linearità, evitando di abbassare la tensione di base ad un valoreinferiore rispetto a quella di collettore.

5.5.2 circuito alternativo

T1 T2

T3

T4

T5

D

C

Vu

RB

VAL

R

Vc

Figura 5.32: VCO con specchio di corrente in ingresso.

È possibile migliorare la dinamica del segnale di controllo del VCO con lemodifiche riportate in figura 5.32. L’uso di uno specchio di corrente come gene-ratore della corrente di carica/scarica del condensatore infatti rilassa il limiteinferiore della tensione di controllo, che è svincolata dalle tensioni di soglia del

231

comparatore. Infatti la tensione sul condensatore in questo caso può salire senzaproblemi fino a VAL − VEB − Vγ . Tale valore diventa il massimo possibile per latensione VS1, indipendentemente dalla dinamica di Vc che si può estendere finoa 0 V.

Anche in questo circuito l’espressione della corrente vale:

I =VAL − VEB − Vc

R

Per cui l’espressione della frequenza di oscillazione è formalmente analoga aquella dello schema precedente.

232

Capitolo 6

Transistori incommutazione

Indice6.1 Interruttori a BJT . . . . . . . . . . . . . . . . . . . 234

6.1.1 Funzionamento in saturazione . . . . . . . . . . . . . 2366.1.2 Esempio pratico di progetto . . . . . . . . . . . . . . 237

6.2 Interruttori a MOSFET . . . . . . . . . . . . . . . 2386.2.1 Interruttore aperto e chiuso . . . . . . . . . . . . . . 2396.2.2 Esempio pratico di progetto . . . . . . . . . . . . . . 240

6.3 Comportamento dinamico . . . . . . . . . . . . . . 2416.3.1 Comportamento dinamico dei diodi . . . . . . . . . . 2426.3.2 Comportamento dinamico dei BJT . . . . . . . . . . 2436.3.3 Comportamento dinamico dei MOSFET . . . . . . . 245

6.4 Interruttori bidirezionali . . . . . . . . . . . . . . . 2486.4.1 Pass transistor . . . . . . . . . . . . . . . . . . . . . 2496.4.2 Transmission gate . . . . . . . . . . . . . . . . . . . 251

Un impiego estremamente importante dei transistori bipolari a giunzione(BJT) e di quelli ad effetto di campo (MOS) è nella realizzazione di

interruttori elettronici.Gli interruttori trovano applicazione in una vastissima gamma di circuiti

elettronici, dalle porte logiche ai filtri a condensatori commutati, agli alimenta-tori switching, al pilotaggio di carichi di potenza e molti altri. In tutti questicasi vi è la necessità di un “meccanismo” in grado di creare o eliminare un col-legamento elettrico tra due parti di un circuito, in base al livello di un segnaledi controllo.

Gli interruttori elettronici possono essere classificati in due categorie a se-condo della loro posizione relativa rispetto all’alimentazione e il carico (fig.6.1).

1. Interruttore lowside: il carico è collegato direttamente alla tensione dialimentazione e l’interruttore elettronico è tra carico e potenziale di rife-rimento (0 V);

233

VAL

low side

VAL

high side

Figura 6.1: Interruttori lowside e highside.

2. Interruttore highside: l’interruttore è posto tra alimentazione e carico delcircuito; il carico è direttamente riferito agli 0 V.

Generalmente è molto più facile realizzare interruttori lowside che highside.Inoltre, molti interruttori (quelli a BJT, per esempio) sono unidirezionali, ossiala circolazione della corrente può avvenire solo in un determinato verso.

6.1 Interruttori a BJT

In zona lineare, il BJT è un dispositivo in grado di fornire un’uscita in prima ap-prossimazione proporzionale al livello di segnale in ingresso: si comporta quindida amplificatore. Per simulare un interruttore si vorrebbero avere esclusivamen-te due livelli di tensione di uscita associati allo stato ON/OFF o, in circuitilogici, TRUE/FALSE, 0/1, HIGH/LOW.

Per capire la differenza tra le applicazioni lineari e ON/OFF analizziamo unsemplice circuito che può, con alcune limitazioni, essere usato sia in applicazionilineari sia in commutazione. Il circuito è riportato in figura 6.2 ed è compostoda un BJT sul cui collettore è collegato un carico, RC , riferito all’alimentazionementre in ingresso è imposta una tensione di controllo trasformata in correntedi base dalla resistenza RB.

Quando Vi è nulla, il BJT non è polarizzato e quindi si trova in stato di in-terdizione. Lo stato di interdizione è rappresentabile come una coppia di circuitiaperti tra base-collettore e emettitore-collettore. Di conseguenza la tensione diuscita è pari alla tensione di alimentazione (non vi è caduta di tensione su RC

in quanto in essa non circola corrente).Al crescere della Vi, superata la tensione di soglia VBEON

, la giunzione base-emettitore si polarizza direttamente e porta il BJT in zona di funzionamentoattiva diretta. La caduta di tensione tra base ed emettitore è approssimativa-mente costante e quindi si può scrivere un’espressione che leghi la corrente dibase attraverso RB alla Vi.

234

T

RC

VAL

VC

RB

Vi

Figura 6.2: Modello di semplice circuito con transistore BJT.

VAL

VBEON

Interdizione Linearità SaturazioneVi

VC

Figura 6.3: Transcaratteristica del circuito di fig. 6.2 con indicazione della zonadi lavoro del BJT.

Vi > VBEON=⇒ IB =

Vi − VBEON

RB

Dato che la corrente di collettore è proporzionale a quella di base attraversoil coefficiente βDC = hF E , vi è una corrente circolante attraverso il carico RC equindi una caduta di tensione su di esso.

IC = hF EIB ; VC = VAL − RCIC

VC = VAL − RC · hF E · IB = VAL − RC · hF E · Vi − VBEON

RB

Allora la tensione di uscita ha un andamento lineare decrescente al variaredi Vi. Questa relazione è approssimata perché hF E dipende da IC e quindi non ècostante, cosa che appare evidente nella prima parte della zona lineare in figura6.3. La relazione è valida finchè il BJT è in R.A.D (funzionamento lineare):quando la tensione al collettore scende fino a rendere la differenza di tensionetra base e collettore tale da polarizzare direttamente la giunzione base-collettore,si passa allo stato di funzionamento detto di saturazione.

235

6.1.1 Funzionamento in saturazione

Quando il transistore entra in saturazione, la tensione collettore-emettitore con-tinua a decrescere all’aumentare della corrente di base, tuttavia l’andamentosubisce una variazione notevole di pendenza: VC continua a tendere asintotica-mente a zero, ma in modo estremamente lento. Per applicazioni generiche si puòconsiderare la tensione di uscita costante pari a VCESAT

= 0.2 V.Il funzionamento può essere modellato in modo empirico considerando che

la corrente di base si divida in due componenti, la prima subisce l’amplificazio-ne come nel caso lineare, mentre quella in eccesso rispetto al modello lineareraggiunge l’emettitore senza amplificazione.

Lo stato di saturazione può essere trattato matematicamente usando il mo-dello completo di Ebers-Moll:

IE = IS

e

VBE

VT − e

VBC

VT

+

IS

βF

e

VBE

VT − 1

Risulta tuttavia decisamente più pratico utilizzare altri metodi per proget-tare un circuito in cui sia garantita la saturazione del transistore in determinatecondizioni.

Osserviamo intanto che, quando si trova in saturazione, il BJT può essereattraversato da qualsiasi coppia di valori di correnti IB , IC (purché al di sottodei limiti strutturali del dispositivo) a patto che il loro rapporto sia inferiore diquello (massimo) che si avrebbe in funzionamento lineare. Osserviamo inoltreche la corrente di collettore è determinata dal carico più che dal transistore, inquanto la caduta di tensione sul carico è all’incirca costante e pari alla tensionedi alimentazione. Introduciamo allora un parametro di progetto che chiamiamoβforzato:

βforzato =IC

IB< hF E

Il nome βforzato deriva dal fatto che il progettista può forzare qualunquevalore del rapporto in base alle sue esigenze, purché entro i limiti espressi dalladiseguaglianza vista qui sopra.

Per realizzare un buon interruttore occorre progettare il circuito evitandoche la tensione di comando cada nell’insieme dei valori di Vi che portano il tran-sistore in stato di funzionamento lineare: in questo modo si possono associarel’interdizione e la saturazione rispettivamente agli stati di interruttore aperto echiuso.

Il BJT lavora in interdizione se Vi < VBE : la giunzione base-emettitore non èpolarizzata direttamente e quindi il transistore è “spento”. Per quanto riguardala zona di saturazione, occorre conoscere il β minimo del transistore.

Osservando la caratteristica 6.3 si osserva che l’ampiezza della regione di fun-zionamento lineare dipende dalla pendenza del segmento rettilineo dato dal rap-porto tra ∆VC/∆Vi. Questo rapporto dipende dai valori delle resistenze presentie dal parametro hF E come è stato ricavato nei paragrafi precedenti.

Un valore elevato di hF E corrisponde ad un rapido passaggio dalla tensionealta a quella bassa. Perciò è necessario conoscere il minimo hF E che consentedi ricavare la massima ampiezza dell’intervallo di Vi con funzionamento linearedel BJT.

236

Se si conosce l’ampiezza massima della regione di funzionamento lineare sipuò risalire alla tensione Vi minima che garantisce lo stato di saturazione equindi la chiusura dell’interruttore.


In riferimento alla fig. 6.2, data VAL = 10 V, utilizzando come carico RC unalampadina (approssimata come carico lineare) da 0.5 W a 10 V, dimensionare ilcircuito in modo tale per cui la lampadina sia accesa con Vi > 5 V e sia spentacon Vi < 0.5 V .

I parametri di progetto sono il transistore e la resistenza RB. È necessarioche il primo sopporti una corrente di collettore superiore a quella sul carico RC

tale da accendere la lampadina.

PL = ICVC = 0.5 W =⇒ 10 V · IC = 0.5 W =⇒ IC = 50 mA

Il collettore del BJT deve dunque essere in grado di reggere almeno unacorrente pari a 50 mA e 10 V di tensione VCEO. Ad esempio il 2N2222A cheutilizziamo nelle esperienze di laboratorio soddisfa queste specifiche.

Dobbiamo ora progettare la resistenza di base RB. Abbiamo visto che insaturazione:

IC = βforzato · IB

Dove βforzato è un parametro stabilito dal progettista, minore del minimohF E possibile (letto dal datasheet). Occorre leggere attentamente i datasheet inmodo da selezionare un valore sensato. Il valore di hF Emin

è riportato sotto benprecise condizioni di IC , VCE e temperatura, ad esempio IC = 10 mA, VCE =10 V, T = 25 C. Per essere sicuri di mantenere la condizione di saturazione perogni valore di temperatura ambiente e per il valore di IC imposto dal circuito ènecessario spesso ridurre di un fattore 3 o 4 il valore di hF E letto per condizionidi linearità piena (ad esempio VCE = 10 V). Nel nostro caso riduciamo di unfattore 3 il valore letto:

βF ORZAT O =hF Emin

3=

753

= 25

=⇒ IB =IC

βforzato=

50 mA25

= 2 mA

A questo punto è necessario risalire alla resistenza di base e pertanto è ne-cessario conoscere al tensione base-emettitore di saturazione (che è leggermentemaggiore di quella in linearità), da datasheet: VBESAT

= 1 V.

IB =Vi − VBESAT

RB= 2 mA =⇒ RB =

Vi − VBESAT

2 mA= 2 kΩ

Volendo utilizzare componenti della serie E12, possiamo scegliere RB =1.8 kΩ.

237

T

RD

VAL

VD

RG

Vi

Figura 6.4: Semplice circuito di interruttore con MOSFET.

VAL

Vth Vth + VD

Interdizione

Satu

razi

one

dica

nale

Zona Resistiva Vi

VD

Figura 6.5: Transcaratteristica del circuito di fig. 6.4 con l’indicazione delle variezone di funzionamento.

6.2 Interruttori a MOSFET

Il circuito di un interruttore realizzato con MOSFET è rappresentato in fig. 6.4.La transcaratteristica Vi/VD del circuito è riportata nel grafico 6.5. La ten-

sione di ingresso dell’interruttore corrisponde alla VGS del MOSFET: quandoessa è inferiore alla tensione di soglia non si ha un canale tra drain e source equindi essi rimangono scollegati (circuito aperto tra drain e source per Vi < Vth.

Quando si supera la tensione di soglia si ottiene un canale tra drain e sour-ce e un andamento quadratico della corrente ID al variare di VGS (regione disaturazione di canale, in cui l’uscita si comporta come un generatore di corrente):

ID =12

µCoxW

L(VGS − Vth)2 (1 + λVDS)

In modo analogo a quanto fatto con l’interruttore a BJT, si può ricavare l’an-

238

damento della VD(Vi):

VD = VAL − 12

RDµCoxW

L(Vi − Vth)2

in cui abbiamo trascurato il termine λVD. Anche in questo caso si ottiene che,al crescere di Vi, VD è decrescente in quanto aumenta la caduta di tensione suRD.

Quando la tensione di drain diventa sufficientemente bassa (VDS < VGS −Vth), si entra nella zona di funzionamento detta triodo, in cui

ID = µCoxW

L

[

(VGS − Vth) VDS − V 2DS

2

]

e infine in funzionamento resistivo, in cui diventa trascurabile il termineV 2

DS/2 nell’equazione sopra riportata. Questo stato è l’analogo della saturazio-ne del BJT e il rapporto VD/ID presenta un comportamento resistivo, quindi,se la tensione Vi è sufficientemente alta da portare il MOSFET in funziona-mento resistivo, si può considerare RD collegata a 0 V tramite una resistenzacorrispondente al canale drain-source del MOSFET acceso (RON ).

RON =1

µCoxW

L(Vi − Vth)

Si osservi che RG non è attraversata da corrente in condizioni statiche, tut-tavia ha un ruolo rilevante per quanto riguarda l’affidabilità del circuito: lacapacità vista dal gate (che assieme al bulk forma un condensatore con il diossi-do di silicio come dielettrico) associata all’induttanza dei fili di interconnessionepotrebbe comportarsi come un circuito risonante. I fronti del segnale di control-lo, se sufficientemente ripidi, possono innescare delle oscillazioni di ampiezzatale da perforare l’ossido di gate. Lo scopo di RG è abbassare il Q del circuitorisonante. Il valore di RG è solitamente intorno ai 10 Ω.

6.2.1 Interruttore aperto e chiuso

I due modi di funzionamento del MOSFET che devono essere associati allacondizione di interruttore aperto e chiuso sono rispettivamente

• Vi → 0: MOSFET in interdizione e circuito aperto tra drain e source.Quindi non vi è corrente attraverso RD e nessuna caduta di tensione aisuoi capi. In conclusione VD ≃ VAL;

• Vi → VAL: MOSFET in zona resistiva e approssimabile a una piccola resi-stenza di pochi ohm tra drain e source, di valore molto più basso rispettoa RD, perciò VD ≃ 0 V.

Come abbiamo fatto per quanto riguarda il BJT, studiamo un esempio pra-tico di progetto, atto a capire le differenze di progetto tra BJT e MOSFET inambito di interruttori elettronici.

239

VAL

RD

RON

VD

Figura 6.6: MOSFET in zona resistiva in serie alla lampadina (RD) nel circuitodell’esempio di progetto.


Progettare l’interruttore dell’esempio 6.1.2 proposto precedentemente per unBJT, impiegando questa volta un MOSFET.

Rispetto all’esempio col BJT la differenza sostanziale è che non è necessariodimensionare RG (si veda in proposito quanto detto nella sezione 6.2).

Occorre dunque solo selezionare un dipositivo le cui caratteristiche sianoidonee al circuito.

Le specifiche principali che devono essere soddisfatte sono:

• tensione di soglia: deve essere garantita l’accensione del MOS con la ten-sione Vi ON (5 V) e lo spegnimento con Vi OFF (0.5 V);

• corrente massima di drain: deve essere maggiore della massima correnteche può scorrere nel carico;

• RON : deve essere bassa rispetto alla resistenza equivalente del carico, inmodo da far cadere sul carico la maggior parte della tensione di alimenta-zione in stato ON;

• massima tensione VDS a transistore spento: deve essere superiore allatensione di alimentazione del circuito.

Sappiamo che la ID atta ad accendere la lampadina deve essere pari a:

ID =500 mW

10 V= 50 mA

La resistenza Req della lampadina è:

Req =10 V

50 mA= 200 Ω

Quando il MOSFET è acceso, il canale source-drain presenta un comporta-mento resistivo, e nel circuito si può modellare la resistenza di canale con unaRON come in fig. 6.6.

240

Il MOSFET si comporta di fatto come una resistenza e supponendo che,quando il MOSFET è acceso, sulla RON cadano al più 0.5 V, si può determinareRON a partire dal seguente partitore:

10 V · RON

RON + RD≤ 0.5 V =⇒ RON ≤ 10 Ω

Verifichiamo dal datasheet se il BS170, il MOSFET usato per le esperienzedi laboratorio, sia appropriato per questa applicazione. Dal datasheet, dispo-nibile in rete sul sito Fairchild www.fairchildsemi.com/ds/BS/BS170.pdf, siottengono i parametri presentati in tabella 6.1.

ABSOLUTE MAXIMUM RATINGS TA = 25 C unless otherwise notedSymbol Parameter Conditions Min Typ Max Units

VDSS Drain-Source Voltage 60 VVGSS Gate-Source Voltage ±20 V

ID Drain Current Continuous 500 mAPulsed 1200 mA

PD Maximum Power Dissipation 800 mWDerate above 25 C 2.4 mW C−1

ELECTRICAL CHARACTERISTICS TA = 25 C unless otherwise notedSymbol Parameter Conditions Min Typ Max Units

OFF CHARACTERISTICSBVDSS Drain-Source Breakdown Voltage VGS = 0 V, 60 V

ID = 100 µAON CHARACTERISTICSVGS(th) Gate Threshold Voltage VDS = VGS , 0.8 2.1 3 V

ID = 1 mARDS(ON) Static Drain-Source On-Resistance VGS = 10 V, 1.2 5 Ω

ID = 200 mA

Tabella 6.1: Alcuni parametri del BS170 dal datasheet Fairchild Semiconductors

Come si nota, i parametri relativi a tensione di alimentazione (VDSS eBVDSS) non destano problemi, così come la massima corrente di drain è unordine di grandezza maggiore di quanto previsto dal nostro circuito. Bisognaprestare attenzione a RDS(ON) in quanto è specificata per una tensione VGS

decisamente più alta di quella in uso. Occorre per ciò verificare la dipendenzadi questo parametro da VGS . Dai grafici delle figure 2, 3 e 4 del datasheet (nonriportati nella tabella), si vede che è ragionevole nel nostro caso prevedere almassimo un raddoppio della RON rispetto al valore massimo previsto in tabella.Siamo quindi comunque entro i limiti di progetto. Un parametro da verificare èla massima dissipazione di potenza ammissibile per il dispositivo. Considerandola massima corrente di Drain di 50 mA e la massima RON di 10 Ω, la massimadissipazione di potenza vale:

PD = I2D · RON = 25 mW

anche in questo caso compatibile con il dato presente nel datasheet.

6.3 Comportamento dinamico

Abbiamo finora studiato il comportamento statico di un transistore utilizzatoin saturazione e interdizione. Analizziamo ora il comportamento in transitorio,

241

www.fairchildsemi.com/ds/BS/BS170.pdf

cioè nel passaggio saturazione-interdizione e interdizione-saturazione.

6.3.1 Comportamento dinamico dei diodi

Per capire le problematiche relative al transistore bipolare, cominciamo analiz-zando un circuito più semplice, composto da un generatore d’onda quadra, undiodo e un carico, come riportato in figura 6.7.

Vi

D1

RLVu

Figura 6.7: Semplice circuito per lo studio del legame dinamico tra tensione iningresso ed uscita.

Se si considera il modello di diodo utilizzato per le analisi in continua, ci siaspetta una tensione di uscita con lo stesso andamento di quella di ingresso ameno di una caduta di tensione ai capi del diodo. Utilizzando come diodo un1N4007, come RL una resistenza da 10 Ω e un generatore che produca un’on-da quadra di ampiezza pari a 10 V, considerando 1 V di caduta sul diodo, sidovrebbe ottenere un andamento come quello indicato in figura 6.8.

10 V9 V

t

Vi, Vu

Figura 6.8: Andamento ideale dei segnali del circuito 6.7 nel dominio del tempo.

Un modello più realistico del diodo dovrebbe prevedere un leggero ritardodel segnale di uscita rispetto all’ingresso. Simulando tuttavia con Spice questocircuito, come in figura 6.9(a), si vede chiaramente che, successivamente al frontedi discesa dell’ingresso, sull’uscita si ha una tensione negativa che si mantieneper un certo tempo (circa 26 µs nell’esempio).

Si noti che la tensione negativa è circa pari a −1 V. La differenza di potenzialetra ingresso e uscita è stata accumulata e viene temporaneamente mantenutadalla capacità di giunzione.

242

20 40 60 80 100

5

10

t (µs)

Vi, Vu (V)

(a)20 40 60 80 100

5

10

t (µs)

Vi, Vu (V)

(b)

Figura 6.9: Simulazione Spice del circuito 6.7 (a) con 1N4007 (diodo di potenzaal silicio), (b) con 1N5819 (diodo Schottky).

Quando il diodo o la giunzione del BJT passano da interdizione a polarizza-zione diretta è di fatto necessario caricare la capacità di giunzione per ottenereai suoi capi la tensione Vγ (o VBE nel caso del transistore).

Per riportare in interdizione il diodo o il transistore occorre scaricare questacapacità, facendo fluire la carica in senso opposto. Il tempo di scarica dipendedal diodo o dal BJT in questione: solitamente si considera un parametro dettotRR (Reverse Recovery Time). Esso è il tempo che il diodo impiega per ritornareall’interdizione in un circuito specificato dal datasheet. Parametro alternativoè QRR, che indica la quantità di carica da estrarre dal diodo per riportarloall’interdizione. Per i diodi di potenza, esiste una classificazione dei dispositiviin standard recovery, fast recovery, super-fast recovery e altri ancora.

Classe particolare di diodi sono i diodi Schottky: essi sono costituiti da unagiunzione metallo-semiconduttore invece che semiconduttore-semiconduttore.Da un lato hanno una Vγ bassa e una giunzione dalla capacità parassita moltoridotta, ma d’altra parte tensioni massime applicabili molto basse (non oltre i100 V, limite piuttosto basso per un diodo di potenza). Utilizzando un 1N5819al posto dell’1N4007 nella simulazione Spice del circuito di figura 6.7 si ottienel’andamento riportato in figura 6.9(b).

6.3.2 Comportamento dinamico dei BJT

I transistori bipolari in commutazione hanno comportamento simile ai diodi ap-pena studiati. In fase di passaggio da saturazione ad interdizione occorre svuota-re la giunzione base-emettitore dalla carica accumulata durante la permanenzain saturazione.

Si avrà dunque un piccolo ritardo nel passaggio interdizione-saturazione edun ritardo molto maggiore per la transizione inversa. Verifichiamo anche inquesto caso il comportamento in commutazione del circuito di prova di figura6.2 mediante simulazione Spice. Nella simulazione si è utilizzato un transistor2N2222, mentre le resistenze sono state poste RB = 330 Ω e RC = 4.7 kΩ, latensione di alimentazione è stata fissata a 10 V e il segnale di ingresso è un’ondaquadra con tempi di salita e discesa pari a 100 ns. I risultati della simulazionesono visibili in figura 6.10.

243

2 4 6 8 10

5

10

t (µs)

Vi, VC (V)

Figura 6.10: Simulazione Spice del circuito di figura 6.2. In blu l’ingresso, inrosso VBE , in verde VC .

Esiste un modo di migliorare le prestazioni dinamiche dell’interruttore: ag-giungere un condensatore, detto condensatore di accelerazione, in parallelo allaresistenza di base. In fig. 6.11 si possono vedere lo schema elettrico e i risultatidi una simulazione Spice del circuito con gli stessi parametri citati sopra e uncondensatore da 1 nF.

T

RC

VAL

VC

RB

Vi

C

2 4 6 8 10

5

10

t (µs)

Vi, VC (V)

Figura 6.11: Topologia circuitale con un condensatore di accelerazione.

In condizioni statiche il condensatore risulta carico a una tensione pari al-la differenza tra Vi e la tensione presente sulla base del transistor. Durante letransizioni il condensatore mantiene istantaneamente la sua carica, per cederlasuccessivamente alla base del transistor. Nella transizione in salita dell’ingresso(accensione del transistor) il condensatore vorrebbe forzare la base alla tensioneVi, fornendole un impulso di carica e velocizzando la transizione. Nella transi-zione in discesa (spegnimento del transistor), il condensatore tende a portarela base a una tensione negativa, con una variazione pari alla variazione di Vi.Ciò forza lo svuotamento rapido della base dalla carica in eccesso accumulatadurante la saturazione.

Occorre commisurare le dimensioni del condensatore di accelerazione allaquantità di carica accumulata in base, valori troppo elevati del condensatore o∆Vi troppo alte possono danneggiare il transistor.

Un altro modo di velocizzare la transizione di spegnimento del transistorconsiste nell’utilizzo di un diodo Schottky (fig. 6.12). In questo caso il transistorbipolare non può entrare in saturazione perché il diodo Schottky posto in paral-

244

T

RC

VAL

VC

RB

Vi

D

2 4 6 8 10

5

10

t (µs)

Vi, VC (V)

Figura 6.12: Circuito a BJT che impiega un diodo Schotky tra base e collettoreper controllare il funzionamento della giunzione.

lelo alla giunzione BC entra in conduzione per una tensione diretta più bassa diquella di un diodo al silicio normale. Dunque la corrente in eccesso rispetto allalinearità non passa dalla base del transistor e non provoca accumulo di carica ineccesso nella giunzione. Tale soluzione è stata utilizzata per velocizzare il com-portamento di circuiti logici bipolari, ma non può essere applicata per tensionidi alimentazione elevate, in quanto non esistono diodi Schottky che sopportinoelevate tensioni inverse.

6.3.3 Comportamento dinamico dei MOSFET

Il comportamento in transitorio dei transistori ad effetto di campo è diversorispetto a quanto visto per i bipolari. Non vi è infatti una giunzione e i tempi diritardo nella commutazione sono dovuti essenzialmente alla quantità di caricache è necessario fornire per variare la tensione ai capi delle capacità parassitedel dispositivo.

Il fattore limitante è quindi la capacità del circuito di pilotaggio del di-spositivo di fornire corrente al gate del transistor. Una conseguenza di questeosservazioni è che la transizione di accensione e quella di spegnimento sonoessenzialmente simmetriche.

I MOSFET presentano diverse capacità parassite, ma quelle da considerareper le commutazioni sono essenzialmente due: la capacità CGS tra gate e sourcee la capacità CGD tra gate e drain, esplicitate in figura 6.13. Nei datasheet deicomponenti sono spesso indicate altre capacità: Ciss, Crss e Coss. E’ possibilepassare da queste alle capacità che utilizziamo nel testo considerando le seguentiespressioni:

Ciss = CGS + CGD

Crss = CGD

Coss = CDS + CGD

Per far commutare il dispositivo occorre variare la tensione di gate, cioècaricare o scaricare le capacità CGS e CGD. Le due capacità sono inoltre nonlineari, cioè il loro valore cambia con la tensione applicata ai capi. Il circuitoche pilota il gate del transistor dovrà fornire la quantità di carica necessaria adeffettuare la commutazione. In generale tale circuito ha una limitazione nella

245

T

RD

VAL

VD

RG

Vi

CGD

CGS

CDS

Figura 6.13: Interruttore con MOSFET con evidenziate le capacità parassitepresenti tra ciascuna coppia di terminali.

massima corrente che è in grado di fornire al gate. Per capire che cosa succedenella transizione è allora utile studiare il funzionamento del circuito riportatoin figura 6.14.

Supponiamo di avere all’inizio tensione di gate nulla VGS = 0 V. Applichiamoal gate la corrente costante IG. I condensatori CGS e CGD possono essere consi-derati in parallelo, in quanto, finché la tensione VGS non raggiunge la tensionedi soglia Vth la tensione VD resta costante e pari a VAL. Una volta raggiuntala tensione di soglia, ogni ulteriore carica fornita al gate provoca una diminu-zione della tensione VD, fino al completamento della commutazione. Un piccoloaumento della tensione di gate provoca una grossa diminuzione della tensioned’uscita: il dispositivo si comporta come un amplificatore invertente, in generecon guadagno molto elevato. In queste condizioni il condensatore CGD si trovain reazione all’amplificatore e quindi subisce l’effetto Miller, come già visto nel-lo studio del condensatore di compensazione dell’amplificatore operazionale. Inquesta fase quindi la capacità che si trova in parallelo a CGS non è più CGD,bensì circa CGD · k, con k pari al guadagno dello stadio. Una volta completa-ta la transizione dell’uscita al livello basso, torniamo ad avere come capacitàequivalente la somma di CGS e CGD, anche se il valore della capacità risultaleggermente più elevato a causa della non linearità dei condensatori.

L’andamento nel tempo della tensione sul gate del circuito di figura 6.14rappresenta anche l’andamento della stessa tensione in funzione della quantitàdi carica fornita al gate stesso (poiché il generatore di corrente fornisce unacorrente costante). Dunque non è sufficiente conoscere il valore dei condensatoriparassiti per predire il tempo di commutazione, ma occorrerebbe anche unastima dell’effetto Miller. E’ più semplice all’atto pratico conoscere la quantitàdi carica che è necessario fornire per completare la commutazione. Conoscendola caratteristica tensione/corrente del circuito a monte del gate del MOSFET,è possibile stabilire il tempo di commutazione.

246

T

RD

VAL

VD

IG

CGD

CGS

CDS

Figura 6.14: Circuito di riferimento per lo studio della commutazione delMOSFET

200 400

5

10

15

t (ns)

VGS , VD (V)

Figura 6.15: Simulazione Spice del circuito di figura 6.14, utilizzando untransistor IRF510, IG = 11 mA, RD = 20 Ω, VAL = 15 V.

In figura 6.15 sono riportati i risultati di una simulazione effettuata con Spicesu un MOSFET IRF510. Si può notare che occorre fornire al gate una caricatotale di circa 5.5 nC per portare la tensione VGS da 0 V a 10 V, tensione ONnominale per questo dispositivo. Se tale carica viene fornita da una sorgente concapacità di pilotaggio di 11 mA come nel caso della simulazione, la commutazioneavverrà in circa 500 ns. Se invece il circuito di pilotaggio fosse in grado di fornireuna corrente di 1 A, la commutazione potrebbe avvenire in 5.5 ns.

Il costruttore riporta nel datasheet del MOSFET la quantità di carica neces-saria per effettuare la commutazione, a volte specificando il valore da fornire perarrivare alla soglia, il valore per superare il tratto a pendenza quasi orizzontale(carica di Miller) e il tratto per arrivare alla tensione di gate nominale. Dunquein sede di progetto, conoscendo la carica totale da fornire, si potrà dimensionareil circuito di pilotaggio, avendo come dato di ingresso il tempo in cui si vuole cheil dispositivo commuti. Supponendo ad esempio di avere letto Qtot = 100 nC,

247

volendo accendere in un tempo massimo pari a 100 ns il MOSFET, a correntecostante avremo:

I =Q

∆t=

100 nC100ns

= 1 A

Si tenga presente che questa quantità di corrente deve essere fornita daldriver per un tempo estremamente ridotto. Si ha così un impulso di correnteche deve essere fornito (tramite il circuito di pilotaggio) dal sistema di ali-mentazione. Poiché in pratica i collegamenti, su scheda o tramite conduttori,tra l’alimentatore e il circuito di pilotaggio sono molto diversi dall’ideale e so-no assimilabili ad induttanze parassite, l’esistenza di grossi impulsi di correntedeve essere considerata attentamente in fase di progetto, perché elevate varia-zioni di assorbimento di corrente dall’alimentazione (δi/δt) possono provocarecorrispondenti variazioni della tensione di alimentazione, con effetti a volte dele-teri sul funzionamento del sistema. Per ridurre questi problemi si utilizzano deicondensatori ceramici da porsi il più vicino possibile al circuito di pilotaggio.Questi condensatori fungono da serbatoio di carica e limitano le fluttuazionidella tensione di alimentazione.

6.4 Interruttori bidirezionali

Nei capitoli precedenti abbiamo già avuto la necessità di utilizzare interruttori ditipo bidirezionale, ad esempio nella realizzazione di filtri a capacità commutate.In quella sede non abbiamo approfondito l’argomento, dicendo che tale tipodi interruttori era realizzato con dei MOSFET collegati in serie al percorsodel segnale. Affrontiamo ora il problema in modo sistematico. E’ immediatonotare come in questa applicazione i MOSFET e i BJT siano profondamentediversi. Infatti in un BJT la corrente può scorrere in un verso solo, mentre inun MOSFET le aree di drain e di source siano (o possano essere) perfettamentesimmetriche. Il drain ed il source si differenziano solo per il potenziale applicatoai due terminali. Il nostro scopo è di realizzare un circuito equivalente a quellodi fig. 6.16.

Vi RL

Figura 6.16: Schema elementare di circuito con un interruttore bidirezionale.

Si noti che la simmetria tra drain e source esiste solo nei MOSFET presentiall’interno di un circuito integrato: infatti i MOSFET di potenza possiedono inmassima parte solo tre terminali, in quanto il substrato è cortocircuitato con ilsource. In questi dispositivi non è possibile invertire il senso della corrente nelcanale, in quanto si provocherebbe la conduzione del diodo di substrato. Nelnostro studio supporremo invece il substrato collegato al potenziale più basso

248

possibile, generalmente 0 V, considerando dispositivi di tipo N, o al potenzialepiù alto possibile, generalmente VAL, considerando dispositivi P.

Vi RL

VAL

Figura 6.17: Interruttore bidirezionale elementare realizzato con un nMOS.

6.4.1 Pass transistor

Il circuito di fig. 6.17 rappresenta un tentativo di realizzare con un MOSFET uninterruttore bidirezionale. Questa configurazione è detta a pass transistor. I ter-minali di drain e source possono essere scambiati a piacere, mentre ipotizziamoche la tensione di ingresso abbia dinamica compresa tra 0 V e VAL. Si osservache il gate del MOSFET ha due possibili collegamenti: uno a 0 V e uno a VAL.Assumendo RL → ∞ si ottiene la seguente semplificazione: se il carico resistivoha una resistenza molto elevata, la resistenza interna del MOSFET si consideratrascurabile rispetto a quella del carico. In questo modo il MOSFET rimane inzona resistiva e la caduta di tensione tra drain e source è molto bassa. Si puòallora ipotizzare che:

VD ≃ VS

Nel seguito considereremo quindi che la tensione di source coincida con Vi

indipendentemente dal senso della corrente.Dalla figura si nota che il potenziale di gate può assumere solo due valori:

0 V e VAL. Si hanno allora i due casi:

• Se il gate del MOSFET è collegato a 0 V, VG = 0 V; sul drain invece, Vi

può variare da 0 V a VAL; VGS , dunque, è esprimibile come:

VGS = VG − VS ≃ −Vi

Dal momento che Vi è positiva, VGS sarà certamente negativa, e quindi ildispositvo sarà interdetto: l’interruttore è aperto;

• Nell’altro caso il gate è collegato a un livello alto di tensione.

VG = VAL =⇒ VGS = VG − VS =⇒ VGS ≃ VAL − Vi

A questo punto, se VAL − Vi ≥ VTn, il MOSFET è in stato ON e conduce.

Si noti che, a causa delle ipotesi fatte, VDS ≤ VGS − VTn, quindi, quando

il MOSFET è in stato di accensione, esso si trova sempre in zona resistiva.

249

Vi

RON

RL

Figura 6.18: Modello semplificato del circuito con interruttore chiuso in cui ilMOSFET è rappresentato dalla sua RON .

VAL − VTn

Vi

RON

Figura 6.19: Grafico di RON (Vi).

Il circuito equivalente, in caso di transistore MOS acceso, è quello di figura6.18.

È possibile ricavare un’espressione della resistenza di canale RON a partiredalla caratteristica iD(vGS , vDS) dello stato resistivo.

iD = µnCoxWn

Ln(vGS − VTn

)vDS

RON =vDS

iD=

1

µnCoxWn

Ln(VAL − Vi − VT n)

Purtroppo RON non è costante, bensì varia con la tensione di ingresso, Vi,diventando infinita se Vi = VAL − VT n. Il nostro modello, anche con resistenzadi carico molto alta, sarà dunque valido solo per tensione di ingresso Vi <VAL − VT n. Volendo plottare l’andamento di RON al variare di Vi, si otterrà ilgrafico 6.19.

Risulta quindi evidente che questo circuito potrà simulare correttamente uninterruttore chiuso solo per tensione di ingresso “bassa”, mentre le prestazionisaranno via via peggiori con tensione che si avvicina a VAL − VT n. Una analisipiù approfondita porterebbe a provare che, per tensione di ingresso vicine allatensione di alimentazione, il circuito permette ancora il passaggio di corrente,ma al prezzo di una caduta di tensione non trascurabile ai capi del transistor.

Si può ottenere un circuito analogo con un transistor a canale p (fig. 6.20).

250

Vi RL

VAL

Figura 6.20: Pass transistor con pMOS.

Ricordando che un dispositivo a canale p conduce per tensioni VGS negative,ci si aspetta un comportamento del circuito assolutamente duale al precedente.

• Se il gate è collegato a 0 V, si ha che:

VGS = VG − VS ≃ −Vi

Dunque, se VGS < VTp, il MOSFET sarà ON e quindi l’interruttore chiuso.

• Se il gate del transistor è invece collegato a VAL, si ha che:

VGS ≃ VAL − Vi ≥ 0

In questo caso l’interruttore sarà quindi aperto.

Il modello del circuito sarà analogo al precedente, tuttavia con una diversaespressione di RON .

RON =1

µpCOXWp

Lp(Vi + VTp

)

Anche in questo caso si ha un asintoto, per Vi = −VT p. L’andamento dellaRON (Vi) è riportato in figura 6.21.

Del tutto dualmente al pass-transistor tipo n, il pass-transistor a canalep avrà un buon comportamento per tensioni di ingresso elevate, e un cattivocomportamento per tensioni di ingresso basse.

6.4.2 Transmission gate

I due tipi di pass transistor che abbiamo studiato hanno comportamento duale infunzione della tensione d’ingresso. L’utilizzo dell’nMOS privilegia i bassi livellidi tensione d’ingresso, mentre il pMOS è adatto ad alti livelli di tensione. Idue circuiti si comportano nello stato ON come una resistenza non lineare,funzione della tensione di ingresso. Non è difficile immaginare che, mettendo

251

−VTp

Vi

RON

Figura 6.21: Grafico di RON (Vi) per il pMOS.

Vi RL

VAL

VAL

Figura 6.22: Schema circuitale del transmission gate.

in “parallelo” i canali di un nMOS e di un pMOS i cui gate siano pilotatiopportunamente, sia possibile creare un circuito che presenti nello stato ON unaresistenza sufficientemente bassa per qualunque valore di tensione di ingresso.

Il circuito è disegnato in fig. 6.22. Si noti il pilotaggio in controfase dei gate:lo stato ON si ottiene con il gate del nMOS collegato a VAL e il gate del pMOSa 0 V. Viceversa per lo stato di interruttore aperto.

Verifichiamo il funzionamento del circuito calcolando la RON . Essendo i ca-nali dei due transistor in parallelo possiamo calcolare agevolmente la condut-tanza ON come somma delle conduttanze dei due componenti.

GON = GONn+ GONp

= µnCoxWn

Ln(VAL − Vi − VT n) + µpCox

Wp

Lp(Vi + VT p)

Questa espressione è valida solo nella zona in cui entrambi i transistor fun-zionano, cioè per −VTp

< Vi < VAL − VTn. Nelle regioni nelle quali solo uno dei

due circuiti funziona, le espressioni resteranno del tutto analoghe a quelle cal-colate per i rispettivi pass transistor. Ciò non crea problemi: in queste regioni,

252

infatti, si hanno comunque resistenze molto basse grazie al fatto che funzionasolo l’interruttore migliore.

Si noti che la dipendenza della GON (e quindi della RON dalla tensioned’ingresso è ora limitata al termine:

Vi

(

µpCoxWp

Lp− µnCox

Wn

Ln

)

Se allora si progettano i transistor in modo che

k = µpCoxWp/Lp = µnCoxWn/Ln

si ottiene l’indipendenza di RON dalla tensione d’ingresso nella regione incui entrambi i transistor sono attivi. In questo caso si ha:

RON =1

k(VAL − VT n + VT p)

Il comportamento del circuito al variare della tensione di ingresso sarà similea quello in figura 6.23.

VAL − VTn−VTp

Vi

RON

Figura 6.23: Andamento di RON in funzione di Vi per un transmission gate.

I modelli che abbiamo utilizzato per i MOSFET sono molto semplificati enon tengono conto dell’effetto body, che dovrebbe essere considerato in quantoil source dei due transistor non è a potenziale fisso rispetto al substrato mavaria al variare della tensione di ingresso. Utilizzando modelli più sofisticati sinoterebbe una dipendenza di RON da Vi anche nel caso ottimale che abbiamocalcolato. Tale dipendenza è però limitata e il dimensionamento del circuito sieffettua come indicato sopra.

253

Capitolo 7

Circuiti logici

Indice7.1 Porte logiche . . . . . . . . . . . . . . . . . . . . . . 254

7.1.1 Parametri elettrici statici delle porte logiche . . . . . 2557.1.2 Compatibilità tra porte logiche . . . . . . . . . . . . 2597.1.3 Margini di rumore . . . . . . . . . . . . . . . . . . . 2597.1.4 Fan-out . . . . . . . . . . . . . . . . . . . . . . . . . 2607.1.5 Famiglie logiche . . . . . . . . . . . . . . . . . . . . . 2617.1.6 Ingressi delle porte logiche . . . . . . . . . . . . . . . 2627.1.7 Uscite delle porte logiche . . . . . . . . . . . . . . . 265

7.2 Cenni sulla famiglia logica TTL . . . . . . . . . . . 2687.3 Porte CMOS . . . . . . . . . . . . . . . . . . . . . . 269

7.3.1 Logica statica complementare . . . . . . . . . . . . . 2697.3.2 Logica nMOS-like . . . . . . . . . . . . . . . . . . . 2767.3.3 Logica dinamica . . . . . . . . . . . . . . . . . . . . 2777.3.4 Logica a Transmission Gate . . . . . . . . . . . . . . 280

Itransistori in commutazione costituiscono la base dei circuiti digitali, inprimis delle porte logiche. Nel corso di Elettronica Applicata siamo interessati

a studiare le porte logiche ponendo l’accento non sulle funzioni logiche svolte, masulle caratteristiche elettriche statiche e dinamiche dei circuiti che le realizzano.

La nostra trattazione sarà quindi in massima parte “elettronica” e non “lo-gica”. Nel seguito supporremo che siano già noti i teoremi di base dell’algebrabooleana, le funzioni logiche combinatorie e sequenziali. Quando potremo, uti-lizzeremo per il nostro studio le porte elementari, in particolar modo l’inverter.Quasi sempre i risultati ottenuti studiando le caratteristiche elettriche di questodispositivo possono essere estesi a porte di complessità qualunque.

7.1 Porte logiche

Cominciamo l’analisi dei circuiti digitali considerando le porte combinatorie ele-mentari. Nel capitolo sui transistori in commutazione abbiamo già analizzato deicircuiti che svolgono la funzione di inverter, infatti sia il circuito base utilizzatoper lo studio del BJT, sia quello introdotto nello studio del MOSFET, produconosul carico una uscita bassa in corrispondenza di un valore elevato della tensione

254

(a)

1

(b)

VAL

(c)

Figura 7.1: Simboli logici dell’inverter: (a) standard de facto (b) standard IEEE(c) con connessione esplicita alle alimentazioni.

d’ingresso, mentre generano un’uscita alta in corrispondenza ad un valore bassodi ingresso. La funzione logica realizzata è dunque l’inversione (NOT), funzionepropria dell’inverter.

Nel seguito assoceremo in generale il livello elettrico alto (anche detto H)al livello logico 1, il livello basso (L) al livello logico 0. Tale associazione, dettalogica positiva, è usuale ma non obbligatoria. Ci sono casi in cui conviene as-sociare L all’uno logico e H allo zero logico. In questo caso si parlerà di logicanegata.

E’ sempre possibile rappresentare una porta logica mediante lo schema elet-trico che realizza la funzione logica, ma diventa molto difficile progettare e ana-lizzare il circuito. Nell’elettronica circuitale si preferisce dunque attuare una rap-presentazione di livello più alto, astraendo dalla realizzazione circuitale. Esistonodiversi standard di disegno delle porte logiche, tra cui uno definito dall’IEEE,che però non ha avuto molta fortuna tra i progettisti. Noi utilizzeremo lo stiledi disegno più diffuso, anche se mai standardizzato, in cui l’inverter è rappre-sentato come in figura 7.1a. La figura 7.1b rappresenta il simbolo IEEE mentrein 7.1c sono esplicitati i terminali di alimentazione della porta, generalmenteomessi negli schemi dei circuiti digitali ma fondamentali per il funzionamentodel dispositivo.

7.1.1 Parametri elettrici statici delle porte logiche

Il circuito interno delle porte logiche (anche dell’inverter) è generalmente piùcomplesso di quelli visti nel capitolo sui transistori in commutazione. Studiere-mo in seguito la realizzazione circuitale di alcune porte logiche. Prima però ènecessario concentrarsi sui parametri statici di ingresso e uscita di questi disposi-tivi, che analizzeremo astraendo dalla realizzazione circuitale. Abbiamo appenaparlato di tensioni di ingresso e di uscita “alte” o “basse”. Occorre però una de-finizione più precisa, che indichi il campo di tensioni ammissibili per l’ingressodi una porta logica e di quelle attese all’uscita della porta stessa.

Utilizziamo di nuovo l’inverter come caso di studio e realizziamo un esperi-mento che ci permetta di capire esattamente i termini del problema. Alimentia-mo l’inverter alla tensione nominale prevista dal data-sheet (VAL) e poniamo iningresso un generatore di tensione variabile. Colleghiamo all’uscita della portaun altro inverter identico, al fine di simulare la condizione di uso normale, incui ogni porta logica pilota almeno un’altra porta dello stesso tipo (figura 7.2a).Facciamo variare la tensione di ingresso nel campo tra 0 V e VAL. In corrispon-

255

denza di ogni valore della tensione di ingresso, riportiamo su un grafico il valoredi tensione letto sull’uscita della porta.

Vi

Vu

VAL

(a)

(b)

Vi

Vu

Figura 7.2: a) Circuito di prova dell’inverter. b) Transcaratteristica.

Una possibile caratteristica Vi/Vu dell’inverter reale è riportata in figura7.2b. La caratteristica disegnata è quella ideale di un inverter in tecnologiaCMOS e la ritroveremo più avanti. Nella figura si nota chiaramente l’esistenzadi un ampio intervallo di tensioni di ingresso che produce una tensione d’uscitaprossima a quella di alimentazione e di un secondo campo di tensioni di ingressoche produce una tensione d’uscita prossima a 0 V. Questi due campi sono sepa-rati da una zona di transizione in cui si ha il cambiamento di stato della porta.Se ripetessimo il nostro esperimento con porte dello stesso tipo, oppure con lastessa porta ma variando la temperatura, il carico o la tensione di alimentazione,otterremmo caratteristiche simili ma non perfettamente sovrapponibili.

Tensioni di ingresso e uscita

I costruttori delle porte logiche, tenendo conto della variabilità dei processi diproduzione, del campo di temperatura di funzionamento, dei limiti di caricoammissibile e delle caratteristiche circuitali delle porte logiche, definiscono icampi di tensione di ingresso che in ogni caso sono interpretati dal dispositivocome livello di tensione basso o alto.

Nel grafico 7.3 si possono notare alcuni livelli di tensione di ingresso parti-colarmente significativi:

• VIL è la massima tensione di ingresso che il costruttore garantisce siainterpretata dal dispositivo come livello basso (L). Perciò le tensioni dilivello basso sono comprese tra 0 V e VIL.

256

VIL VIH VAL

Livello ‘L’ Livello ‘H’

Vi

Vu

Figura 7.3: Campi per le tensioni logiche di ingresso basse e alte.

• VIH è la minima tensione di ingresso che il costruttore garantisce siainterpretata dal dispositivo come livello alto (H). Perciò le tensioni dilivello alto sono comprese tra VIH e VAL.

Generalmente il livello elettrico L è associato al livello logico 0, mentre illivello H è associato all’uno logico. Questa associazione, detta logica positiva, èla più utilizzata ma non è l’unica possibile. In alcuni casi è opportuno associarel’uno logico al livello elettrico L e lo zero al livello H. Si parla allora di logicanegativa.

Le tensioni che abbiamo individuato rappresentano i limiti di un intervallodi valori. In molti testi vengono presentate definizioni formali di VIL e VIH comepunti a derivata unitaria delle funzioni che descrivono la transcaratteristica dellaporta logica, ma esse non vanno tenute in considerazione all’atto pratico. Per iprogetti sono da utilizzare i parametri ricavati statisticamente dal costruttoredella porta logica in un intervallo di temperature diverse e condizioni di caricovariabili. Essi sono dichiarati sul data-sheet della porta.

Abbiamo definito i parametri relativi all’ingresso, ma occorre caratterizzareallo stesso modo l’uscita. Dobbiamo però notare che la tensione d’uscita nonpuò essere definita separatamente dalle condizioni di carico. E’ evidente che nelcaso limite di cortocircuito a 0 V dell’uscita, non potrò aspettarmi una tensioned’uscita diversa da 0 V anche nel caso di uscita “alta”. Dobbiamo quindi legarei valori di tensione possibili per uscita alta o bassa alla corrente che la porta èin grado di fornire. Di conseguenza i parametri di uscita sono definiti come:

• VOL: massima tensione di uscita corrispondente a livello logico basso (laminima si assume pari a 0 V) quando la corrente in uscita dalla porta siainferiore a un valore massimo chiamato IOL;

• VOH : minima tensione di uscita corrispondente a livello logico alto (lamassima si assume pari a VAL) quando la corrente in uscita dalla portasia inferiore a un valore massimo chiamato IOH .

Le correnti d’uscita dipendono dal carico collegato alla porta. I costruttori forni-scono i valori della tensione d’uscita in condizioni di carico considerate standardper il tipo di circuito in esame e non è raro il caso in cui esistano diversi valori deiparametri relativi a correnti diverse. Vedremo che questo è vero in particolareper le porte CMOS.

257

VI

II IO

VO

Figura 7.4: Definizione delle grandezze elettriche su una porta logica.

Correnti di ingresso e uscita

Nel caso standard in cui una porta logica pilota altre porte ad essa “compatibili”,è ovvio che il carico presente sull’uscita della porta è costituito dalle correntiche scorrono nell’ingresso delle porte pilotate. E’ quindi necessario specificareper ogni porta logica non solo qual è il campo di tensioni ammesse in ingressoper i due livelli logici, ma anche quale corrente assorba la porta in funzione dellivello logico presente sull’ingresso.

Mentre non ci sono dubbi sulla misura delle tensioni di ingresso e uscita, chesono sempre riferite al potenziale di riferimento del sistema (i famosi 0 V), occor-re prestare attenzione alla convenzione usata per le correnti. Sia per l’ingressosia per l’uscita delle porte logiche si utilizza la convenzione degli utilizzato-ri: è cosiderata cioè positiva una corrente entrante nel terminale della porta,indipendentemente dalla funzione svolta.

La convenzione e le grandezze elettriche sono riportate in figura 7.4.Le definizioni delle correnti di ingresso e uscita sono le seguenti:

• IIL: massima corrente che la porta richiede in ingresso quando la tensionedi ingresso è mantenuta a un valore compreso tra 0 V e VIL;

• IIH : massima corrente che la porta richiede in ingresso quando la tensionedi ingresso è mantenuta a un valore compreso tra VIH e VAL;

• IOL: massima corrente che può essere assorbita dall’uscita della porta,quando la porta genera un livello logico basso, affinché la tensione di uscitasia garantita inferiore a VOL;

• IOH : massima corrente che l’uscita della porta può fornire al carico, quan-do la porta genera un livello logico alto, affinché la tensione di uscita siagarantita superiore a VOH .

Quale segno ci aspettiamo che abbiano le quattro correnti sopra elencate? Perquanto riguarda le correnti di ingresso, nel caso di porte realizzate con transi-stor bipolari, possiamo ragionare in questo modo: se la porta non fosse collegataa nulla, sull’ingresso dovremmo avere una tensione intermedia compresa tra ilimiti imposti dalle tensioni di alimentazione. Potremmo modellare l’ingressocome una resistenza collegata a una certa tensione Veq. Per forzare l’ingresso aun valore basso allora la corrente sarà uscente dalla porta, mentre per porta-re l’ingresso a un valore alto bisognerà fornire una corrente alla porta stessa.Quindi IIL < 0 e IIH > 0. Le uscite dovranno essere in grado di gestire queste

258

correnti, quindi IOL > 0 e IOH < 0. Questo ragionamento è confermato pen-sando alle semplici porte studiate nel capitolo sui transistor in commutazione.Con transistor interdetto (uscita alta), l’uscita della porta è equivalente ad unaresistenza (RC o RD a seconda del circuito) collegata a VAL, per cui, a menoche il carico non sia in grado di forzare tensioni superiori a VAL, la porta potràsolo fornire correnti uscenti, quindi IIH > 0. Allo stesso modo, con transistorin saturazione (livello basso), si ha un interruttore chiuso verso 0 V e la portapotrà solo assorbire corrente dal carico, quindi IOL > 0.

Nel caso di porte realizzate con dei MOSFET (ingresso sul gate), l’ingressonon assorbe alcuna corrente, a meno di considerare i circuiti di protezione di cuiparleremo in seguito. La corrente reale sull’ingresso sarà molto bassa e potrà inquesto caso essere entrante o uscente dal dispositivo.

7.1.2 Compatibilità tra porte logiche

Una delle funzioni dei parametri elettrici statici è stabilire se sia possibile o menocollegare l’uscita di una porta logica all’ingresso di un’altra, cioè se due portelogiche sono tra loro compatibili. Come abbiamo visto, i parametri elettriciche abbiamo studiato non rappresentano la tensione che troviamo realmentesull’uscita di una porta logica o la corrente effettivamente fornita o assorbita,ma i valori limite di un intervallo. Dunque non sappiamo esattamente quale sia latensione presente nel circuito ma conosciamo i limiti che essa potrà assumere incondizioni “fisiologiche”. Per stabilire se due porte A e B possono essere collegatetra loro, con l’uscita di A collegata all’ingresso di B, occorrerà verificare che Bnon rappresenti per A un carico troppo elevato e che le tensioni generate da Aa livello logico alto e basso siano correttamente interpretate da B.

In pratica occorrerà verificare che:

|IIH,B| < |IOH,A||IIL,B| < |IOL,A|

per quanto riguarda le correnti. Relativamente alle tensioni, se le porte sonoalimentate con la stessa tensione VAL, dovrà essere

VIH,B < VOH,A

VIL,B > VOL,A

In caso di tensioni di alimentazione diverse occorrerà anche tenere conto deglialtri estremi degli intervalli: i valori di tensione possibili all’uscita di A devonoessere tutti ammissibili dall’ingresso di B, cioè rientrare nel campo di tensionivalido per un valore alto o basso di ingresso.

In figura 7.5a è evidenziata graficamente la relazione tra gli intervalli ditensione d’uscita e di ingresso di due porte tra loro compatibili. In generale laporta accetta in ingresso livelli di tensione leggermente più ampi della tensionedi alimentazione. La connessione è possibile se l’intervallo di tensioni generabilidall’uscita (in verde) ricade completamente nel campo di tensioni ammissibiliper l’ingresso (in rosso).

7.1.3 Margini di rumore

È bene che gli intervalli di tensione ammessi dall’ingresso siano più ampi degliintervalli generabili dall’uscita. In questo modo non si avranno problemi an-

259

A B

0 V

VOL

VOH

VAL

−0.3 V

VIL

VIH

VAL + 0.3 V

(a)

A B

VOL

VOH

VIL

VIH

Noise Margin H

Noise Margin L

(b)

Figura 7.5: a) Rappresentazione grafica degli intervalli delle grandezze elettrichedi ingresso ed uscita di due porte interconnesse; b) Margini di rumore.

che se la connessione tra le due porte fosse disturbata, ad esempio per rumoreelettromagnetico sulla linea dati o cadute di tensione sulle linee di alimentazio-ne. Le differenze VIL − VOL e VOH − VIH sono dette margini di rumore (noisemargin) rispettivamente a livello basso e livello alto. I margini di rumore sonorappresentati graficamente in figura 7.5b.

7.1.4 Fan-out

Spesso l’uscita di una porta logica deve essere collegata a più ingressi di por-te, generalmente costruite con la stessa tecnologia. Si definisce fan-out di unaporta sia il numero di ingressi collegati all’uscita di quella porta in un circuitospecifico, sia il numero massimo di ingressi di porte costruite con la stessa tec-nologia collegabili all’uscita rispettando i vincoli per la compatibilità dei livellidi tensione e di corrente. Conoscendo il massimo fan-out della porta, diventaimmediato verificare se è possibile o meno realizzare un circuito digitale.

Per calcolare il fan-out limite nel caso in cui gli ingressi da collegare abbia-no tutti le stesse caratteristiche elettriche, è sufficiente, una volta verificata lacompatibilità tra le tensioni di ingresso e uscita, calcolare la quantità:

FO = min(∣

∣

∣

∣

IOH

IIH

∣

∣

∣

∣

;∣

∣

∣

∣

IOL

IIL

∣

∣

∣

∣

)

FO indica il massimo numero di ingressi collegabili alla singola uscita. Se ilnumero di ingressi da collegare è inferiore o uguale a FO, il circuito è realizzabile,altrimenti occorrerà cambiare schema (ad esempio interponendo dei buffer).

260

7.1.5 Famiglie logiche

Anche se non abbiamo ancora studiato l’interno delle porte logiche, abbiamovisto che esse sono basate su transistor bipolari o a effetto di campo pilotatiin commutazione. Nel progetto delle porte logiche è pratica comune separarela porzione di circuito che realizza la particolare funzione logica dall’interfacciadi ingresso e di uscita, cioè dalla parte responsabile del collegamento ad altriblocchi. In questo modo le caratteristiche elettriche statiche delle porte logichedipenderanno dalla tecnologia utilizzata mentre saranno quasi completamenteindipendenti dalla funzione logica svolta dalla porta.

Un insieme di circuiti logici che realizzano funzioni logiche diverse creati conla stessa tecnologia e con caratteristiche statiche di ingresso/uscita comuni èdetto famiglia logica.

Le prime famiglie logiche commercializzate erano basate su transistori bi-polari. Sono state introdotte a partire dal 1962 (primo circuito logico integratoprodotto commercialmente). Successivamente si sono rese disponibili porte lo-giche basate su MOSFET. Ogni famiglia logica è contraddistinta da una sigla.Le prime sono state: ECL (Emitter Coupled Logic), DTL (Diode Transistor Lo-gic) e RTL (Resistor Transistor Logic). La RTL è stata utilizzata per creare laprima CPU basata su circuiti integrati (Computer di guida del razzo vettoreApollo). La più diffusa famiglia logica degli anni 60 e 70 è però la famiglia TTL(Transistor-Transistor Logic).

La verisone LS di questa famiglia logica (Low power Schottky), introdottanel 1976, è rimasta per decenni lo standard di riferimento per le caratteristicheelettriche statiche delle porte logiche. Ancora oggi in alcune occasioni si ragionain termini di “carichi TTL-LS equivalenti”. La tensione di alimentazione tipicadelle famiglie logiche bipolari di quegli anni era 5 V.

Per la famiglia logica TTL è stata creata una serie di circuiti integrati lacui sigla era caratterizzata da un prefisso comune: 74 (commerciale) oppure 54(militare). A questo prefisso seguivano due o tre cifre indicanti la funzione logicasvolta dal circuito e la piedinatura. Ad esempio, il circuito 7400 conteneva 4porte NAND a due ingressi, mentre il 7404 aveva sei inverter. Quando sono stateintrodotte le famiglie logiche successive, si è mantenuta la struttura ideata perla TTL, realizzando circuiti funzionalmente e topologicamente compatibili. Lasigla dei nuovi circuiti conteneva sempre lo stesso prefisso numerico 74, seguitoda una o più lettere indicanti la nuova famiglia logica, terminato infine dallostesso codice numerico già usato per il corrispondente circuito TTL. Così adesempio il sestuplo inverter in tecnologia LS è siglato 74LS04. Il componente èpin-to-pin compatible con il 7404.

La prima famiglia logica a sfruttare la tecnologia CMOS è stata la serie4000, che non manteneva la compatibilità pin-to-pin con la serie TTL ed eracaratterizzata da consumi estremamente bassi, grande flessibilità nella tensionedi alimentazione (2 V - 18 V) e estrema lentezza nelle commutazioni.

La prima famiglia logica CMOS ad avere prestazioni dinamiche compatibilicon le tecnologie bipolari è stata la famiglia HC (High speed CMOS), introdottanel 1982. La famiglia HC mantiene la compatibilità funzionale e topologica conla TTL (es. 74HC04).

Nel corso degli anni la quantità di funzioni integrabili sullo stesso chip ècresciuta con una legge esponenziale (legge di Moore), quindi le funzioni semplicisvolte da un integrato della serie 74 non sono più generalmente richieste: l’intero

261

TTL-LS VAL = (5.00 ± 0.25) V

VIL 0.8 V IIL −400.0 µAVIH 2.0 V IIH 20.0 µA

VOL 0.5 V IOL 8.0 mA

VOH 2.7 V IOH −0.4 mA

HC VAL = 4.5 V

VIL 1.35 V IIL ±1 µAVIH 3.15 V IIH ±1 µA

VOL 0.1 V IOL 20.0 µAVOL 0.33 V IOL 4.0 mAVOH 4.4 V IOH −20.0 µAVOH 3.84 V IOH −4.0 mA

Tabella 7.1: Parametri elettrici principali delle famiglie logiche TTL-LS eHCMOS.

sistema digitale viene integrato in un singolo circuito o in pochi circuiti consvariati milioni di porte logiche. Spesso però quando si devono interfacciaretra loro più dispositivi servono delle porte sparse, magari un NOT o un singoloNAND, per permettere di derivare un segnale non previsto (in inglese glue logic).La tensione di alimentazione è decisamente più bassa dei 5 V storici e i consumiper porta decisamente ridotti. Esistono perciò circuiti integrati di dimensioniestremamente ridotte che svolgono semplici funzioni logiche.

Nel seguito noi utilizzeremo alcune porte “storiche”, essenzialmente delle se-rie LS e HC, per svolgere qualche esercizio ed esperienza di laboratorio. Il motivoè lo stesso che ci ha spinto ad usare l’LM741 come amplificatore operazionale: iparametri parassiti sono chiaramente misurabili, la velocità non è eccessiva, ledimensioni sono tali da rendere agevole il montaggio di circuiti sperimentali inlaboratorio.

In tabella 7.1 sono riportate le caratteristiche elettriche statiche standarddelle porte LS e HC. Si noti che esistono porte speciali, ad esempio i bus dri-ver con capacità di pilotaggio maggiore. Analizzando la tabella occorre prestareattenzione ad una serie di particolarità: la tensione di alimentazione specifica-ta per le porte HC è di 4.5 V, diversa da quella delle porte LS. Le porte HCfunzionano con alimentazioni comprese tra 2 V e 6 V. Nei datasheet i parametrisono specificati per 2 V, 4.5 V e 6 V. La corrente assorbita da un ingresso HC èpiccolissima. Il datasheet specifica allora due condizioni d’uso: porta collegataad altre porte HC e porta collegata ad altri carichi che assorbono più corrente.Per questa ragione in tabella sono riportate due righe per ognuna delle tensionid’uscita, in funzione di una diversa corrente d’uscita.

7.1.6 Ingressi delle porte logiche

Analizziamo ora più in dettaglio le caratteristiche di ingresso delle porte.Oltre all’ingresso standard caratterizzato dalle tensioni VIL e VIH , esiste per

applicazioni particolari la possibilità di avere una isteresi nelle commutazioni.Studieremo questo tipo di ingresso e parleremo poi dei circuiti di protezioneche sono sempre presenti sugli ingressi dei circuiti logici, indipendentemente daltipo e dalla tecnologia.

262

Ingresso Schmitt-trigger

Quando abbiamo trattato l’operazionale come comparatore di tensione abbiamovisto che l’introduzione di una isteresi migliora il comportamento del dispositivoin presenza di rumore. L’ingresso di una porta logica è di fatto un comparatoredi tensione. L’ingresso standard non ha isteresi, quindi se il segnale d’ingressoè affetto da rumore e ha un livello vicino alla tensione di commutazione del-la porta, lo stato logico letto dalla porta varierà casualmente in funzione delrumore. In una situazione normale in cui l’uscita e gli ingressi cui è collegatasiano ragionevolmente vicini, la correttezza del livello logico letto dagli ingressiè garantita dal margine di rumore. Se però uscita e ingresso sono lontani, adesempio su schede diverse collegate da un cavo, è possibile che il rumore som-mato al segnale digitale sia così alto da provocare la situazione sopra descrittae portare a commutazioni spurie che possono pregiudicare il funzionamento delsistema.

Per ovviare a questi problemi sono state introdotte porte con ingressi dotatidi isteresi. Tali porte sono molto più immuni al rumore delle porte standard.L’ingresso con isteresi viene comunemente chiamato Schmitt-trigger.

Vi

Vu

Figura 7.6: Caratteristica e simbolo di un inverter Schmitt-trigger.

In figura 7.6 è riportata la caratteristica ingresso uscita tipica di un invertercon ingresso a trigger di Schmitt, assieme al simbolo di questo dispositivo.

C

R

Figura 7.7: Multivibratore astabile con inverter Schmitt-trigger.

Oltre al caso di segnali con molto rumore sovrapposto, questi dispositivi sonousati quando la transizione tra livelli di tensione d’ingresso avviene in modoestremamente lento, situazione che può creare commutazioni spurie in portenormali anche in assenza di molto rumore. Vengono inoltre usati per crearegeneratori d’onda quadra, in modo analogo al multivibratore astabile basato su

263

operazionale che abbiamo visto in precedenza. Il circuito è riportato in figura7.7. È un utile esercizio il calcolo della frequenza di oscillazione di questo circuitoa partire dalle caratteristiche della porta. Utilizzare il datasheet del 74HC14.

Protezione degli ingressi

R

D1

VAL

D2

Figura 7.8: Circuito di protezione sull’ingresso di un circuito integrato.

All’interno di tutti i piedini di ingresso dei circuiti integrati digitali (e an-che di molti circuiti integrati analogici) sono presenti dei circuiti di protezione,studiati per intervenire in situazioni che mettono a rischio la vita del compo-nente. La prima e più pericolosa situazione si incontra nella fase di produzionee stoccaggio del componente, fino alla sua saldatura sul circuito stampato, ècostituita dalle cariche elettrostatiche che si possono accumulare sull’ingressoquando il componente viene trasportato, maneggiato o immagazzinato. L’in-gresso è infatti collegato ad un nodo di alta impedenza, su cui anche un mode-sto quantitativo di cariche elettrostatiche può provocare un grosso aumento dipotenziale. Ciò è in particolare vero per i componenti CMOS in cui l’ingressoè sul gate di uno o più MOSFET di piccole dimensioni. In questo caso il nodod’ingresso è un condensatore molto piccolo e, dato lo spessore ridotto dell’ossidodi gate, il campo elettrico nel dispositivo può assumere valori pericolosi ancheper pochi volt di differenza di potenziale. Quando il dispositivo è montato nelcircuito finale le protezioni intervengono se il segnale d’ingresso supera i limitidefiniti dalle tensioni di alimentazione.

Il circuito di protezione più diffuso è mostrato in figura 7.8. La resistenzaR è di basso valore per non limitare la velocità della commutazione del segnaled’ingresso. I due diodi D1 e D2 sono detti diodi di clamp: nel funzionamentonormale sono polarizzati inversamente e non intervengono nel funzionamentodel circuito (eccetto per le piccole correnti di perdita). Quando però il potenzia-le presente sull’ingresso esce dai limiti definiti dalle tensioni di alimentazione,uno dei diodi entra in conduzione e limita in tal modo l’escursione della tensio-ne d’ingresso. Prima del montaggio del componente nel circuito i terminali dialimentazione non sono collegati a componenti esterni ma i diodi intervengonoin caso di accumulo di cariche sull’ingresso, che è caratterizzato da una modestacapacità parassita, inserendo in parallelo a quest’ultima la capacità legata allaporzione di alimentazione, di area molto più grande. Se la tensione cresce a suffi-

264

cienza, il circuito può essere alimentato dalle cariche accumulate. In questo casole cariche vengono dissipate dalle componenti resistive (canali dei MOSFET)del dispositivo.

7.1.7 Uscite delle porte logiche

Sono possibili diverse configurazioni dell’uscita di una porta logica: totem-pole,tri-state e open-collector/open-drain. Esse sono caratterizzate da diverse capa-cità di pilotaggio e stati logici generabili. Infatti, mentre le uscite totem-polepossono generare solo livelli elettrici H e L, le altre tipologie permettono unterzo stato, detto Z, in cui l’uscita presenta un’alta impedenza e non è in gradodi definire il livello elettrico della linea cui è collegata.

VAL

Vu

(a)

VAL

Vu

OE

(b)

OE

Vu

(c)

*

Figura 7.9: Modelli circuitali semplificati e simboli circuitali delle uscite totem-pole (a) tri-state (b) e open-collector/open-drain (c).

Il modello circuitale semplificato di ogni configurazione ed il simbolo che laidentifica in uno schema elettrico sono riportati in figura 7.9.

Uscita Totem-pole

L’uscita normale è detta totem-pole. A seconda dello stato della porta questauscita genera un livello elettrico H o L. Il modello più semplice di questa uscitaè costituito da due interruttori in controfase, uno collegato tra l’uscita e 0 V,l’altro tra uscita e VAL. Il nome totem-pole (Il palo del totem degli Indianid’America) deriva dalla struttura interna delle porte TTL, in cui, sull’uscita, apartire dall’alimentazione, si trovavano in serie una resistenza, un transistor, undiodo e un secondo transistor, quest’ultimo con l’emettitore a 0 V (si veda piùoltre, figura 7.11). Nello schema il disegno dell’uscita assomigliava (con un po’di fantasia) al totem, con le varie figure sedute una sull’altra.

265

IN OE OUT

L L ZH L ZL H HH H L

Tabella 7.2: Tavola di verità dell’inverter con uscita tri-state. Si osservi chequando l’ingresso Output Enable è attivo il comportamento della porta è quellousuale, mentre quando non è attivo l’uscita è disabilitata e si trova nello statoad alta impedenza a prescindere dall’ingresso.

Uscita tri-state

Quando una porta logica deve pilotare una linea di una connessione a bus, comenel caso di un registro collegato ad una linea dati di una cpu, è necessario chesolo una uscita tra le molte collegate in parallelo sia abilitata in ogni istantedi tempo. In caso contrario si otterrebbero delle condizioni anomale quandodue uscite dovessero cercare di forzare un diverso livello elettrico sulla linea.Si utilizzano allora porte con un’uscita particolare, detta tri-sate (o 3-state,three-state o altro ancora a seconda del produttore).

Questa uscita può essere abilitata o disabilitata in funzione del valore logicopresente su un ingresso dedicato chiamato Output Enable, o OE (figura 7.9b). SeOE è attivo, la porta funziona come una porta totem-pole. Se invece OE nonè attivo, la porta viene disabilitata e presenta in uscita un’impedenza moltoalta. Concettualmente OE agisce su un interruttore posto in serie all’uscitadella porta (lo schema elettrico può in realtà essere molto diverso da questasemplificazione).

Ciò aumenta il numero di possibili stati dell’uscita rispetto alla totem-pole:infatti si hanno 3 stati simboleggiati da L, H e Z.

La tabella 7.2 mostra la tavola della verità per un inverter con uscita tri-state.Nelle connessioni al bus dati di un microprocessore il segnale OE è ricavato

a partire dal valore presente sul bus indirizzi mediante un decodificatore. Spessoil segnale OE è attivo a livello basso (OE).

Uscita open-collector (open-drain)

In alcuni casi esiste l’esigenza di avere più dispositivi che possano attivare lastessa linea, senza che ci sia un supervisore che abiliti a turno le uscite corri-spondenti. È il caso ad esempio di una linea di interrupt condivisa di un mi-croprocessore, oppure dei segnali di controllo del bus PCI. In alcune situazioni,durante la produzione del sistema non è noto il numero di dispositivi presentisulla linea, ad esempio nel caso del bus PCI incluso in un PC. Il numero effettivodi schede presenti sul bus viene deciso dall’utente del sistema, quindi ogni lineapotrà avere una o più porte che in determinate condizioni dovrà essere in gradodi forzare un valore di tensione sulla linea stessa.

In situazioni del genere si usano delle porte dotate di un’uscita speciale,detta open-collector se la tecnologia di costruzione è bipolare, open-drain nelcaso di MOS.

266

Le porte open-drain possono solo forzare sulla linea il valore L oppure esseresconnesse (Z). Comparandole con una porta totem-pole si vede che nelle porteopen-drain esiste solo l’interruttore verso 0 V, mentre è del tutto assente laconnessione a VAL.

Negli schemi elettrici queste porte sono di solito contrassegnate da un sim-bolo (pallino, asterisco, rombo) posto in prossimità dell’uscita, come ad esempioin figura 7.9c.

Il fatto che la porta possa solo imporre un valore basso o essere in altaimpedenza implica che il valore alto sulla linea collegata all’uscita sia generatoda un componente esterno. Questo componente consiste quasi sempre in unaresistenza collegata tra la linea e la tensione di alimentazione, detta resistenza dipull-up. Quando la porta è nello stato Z, la resistenza eleva la tensione sulla lineaa un valore prossimo alla tensione d’alimentazione, riconosciuto come H dagliingressi. Quando la porta invece è nello stato L, forza la linea ad un valore basso,assorbendo la corrente che in questo caso attraversa la resistenza. Ovviamenteper dimensionare la resistenza occorre prestare attenzione alle correnti massimedi uscita della porta logica.

Alcune porte open-collector possono sopportare sull’uscita tensioni decisa-mente più elevate della propria tensione di alimentazione. Tali porte possonoessere sfruttate per interfacciare porte logiche a bassa tensione a circuiti logi-ci ad alta tensione. Ad esempio i controllori logici programmabili industrialiutilizzano ingressi a 12 V o 24 V, non compatibili con le logiche standard a 5 V.

L’impiego più diffuso per questo tipo di porte è però nella configurazionedetta wired-OR, in cui diverse uscite open-drain pilotano la stessa linea, comein figura 7.10.

A*

Rpu

VAL

B*

U

Figura 7.10: Connessione wired-OR.

In riferimento allo schema della figura 7.10, se le uscite A e B sono in stato dialta impedenza Z, il livello elettrico della linea U sarà H, a causa della presenzadi Rpu. Se invece almeno una delle porte forza uno stato L, il livello presentesulla linea sarà L.

Di fatto la connessione di due o più uscite open-collector sulla stessa lineaporta alla formazione di una funzione logica cablata, la cui tabella di verità èriportata in tabella 7.3.

Per questo motivo la configurazione viene chiamata wired-OR. Si potrebbeobiettare che, utilizzando la convenzione standard che associa il livello elettricoH all’uno logico, al più si potrebbe parlare di AND. Il nome deriva dal fatto

267

A B U

Z Z HL Z LZ L LL L L

Tabella 7.3: Tavola di verità della connessione wired-OR rappresentata in figura7.10.

T2T1

R1

T3

T4

D1

R2

R4

R3

D2

In

VAL

Out

Figura 7.11: Schema circuitale di un inverter della famiglia TTL.

che le porte open-collector possono solo forzare uno stato L in uscita o esseresconnesse. Sono dunque considerate attive in corrispondenza del livello elettricoL e quindi è questo stato che viene associato all’uno logico.

7.2 Cenni sulla famiglia logica TTL

Come già accennato, le famiglie logiche basate su transistor bipolari non sonoquasi più utilizzate al giorno d’oggi. Vi sono applicazioni in cui si usano circuiti“ibridi” con ingresso MOS e uscita bipolare, detti BiCMOS. In particolare questasoluzione viene adottata in tecnologia SiGe per alta frequenza ed è al di fuoridegli scopi di questa trattazione.

Accenniamo solo per motivi storici alla struttura interna di una porta TTL.Lo schema equivalente di un inverter TTL è riportato in figura 7.11.

268

Considerando l’ingresso a 0 V, il transistor T1 è in saturazione: questo per-ché la base è collegata a VAL tramite R1, l’emettitore è a 0 V e la tensione dicollettore non può superare circa 1.2 V, pari alla somma delle VBE di T2 e T4;inoltre T1 non può aspirare una corrente significativa dal collettore per comeesso è collegato alla base di T2. T2 risulta quindi interdetto, come pure T4. T3

conduce portando l’uscita a un livello alto, seppure più basso della tensione dialimentazione.

Se invece consideriamo l’ingresoo alto (VAL), T1 si troverà in regione attivainversa, in quanto la tensione di emettitore è decisamente più alta di quella dicollettore (sempre intorno a 1.2 V come nel caso precedente). Sarà quindi ingrado di iniettare corrente in T2 che entrerà in saturazione, seguito da T4. T3

è interdetto, anche grazie alla presenza del diodo D1. Di conseguenza l’uscitasarà pari alla VCESAT

di T4, cioè bassa.Il diodo D2 funge da protezione per l’ingresso (diodo di clamp).Un limite alla velocità di questo circuito è dato dal fatto che i transistor du-

rante la commutazione del circuito devono passare da saturazione a interdizione.Un notevole miglioramento della velocità o del consumo della porta è venutorispettivamente dalle famiglie S e LS in cui gli elementi attivi sono stati rim-piazzati da transistor Schottky (cioè da dispositivi accoppiati a diodi Schottkyposti tra base e collettore per evitare la saturazione del transistor, come vistonel capitolo sui transistor in commutazione).

La porta NAND in tecnologia TTL è molto simile all’inverter. Si sostituisceT1 con un transistor multi-emettitore (cioè un dispositivo con più aree di emet-titore associate alla stessa base). Ogni emettitore è collegato a un ingresso dellaporta. Se almeno un emettitore è a livello basso, il transistor va in saturazionee l’uscita è alta. Solo nel caso in cui tutti gli emettitori siano a tensione alta,l’uscita va a livello basso.

7.3 Porte CMOS

Esistono diversi modi di realizzare porte logiche in tecnologia CMOS. Le porte“standard” utilizzano una topologia detta logica statica complementare in cuiogni funzione viene realizzata con una serie di pMOS, detti di pull-up, responsa-bili di portare a livello alto l’uscita della porta e con altrettanti nMOS, detti dipull-down, responsabili di portare l’uscita a livello basso. Esistono diverse alter-native, cui accenneremo nel seguito, chiamate logica nMOS-like, logica dinamica,e logica a transmission gate.

7.3.1 Logica statica complementare

Per quanto riguarda questa tecnica per realizzare circuiti logici, ci occuperemodapprima di studiare a fondo la porta più semplice, l’inverter, poi aggiunge-remo transistor per ottenere circuiti in grado di realizzare funzioni logiche piùcomplesse.

Inverter

La realizzazione di un inverter in logica CMOS statica complementare è moltointuitiva. Consideriamo inizialmente che la porta che vogliamo costruire deve

269

avere un’uscita totem-pole. Questo significa avere due interruttori che colleganol’uscita rispettivamente alla tensione di alimentazione e a 0 V, come in figura7.9a.

M1

M2

VAL

OutIn

Figura 7.12: Schema circuitale di un inverter CMOS.

I due interruttori devono chiudersi in controfase. Quello che collega l’uscitaa 0 V dovrà attivarsi quando l’ingresso sia a un valore alto. È evidente che untransistor nMOS, collegato col gate sull’ingresso, source a 0 V e drain sull’u-scita, realizza la funzione richiesta. Occorre ora un secondo interruttore postotra ingresso, VAL e uscita che si attivi quando l’ingresso è basso. È altrettantosemplice verificare che tale interruttore può essere realizzato con un pMOS col-legato col gate sull’ingresso, il source a VAL e il drain sull’uscita. La porta cheabbiamo costruito è visibile in figura 7.12.

Analizziamo più in dettaglio lo schema. L’ingresso è collegato ai due gatedi M1 e M2. Il circuito che pilota la porta vede dunque un carico capacitivo edeve fornire corrente solo durante le commutazioni. Se consideriamo allora unsistema costruito tutto con porte realizzate con questa tecnica, possiamo notareche il circuito consumerà molto poco in condizioni statiche, cioè in assenza dicommutazioni degli ingressi, mentre si avrà assorbimento di corrente significa-tivo durante i cambiamenti di stato. In caso di porte collegate a carico resistivosi avrà invece ovviamente passaggio di corrente nei MOSFET anche in condi-zioni statiche. Queste considerazioni e quanto studieremo nel resto del capitolosono vere per dispositivi di dimensioni non troppo piccole. I recenti processi chepermettono di realizzare transistor di dimensioni molto inferiori al micron ne-cessitano di modelli del MOSFET diversi da quelli classici e il comportamentodella porta è molto diverso dall’ideale.

Ma qual è il legame tra le dimensioni dei transistor e le caratteristiche dellaporta? Per scoprirlo analizziamo la transcaratteristica statica: imponiamo sul-l’ingresso una tensione continua Vi e studiamo il comportamento della portain risposta a variazioni della tensione di ingresso nel campo compreso tra 0 Ve VAL, considerando l’inverter non caricato o collegato a un’altra porta nellastessa tecnologia (carico capacitivo).

La transcaratteristica della porta è disegnata in figura 7.13.Si possono identificare 5 zone distinte di funzionamento:

1. Quando Vi è compresa tra 0 V e la tensione di soglia di M1, che chiameremoVT n, M1 è interdetto (VGS < VT n), mentre M2 è in zona resistiva. Questo

270

1 2

3

4 5

Vi

Vu

Figura 7.13: Transcaratteristica dell’inverter CMOS.

perché la tensione VGS di M2 è negativa e tale da portarlo in conduzione,mentre, essendo M1 interdetto e non essendoci carico resistivo sull’uscita,la caduta di tensione tra source e drain di M2 è nulla.

2. Quando Vi è compresa tra VT n e una tensione limite che chiameremoVinv, M1 è in zona di saturazione, in quanto il termine VGS −VT n è piccolomentre VDS è elevato, essendo M2 fortemente in conduzione. M2 dalla zonaresistiva tende a passare alla zona quadratica di funzionamento (triodo),dal momento che il termine V 2

DS/2 inizia a non essere più trascurabile.

3. Quando Vi = Vinv si ha la cosiddetta zona di inversione. Questa zona haun’ampiezza ridotta, tanto che, se per i MOSFET si utilizza il modelloche trascura la modulazione di lunghezza di canale, si riduce a un singolopunto. Nella realtà l’ampiezza della zona dipende dai parametri dei tran-sistor ma è comunque tale per cui una piccola variazione della tensionedi ingresso provoca una grossa variazione della tensione d’uscita. In altreparole, nella zona di inversione la porta si comporta come un amplifica-tore invertente con guadagno elevato (almeno per transistor non troppopiccoli). Nella zona di inversione sia M1 sia M2 sono in saturazione dicanale.

4. Quando Vi è compresa tra Vinv e VAL + VT p M1 è in zona lineare e M2 inzona di saturazione di canale; si ha un comportamento simmetrico rispettoalla zona 2.

5. Superando VAL + VT p, M2 si interdice ed M1 è in zona resistiva; il com-portamento è simmetrico rispetto alla zona 1.

Da questa analisi risulta evidente che il comportamento della porta dipendeessenzialmente da dove è posizionata la zona di inversione (zona 3 in figura 7.13).Come abbiamo visto in questa zona l’uscita commuta molto rapidamente da unvalore alto, prossimo a VAL, a un valore basso, prossimo a 0 V. Spostando latensione di inversione si modificano i valori di VIL e VIH della porta.

Abbiamo già notato che in zona 3 entrambi i transistor sono in saturazionedi canale, si comportano cioè da generatori di corrente. Poiché assumiamo chenon ci siano carichi resistivi e poiché il drain di M1 è in serie al drain di M2,questa condizione può esistere solo se i due generatori di corrente generano duecorrenti identiche.

271

Possiamo allora eguagliare le ID di M1 e di M2 ottenendo:

µnCOXWn

Ln(Vi − VT n)2 = µpCOX

Wp

Lp(Vi − VAL − VT p)2

Questa uguaglianza può essere verificata per un unico valore di tensione diingresso, che chiamiamo Vinv o tensione di inversione. Se avessimo tenuto contodel parametro λ avremmo ottenuto un’espressione più complessa che ammettevasoluzione per un intervallo di valori di tensione d’ingresso, ma i risultati dellaanalisi semplificata sono più che sufficienti per i nostri scopi.

Si nota che il valore della tensione d’inversione dipende da alcuni parame-tri tecnologici (µn e µp, mobilità di elettroni e lacune, VT n e VT p, tensioni disoglia dei transistor) e da alcuni parametri modificabili dal progettista (Wn eWp, larghezza dei canali dei transistor, Ln e Lp, lunghezza dei canali dei transi-stor), oltre che dalla tensione di alimentazione. Questo significa che agendo adesempio sulla larghezza di canale è possibile modificare il valore della tensionedi inversione. È dunque possibile progettare Vinv a seconda delle esigenze deicircuiti di pilotaggio della porta.

Un risultato particolarmente interessante si ottiene ponendo:

µnCOXWn

Ln= µpCOX

Wp

Lp

In questo caso l’espressione si semplifica in:

(Vinv − VT n)2 = (Vinv − VAL − VT p)2

Eliminando i quadrati (attenzione al segno!) si ha infine:

Vinv − VT n = VAL − Vinv + VT p =⇒ 2Vinv = VAL + VT n + VT p

Se poi, come si è soliti fare, si ottimizza il processo in modo che VT n = −VT p,si ha:

Vinv =VAL

2Questo risultato è importante, in quanto il posizionamento della tensione

di inversione a metà della tensione di alimentazione rappresenta una situazioneottimale in assenza di esigenze particolari (compatibilità con porte diverse).Infatti questo permette di massimizzare i margini di rumore in quanto abbiamovisto che la tensione di uscita è molto vicina a VAL per il livello alto e a 0 V peril livello basso. Porre Vinv a “metà strada” tra questi valori significa porre ancheVIL e VIH (che tengono anche conto delle tolleranze di processo) in posizionisimmetriche rispetto a metà alimentazione e il più distante possibile dai valoridi VOH e VOL. In più, una variazione della tensione di alimentazione comporteràun adattamento automatico dei valori delle soglie.

Si noti che la condizione imposta da:

µnWn

Ln= µp

Wp

Lp

272

permette ancora dei gradi di libertà, che possono essere sfruttati per definirela capacità di pilotaggio della porta. Se questa è interna ad un circuito inte-grato e deve pilotare poche porte di piccole dimensioni, allora si adotteranno iminimi valori ammessi dal processo per le dimensioni dei transistor, se invece laporta deve pilotare un carico esterno, i transistor saranno progettati per avereuna bassa resistenza d’uscita e un’alta capacità di pilotaggio, a scapito delledimensioni.

NAND e NOR

Abbiamo visto come si realizzi un inverter in logica statica complementare. Perpoter sintetizzare qualunque funzione logica, abbiamo però bisogno di costruireuna porta NAND o NOR.

Nell’analisi dell’inverter abbiamo notato come il transistor NMOS collegatotra uscita e 0 V sia utilizzato per fornire il valore basso in uscita, mentre il PMOSsia attivo quando l’uscita debba assumere un valore alto. È possibile estenderequesta funzionalità osservando che per realizzare una qualunque funzione logicaoccorre una rete di NMOS che si attivi quando la funzione logica deve fornireun’uscita bassa e una rete di PMOS attiva per valori alti di uscita.

Proviamo a costruire questa rete nel caso semplice di una porta NOR a dueingressi (A e B). L’uscita della porta deve essere bassa se almeno uno degliingressi è alto. Questa funzione si ottiene facilmente collegando due NMOS conil canale in parallelo tra uscita e 0 V, con i gate collegati rispettivamente a A eB. L’uscita deve essere bassa se e solo se entrambi gli ingressi sono bassi. Allorala rete di PMOS deve creare un percorso a bassa resistenza tra uscita e VAL soloquando entrambi gli ingressi sono bassi. Questo si ottiene inserendo due PMOScon i gate collegati rispettivamente a A e B e i canali in serie tra uscita e VAL.In figura 7.14 è possibile vedere lo schema risultante.

M1

M2

M3

M4

VAL

Out

A

A

B

B

A B U

H H LH L LL H LL L H

Figura 7.14: Schema di un NOR a due ingressi.

273

Lo schema di una porta NAND a due ingressi si costruisce nello stesso mo-do, ma i ruoli della rete di NMOS e di PMOS sono invertiti. Infatti, essendonecessario avere un valore basso in uscita solo in corrispondenza di un valorealto di entrambi gli ingressi, i canali dei due transistor NMOS saranno collegatiin serie tra uscita e tensione di riferimento, mentre i canali dei transistor PMOSsaranno connessi in parallelo tra uscita e alimentazione essendo necessario unvalore alto in uscita in corrispondenza di almeno un valore basso in ingresso.

Lo schema risultante per la porta NAND è riportato in figura 7.15.

M1

M2

M3

M4

VAL

U

A

A

B

B

A B U

H H LH L HL H HL L H

Figura 7.15: Schema di una porta NAND a due ingressi.

L’analisi delle caratteristiche elettriche statiche e il dimensionamento deiparametri dei transistor di queste porte sono leggermente più complicati delcaso dell’inverter e sono lasciati ai corsi successivi.

L’estensione degli schemi visti sopra a porte NAND e NOR a più di dueingressi è immediata: basta inserire per ogni ingresso un transistor NMOS e untransistor PMOS collegando i canali in serie o in parallelo nello stesso modovisto per i primi due: un NOR a tre ingressi vedrà quindi tre NMOS in paralleloe tre PMOS in serie.

Porte logiche complesse

Abbiamo visto finora come realizzare tre tipi di porta: inverter, NAND e NOR.Tutte queste porte sono di tipo invertente. Questa è una caratteristica generale:una porta non invertente, ad esempio un AND, non si può sintetizzare diret-tamente in logica statica complementare ma dovrà essere realizzata come unNAND seguito da un inverter o un NOR ai cui ingressi siano collegati due in-verter. Il motivo è semplice: un NMOS conduce quando il suo ingresso è a livelloalto e, se altri elementi in serie non interrompono il circuito, può solo portare aun cammino a bassa resistività tra uscita e tensione di riferimento, producendo

274

un livello basso in uscita. La situazione è duale per il PMOS (un livello bassodi ingresso al più produce un livello alto d’uscita).

Esistono equazioni logiche più complesse che sono sintetizzabili direttamen-te come porte logiche statiche complementari. Queste equazioni devono essereesprimibili in una forma detta AOI, per And-Or-Invert. L’uscita deve cioè essereespressa come la negazione di una serie di AND e OR degli ingressi affermati,ad esempio:

U = (A + B) · (C + D)

Le porte NAND e NOR sono un caso semplice di questa categoria.Per la sintesi delle altre porte AOI, basta seguire una semplice regola derivata

dalla costruzione di NAND e NOR. Occorre progettare due reti pilotate dagliingressi, una di NMOS che servono a generare un livello basso in uscita e unadi PMOS che servono a portare l’uscita alla tensione di alimentazione. Le duereti sono duali, nel senso che per ogni configurazione dell’ingresso una e unasola delle due reti deve essere attiva (cioè collegare l’uscita al rispettivo ramodi alimentazione.

Per quanto riguarda la rete di NMOS, si analizza l’equazione da realizzare eper ogni ingresso si inserisce un transistor. I canali dei transistor devono esserecollegati:

• in serie, in corrispondenza di un prodotto (AND);

• in parallelo, in corrispondenza di una somma (OR).

Un estremo della rete così disegnata deve essere collegato all’uscita, l’altro alriferimento. La rete di NMOS si chiama rete di pull-down.

La rete di PMOS si disegna in modo duale: per ogni ingresso si inserisce untransistor. I canali dei transistor devono essere collegati:

• in parallelo, in corrispondenza di un prodotto (AND);

• in serie, in corrispondenza di una somma (OR).

Un estremo della rete così disegnata deve essere collegato all’uscita, l’altro allatensione di alimentazione. La rete di PMOS si chiama rete di pull-up.

Il circuito corrispondente all’equazione d’esempio riportata soprà sarà perciòcomposto da quattro NMOS e quattro PMOS, essendoci quattro termini in cuicompaiono gli ingressi. I due NMOS i cui gate sono collegati ad A e B sarannoposti con i canali in parallelo, essendo A e B in OR, così come i due NMOScollegati a C e D. Le due coppie devono poi essere collegate in serie, essendociun termine AND che lega tra loro i due OR.

La rete PMOS sarà duale, con i PMOS collegati ad A e B in serie, così comequelli collegati a C e D. Le due coppie saranno in parallelo.

Il circuito risultante è riportato in figura 7.16.La tecnica per realizzare porte logiche con questo metodo è detta AOI (And

Or Invert): essa permette di realizzare qualsiasi porta invertente, basata sullacombinazione di AND e OR logici. Normalmente la parte di un integrato cherealizza la vera operazione logica sui segnali di ingresso è seguita da un paiodi inverter con transistori di dimensioni maggiori che migliorano le capacità dipilotaggio del componente.

275

M1 M5

M2

M6

M3 M7

M4

M8

VAL

U

A

A

C

C

B

B

D

D

Figura 7.16: Realizzazione AOI di U = (A + B) · (C + D).

7.3.2 Logica nMOS-like

Il difetto principale della logica complementare consiste nella necessità di rea-lizzare due reti logiche duali che forniscono separatamente i valori alto e bassodell’uscita. Per realizzare ogni funzione logica sono necessarie sempre sia la retedi pull-up che quella di pull-down. Questo fatto, per quanto i MOSFET occupi-no relativamente poca area di silicio, è sconveniente perché si utilizza il doppiodello spazio necessario a definire una funzione logica.

Per risparmiare spazio si può pensare di realizzare una sola delle due funzionicomplementari e trovare un modo di fissare l’uscita al valore opposto quando lalogica implementata non sia attiva.

Questo metodo di lavoro era utilizzato agli albori della tecnologia MOS quan-do non si riusciva ad integrare in un solo chip transistor di tipo N e di tipo P.Se ad esempio si utilizzavano solo nMOS, si realizzava la rete di pull-down percollegare l’uscita a 0 V e si aggiungeva sull’uscita una resistenza di pull-up, comenella logica open-drain, per portare l’uscita della porta a livello alto quando larete di pull-down non era attiva.

La stessa tecnica si può utilizzare anche nei circuiti CMOS, dove la resi-stenza viene sostituita da un pMOS, opportunamente dimensionato in modo dagarantire un livello logico corretto quando l’uscita della porta deve assumereun valore basso, con il gate permanentemente collegato a 0 V. Ad esempio, lafunzione di figura 7.16 si realizza in logica nMOS-like con il circuito di figura7.17.

Questa realizzazione è più compatta della logica complementare ma soffredi un grosso problema che ne limita fortemente l’utilizzo: quando l’uscita dellaporta è bassa scorre corrente da VAL a 0 V, si ha cioè dissipazione di potenza nonsolo nella commutazione ma anche in condizioni statiche. Si perde quindi uno

276

M1 M5

M2

M3 M7

VAL

U

A

C

B

D

Figura 7.17: Realizzazione di U = (A + B) · (C + D) in logica nMOS-like.

deivantaggi della logica CMOS che consiste nel bassissimo consumo in assenzadi commutazioni.

7.3.3 Logica dinamica

In alcune applicazioni è possibile utilizzare una tecnica simile alla nMOS-likeper ridurre lo spazio occupato dalle funzioni logiche, eliminando il problema delconsumo di corrente in condizioni statiche.

Un esempio si ha nei blocchi logici associati alle macchine a stati: si tratta diblocchi di logica combinatoria le cui uscite non devono necessariamente esseredisponibili sempre, ma solo in corrispondenza del fronte attivo di un segnale dicampionamento (clock).

Le tipologie circuitali che abbiamo visto finora, logica complementare enMOS-like, sono dette statiche perché le uscite reagiscono sempre ai cambia-menti degli ingressi con ritardi dettati solo dalla velocità di propagazione, comevedremo più avanti. Le tipologie che studieremo adesso sono invece dette di-namiche in quanto le uscite saranno valide (cioè il loro valore corrisponderà aquello della funzione logica realizzata applicata al valore degli ingressi) solo indeterminati istanti di tempo.

Per introdurre il discorso delle logiche dinamiche consideriamo il circuito giàvisto in figura 7.17. Il transistor M2 è sempre abilitato ed è il responsabile delconsumo statico di corrente della porta. Se proviamo a rimuovere il cortocircuitosul gate e a collegarlo invece a un segnale Φ, otteniamo un circuito in cui esisteuna rete di pull-down nMOS che realizza una certa funzione logica, più ununico transistor pMOS che può, in certe condizioni (Φ = L e configurazionedegli ingressi tale da non attivare la rete di pull-down), portare l’uscita a livelloalto.

Supponiamo ora che l’uscita della porta sia alta e analizziamo che cosa suc-cede se portiamo Φ a livello alto. Il transistor M2 si disattiva. Che cosa succedeall’uscita della porta? Dipende ovviamente dalla configurazione degli ingressi.

277

Se gli ingressi permangono in una configurazione tale da non attivare la rete dipull-down, non vi è alcun percorso a bassa impedenza tra l’uscita della porta ei rami di alimentazione (supponendo che la porta abbia come carico solo gatedi transistor MOSFET).

Per capire che cosa succede dobbiamo allora introdurre degli elementi finoranon considerati: le capacità parassite associate ai transistor MOSFET. L’uscitadella porta è in effetti costituita dalle aree di drain di un certo numero di tran-sistor ed è collegata a uno o più gate di transistor MOSFET. Ogni area di draine ogni gate presentano anche una capacità parassita rispetto al substrato. Pos-siamo quindi considerare che l’uscita sia associata ad un condensatore parassitaCp, somma di tutte le capacità parassite sopra descritte.

Nella condizione che stiamo considerando, tale condensatore è stato caricatoa VAL nel periodo di tempo in cui l’uscita era alta con Φ basso. Non esistendopercorsi di bassa impedenza verso i rami delle alimentazioni, il condensatore simanterrà carico per un certo periodo di tempo, mantenendo l’uscita a valorealto.

Se invece dopo il passaggio di Φ a valore alto la configurazione degli ingressicambia in modo da attivare la rete di pull-down, Cp viene scaricato e la portacommuta a valore basso. Si noti che se la rete di pull-down si disattiva la portanon ritorna a valore alto.

M2

rete dipull-down

nMOS

VAL

U

Φ

I1

I2

In

Figura 7.18: Schema a blocchi di una porta in logica dinamica con solo pMOSdi precarica.

Precharge/Evaluation

È possibile generalizzare quanto osservato sopra e ricavarne un modo di realiz-zare circuiti logici dinamici. Lo schema a blocchi di una rete dinamica del tipoche abbiamo considerato è visibile in figura 7.18.

Il funzionamento è diviso in due fasi successive a seconda del valore di Φ:

• Φ = L è detta fase di precarica. Gli ingressi devono assumere valori tali danon attivare la rete di pull-down. Qualunque rete in nMOS non è attiva

278

se tutti gli ingressi sono a valore basso. L’uscita viene precaricata a valorealto.

• Φ = H è detta fase di valutazione. Gli ingressi assumono il valore effettivoper cui il blocco logico deve calcolare l’uscita. Se il valore assunto è tale daattivare la rete di pull-down, l’uscita si porterà a livello basso, altrimentirimarrà alta. Si noti che gli ingressi non possono variare ulteriormente finoalla fase di precarica successiva (la porta può avere solo una transizioneda H a L e non viceversa).

Possiamo notare che questa tecnica ha diversi problemi: il più grave è chein fase di precarica l’uscita viene portata a livello alto, mentre gli ingressi de-vono essere a livello basso. Questo vuol dire che non è possibile connetteredirettamente in cascata l’uscita all’ingresso di un altro blocco dello stesso tipo.

Se si devono mettere in cascata funzioni logiche dinamiche si può agire indiversi modi. Una possibilità è alternare porte logiche basate su rete di nMOS dipull-down e un pMOS di precarica con altre “duali” basate su una rete di pMOSdi pull-up e un nMOS di precarica. Per queste porte la precarica dell’uscita è a0 V e la fase di valutazione fa eventualmente commutare l’uscita a livello alto.Gli ingressi in fase di precarica devono essere alti. Questa soluzione non è ottimanel senso che i pMOS sono più lenti o più grossi dei transistor nMOS.

M2

M1

rete dipull-down

nMOS

VAL

U

Φ

Φ

I1

I2

In

Figura 7.19: Schema a blocchi di una porta in logica dinamica con pMOS diprecarica e nMOS di abilitazione.

Un’altra soluzione consiste nell’aggiungere in serie alla rete di nMOS, verso0 V, un ulteriore nMOS collegato allo stesso segnale di precarica Φ, detto foot,che disconnette la rete di pull-down in fase di precarica, ottenendo la strutturadi figura 7.19.

279

Domino Logic

Anche questa precauzione non sempre è sufficiente a proteggere il circuito dafalse commutazioni di porte di questo tipo connesse in cascata. Lo studio didettaglio delle tecniche usate è fuori dagli scopi di questo corso, si può tuttaviaaccennare al fatto che se si aggiunge un inverter all’uscita di una porta logicadel tipo di figura 7.19, si ottiene da un lato una porta logica NON invertente, ingrado di realizzare funzioni tipo AND o OR, dall’altro che nella fase di precaricae all’inizio della fase di valutazione l’uscita della porta è a livello basso e quindicompatibile con logiche dello stesso tipo. Questo accorgimento è alla base dellastruttura denominata domino logic, una delle più utilizzate in pratica. Il nomederiva dal fatto che, in caso di diversi livelli di logica in cascata, all’inizio dellafase di valutazione il primo livello di logica eventualmente commuterà, poi ilsecondo, il terzo e così via come nel caso di una serie di tessere del dominodisposte in verticale in riga.

Charge sharing

La logica dinamica soffre anche di altri problemi. Se ad esempio la rete di nMOSè quella di figura 7.17, si nota che i drain di M1 e M5 sono in parallelo eformano un nodo intermedio che si trova in uno stato di alta impedenza in fasedi precarica se gli ingressi sono a livello basso. La tensione su questo nodo inquesto caso dipende da qual era il valore degli ingressi nella fase di valutazioneprecedente. Se questo valore è diverso dal livello alto e se nella fase di valutazionesuccessiva uno o entrambi gli ingressi C o D sono alti, mentre A e B sono bassi,le capacità parassite dell’uscita e del nodo intermedio si vengono a trovare inparallelo e quindi c’è tra loro un passaggio di carica e una variazione di tensionedell’uscita. È possibile che tale variazione sia sufficientemente alta da portaread una commutazione non voluta dell’uscita. Tale fenomeno si chiama chargesharing. Per evitarlo occorre aggiungere dei pMOS di precarica su tutti i nodiintermedi a meno che la loro capacità parassita sia molto più piccola di quellarelativa all’uscita.

7.3.4 Logica a Transmission Gate

Un’altra tecnica atta a realizzare funzioni logiche utilizza come elemento basenon un inverter ma un transmission gate (in seguito TG), che abbiamo studiatonel capitolo precedente. Questa tecnica è sfruttata in particolare nella realiz-zazione di circuiti logici programmabili, o FPGA (Field Programmable GateArray). L’elemento base realizzabile facilmente con una coppia di transmissiongate è il multiplexer.

La funzione logica di un multiplexer è quella di trasmettere all’uscita U ilsegnale binario A quando il segnale di selezione S è alto, mentre sull’uscitacompare il valore presente sul secondo ingresso B quando S è basso. Il segnaledi controllo S è il selettore del canale di ingresso e il circuito si comporta comeun deviatore elettronico a due vie.

U = A · S + B · S

S = 1 =⇒ U = AS = 0 =⇒ U = B

Realizzare questa funzione in logica statica complementare richiede tre porteNAND a due ingressi (o NOR a due ingressi) e un inverter, per un totale di 14

280

transistor. Risulta molto semplice verificare che la topologia di fig. 7.20 realizzala stessa funzione, utilizzando solo 6 transistor (i quattro di figura più duenecessari per ricavare il segnale S se solo S è disponibile).

A T G1

T G2

U

B

S

S

S

Figura 7.20: Realizzazione di un multiplexer (MUX) con transmission gate.

Quando S è alto, il transmission gate inferiore T G1 conduce, collegando effet-tivamente l’uscita all’ingresso A. Essendo pilotato in controfase, il transmissiongate superiore T G2 si trova in alta impedenza con questo valore di S.

Se invece S è basso, T G1 è in alta impedenza mentre T G2 conduce collegandol’ingresso B all’uscita U .

L’uso dei transmission gate risulta particolarmente vantaggioso nella sinte-si di altre porte logiche che richiedono molti transistor se realizzate in logicacomplementare. Un esempio è la funzione logica EX-OR.

Pur essendo una struttura più compatta di quella ottenibile con logica com-plementare, non sempre è possibile o conveniente usarla, a causa di una sostan-ziale differenza tra porte a transmission gate e porte standard. Abbiamo dettoinfatti che quando un TG è attivo, instaura un percorso di bassa impedenza traingresso e uscita. Il circuito equivalente è una resistenza in serie tra il terminaledi ingresso e quello d’uscita, di valore pari alla RON del TG. Il livello di tensio-ne presente in ingresso viene dunque propagato all’uscita, senza nessun tipo diamplificazione o, per meglio dire, rigenerazione. Ogni rumore in ingresso saràtrasferito in uscita e le capacità parassite presenti nel circuito formeranno conla RON un filtro passabasso.

In una porta realizzata invece in logica statica complementare l’ingresso è col-legato a un comparatore di soglia e il livello della tensione d’uscita è indipendentedal rumore presente sull’ingresso, purché esso non superi la soglia.

Dunque è impensabile utilizzare lunghe sequenze di TG per realizzare uncircuito logico complesso. Occorre in ogni caso interporre ogni qualche livello dilogica una porta complementare per evitare il rischio di un deterioramento delsegnale tale da indurre malfunzionamenti nel circuito logico.

281

Capitolo 8

Circuiti di interfaccia

282

Capitolo 9

Alimentatori

283

Capitolo 10

Sistemi di acquisizione dati

Indice10.1 Conversione Analogico - Digitale . . . . . . . . . . 284

10.1.1 Campionamento . . . . . . . . . . . . . . . . . . . . 28510.1.2 Quantizzazione . . . . . . . . . . . . . . . . . . . . . 28810.1.3 Il sistema di conversione . . . . . . . . . . . . . . . . 294

10.2 Amplificatore di condizionamento . . . . . . . . . 29510.3 Filtro antialiasing . . . . . . . . . . . . . . . . . . . 29610.4 Convertitore digitale/analogico . . . . . . . . . . . 296

10.4.1 Funzione di trasferimento . . . . . . . . . . . . . . . 29710.5 Struttura interna del convertitore D/A . . . . . . 301

10.5.1 Convertitore Potenziometrico . . . . . . . . . . . . . 30110.5.2 Convertitore a Resistenze Pesate . . . . . . . . . . . 30210.5.3 Convertitori con rete a scala . . . . . . . . . . . . . . 30410.5.4 Convertitori moltiplicativi . . . . . . . . . . . . . . . 308

10.6 Convertitore analogico/digitale . . . . . . . . . . . 30810.6.1 Funzione di trasferimento . . . . . . . . . . . . . . . 30810.6.2 Convertitore parallelo (o flash) . . . . . . . . . . . . 31010.6.3 Convertitori con D/A in reazione . . . . . . . . . . . 312

10.7 Sample & Hold (track & hold) . . . . . . . . . . . 31510.7.1 Fase di sample . . . . . . . . . . . . . . . . . . . . . 31610.7.2 transizione sample-hold . . . . . . . . . . . . . . . . 31710.7.3 fase di hold . . . . . . . . . . . . . . . . . . . . . . . 31910.7.4 transizione hold-sample . . . . . . . . . . . . . . . . 32010.7.5 circuiti per sample & hold . . . . . . . . . . . . . . . 320

10.1 Conversione Analogico - Digitale

Viene detta analogica una grandezza che può assumere qualsiasi valore entro undeterminato intervallo: per contro viene detta numerica una grandezza che puòavere unicamente un insieme discreto (finito) di valori. Si usa in genere il terminegrandezza analogica per indicare continuità sia nel tempo che nell’ampiezza e iltermine grandezza digitale o numerica per indicare una discretizzazione nel tem-po e nell’ampiezza. Nel loro stato naturale le variabili che portano informazioni,come la tensione, la corrente e il tempo, hanno forma analogica. La moderna tec-

284

nologia consente però di elaborare i segnali digitali più facilmente e in manierapiù affidabile rispetto ai segnali analogici. Pertanto molti sistemi elettronici pre-vedono la conversione dei segnali di ingresso dalla rappresentazione analogicaoriginaria in una equivalente di tipo digitale, su cui effettuano le elaborazio-ni necessarie. Passare da una grandezza continua ad una discreta nel tempo enei valori implica un procedimento di campionamento, cioè discretizzazione neltempo, e quantizzazione, cioè discretizzazione in ampiezza.

10.1.1 Campionamento

Campionamento con treno di δ di Dirac

Consideriamo un segnale x(t), mostrato in figura 10.1-a, con spettro di ampiezzaX(f). Il processo di conversione analogico-digitale deve generare una sequenzadi valori tale da rappresentare correttamente l’evolversi del segnale. Si deve per-tanto eseguire una discretizzazione nel tempo. In questo modo l’andamento dix(t) viene rappresentato mediante una serie di campioni x[n] = x(nTs), estrat-ti campionando x(t) con passo costante Ts. L’ampiezza di ciascun campionecorrisponde all’ampiezza del segnale di ingresso all’istante di campionamento.

x(t)

t

d

t

x (t)s

t

a)

c)

b)

Figura 10.1: a) Segnale continuo originario b) Treno di δ c) Segnale campionato

285

Possiamo ottenere la serie di campioni, cioè il segnale campionato xs(t) (figu-ra 10.1-c) moltiplicando il segnale x(t) per una serie di δ di Dirac (figura 10.1-b):

xs(t) = x(t)+∞∑

n=−∞

δ(t − nTs)

Ricordando che la moltiplicazione nel dominio del tempo corrisponde ad unaconvoluzione nel dominio della frequenza e che la trasformata del treno di δ è

F(

+∞∑

n=−∞

δ(t − nTs)

)

=1Ts

+∞∑

n=−∞

δ

(

f − n1Ts

)

si può ricavare lo spettro del segnale campionato:

Xs(f) = X(f) ∗ 1Ts

+∞∑

n=−∞

δ

(

f − n1Ts

)

=1Ts

+∞∑

n=−∞

X

(

f − n1Ts

)

Possiamo osservare che, partendo da un segnale a spettro limitato (vedifigura 10.2-a) , si ottiene un segnale con spettro periodico non limitato (vedifigura 10.2-b). Per ricostruire il segnale originario x(t) a partire dal segnalecampionato xs(t) è sufficiente isolare mediante un filtro passa basso la parte dispettro in banda base. L’isolamento dello spettro principale è possibile solo se ivari spettri secondari non si ricoprono (vedi figura 10.2-c)e cioè se 1/(2Ts) > Bf .

La frequenza fs = 1/Ts, è denominata frequenza di campionamento. Dunquela minima frequenza di campionamento per riuscire a isolare la parte di spettroin banda base, evitando la sovrapposizione di repliche traslate di X(f), è fN =2Bf . Tale frequenza è detta frequenza di Nyquist. Possiamo adesso enunciareallora il Teorema del Campionamento: un segnale con una banda limitata Bf

può essere completamente ricostruito dai suoi campioni se è stato campionatocon una frequenza fs > 2Bf . Se la condizione di Nyquist non è verificata, cioèse campiono ad una frequenza più bassa (sottocampionamento) , gli spettridel segnale campionato si ricoprono uno con l’altro e questo fenomeno è dettoaliasing. L’aliasing non permette una corretta ricostruzione del segnale.

Campionamento con treno di impulsi rettangolari

Il campionamento tramite treno di delta non è fisicamente realizzabile. Molticonvertitori richiedono che il segnale sia presente stabilmente all’ingresso perun certo tempo. Il segnale viene campionato e mantenuto costante per il temponecessario da un circuito apposito detto sample and hold. Agli effetti pratici nonvi è alcuna differenza nell’effettuare questa operazione rispetto alla teoria, se ilvalore mantenuto è il valore assunto dal segnale nell’istante esatto di campiona-mento. Se però occorre ricostruire un segnale analogico a partire dalla sequenzanumerica ottenuta, bisogna ricorrere ad un apposito convertitore, detto conver-titore digitale/analogico. Anche questo circuito non è in grado di generare delledelta di Dirac. La forma d’onda d’uscita di un convertitore digitale/analogico èquasi sempre (almeno in prima approssimazione) una successione di impulsi didurata finita di forma rettangolare. Normalmente questi impulsi hanno duratapari al periodo di campionamento e la forma d’onda d’uscita è costituita da

286

Figura 10.2: Spettro a) Spettro del segnale continuo b) Spettro del segnalecampionato c) Spettro del segnale campionato con aliasing

una serie di gradini, ma gli impulsi possono anche essere più stretti e il segnalepuò tornare a zero tra un campione e il successivo. E’ possibile modellare lasequenza delle due conversioni (A/D e successiva D/A) con un campionamentoeffettuato non con un treno d’impulsi ma con una sequenza di porte. La funzio-ne campionante r(t) è dunque un impulso rettangolare di ampiezza unitaria edurata Tc ≤ Ts. Otteniamo il segnale xr(t) in figura 10.3.

xr(t) =+∞∑

n=−∞

x(nTs)r(t − nTs)

con

xr(t) =

1 per 0 ≤ t < Tc

0 altrove

Se per ricostruire il segnale si utilizza, come nel caso ideale, in serie al conver-titore D/A un filtro passa basso per recuperare la replica centrale dello spettro,si ottiene un segnale x′

r(t) distorto rispetto a x(t) in quanto non si è eliminatoil contributo dello spettro R(f) di r(t). Si ha infatti

X ′

r(f) = X(f)R(f)

cioè X(f) modulato dallo spettro di R(f). Si capisce quindi che per riottenereX(f) bisogna filtrare x′

r(t) con un filtro con funzione di trasferimento R(f)−1.

287

x (t)r

t

Figura 10.3: Segnale campionato e mantenuto

In pratica si sostituisce il filtro ricostruttore passa basso dell’esempio ideale conun filtro sagomato (figura 10.4), con funzione di trasferimento:

Hr(f) =

R(f)−1 per |f | < fs/20 altrove

f

H (f)r

Figura 10.4: Andamento del modulo del filtro ricostruttore

La situazione più comune si ha, come spiegato sopra, quando l’impulsorettangolare r(t) ha una durata pari a Ts.

Lo spettro di R(f) è facilmente calcolabile. Se Tc = Ts si ha ad esempio:

R(f) = e−jπf/fs

[

sin (πf/fs)πf

]

R−1(f) = ejπf/fs

[

πf

sin (πf/fs)

]

10.1.2 Quantizzazione

Tradurre una grandezza da analogica a numerica vuol dire far corrisponderead ogni possibile valore analogico un valore numerico. Una grandezza numericaperò può assumere solo un insieme finito di valori, mentre una grandezza rap-presentata in forma analogica può assumere infiniti valori entro un determinatointervallo. Gli infiniti valori del segnale analogico devono pertanto essere quan-tizzati ovvero raggruppati in un certo numero di fasce determinate da livellifissi detti livelli di quantizzazione; a ciascuna fascia corrisponde poi un valoredigitale. La conversione stabilisce quindi una corrispondenza tra classi con unnumero diverso di elementi ed inevitabilmente introduce delle approssimazioni.

288

Errore di quantizzazione

Per valutare l’entità di questi errori esaminiamo la conversione di una grandezzaanalogica A, variabile con continuità nell’intervallo S, in una grandezza numericaD, costituita da 2N bit. Come si può vedere in figura 10.5, l’operazione diconversione consiste nel mappare il campo di variabilità della A sul campo divariabilità della D.

A D

S 2N

Ad

Figura 10.5: Conversione A/D di una grandezza

Esaminiamo la quantizzazione uniforme, in cui si fanno corrispondere ugualivariazioni della A ad ogni variazione unitaria della D. D assume solo un numerofinito di valori e quindi solo altrettanti valori della A (che chiameremo Ai)vengono rappresentati con esattezza. I valori intermedi della A vengono tradottinel valore D corrispondente alla Ai più prossima. Questo introduce un erroredetto errore di quantizzazione ǫq, che in questo caso può essere definito come

ǫq = A − Ai

In un numero binario le cifre più significativa (prima a sinistra) e meno signi-ficativa (ultima a destra), sono indicate rispettivamente come Most SignificantBit (MSB) e Least Significant Bit (LSB). L’ampiezza Ad di ogni intervallo di Aviene indicata come 1 “LSB” e vale:

Ad = Ai+1 − Ai =S

2N= 1 LSB

Ne segue che l’errore ǫq sarà limitato da

|ǫq| 6 12

Ad =12

LSB =S

2N+1

La quantizzazione uniforme può essere rappresentata in un diagramma car-tesiano come in figura 10.6-a. La grandezza di ingresso A compare in ascissa,mentre in ordinata compare un insieme di punti che rappresenta la variabilediscreta D. Dal momento che uno stesso valore di D rappresenta un campodi valori di A, la funzione di trasferimento è formata da tratti orizzontali, di

289

ampiezza Ad e separati sull’asse D dell’intervallo corrispondente ad una unità.In corrispondenza della funzione di trasferimento della conversione A/D nellafigura 10.6-b è rappresentato l’andamento dell’errore di quantizzazione ǫq.

D

A

A

eq

a)

b)

½ LSB

-½ LSB

Figura 10.6: a)Funzione di trasferimento della conversione A/D b)Andamentodell’errore di quantizzazione

Va sottolineato che l’errore di quantizzazione, a differenza dell’errore intro-dotto dal campionamento, è irreversibile. Dai campioni quantizzati è impossibileriottenere il valore originale. Per contro, da una serie di campioni prelevati ri-spettando il vincolo di Nyquist, è possibile riottenere il segnale originale tramiteun filtro passa basso abbastanza ripido.

Rapporto segnale/rumore di quantizzazione

Il segnale numerico D, disponibile dopo la conversione, può essere consideratocome somma del segnale analogico A e del rumore di quantizzazione ǫq. Possiamodefinire un rapporto segnale/rumore di quantizzazione SNRq come:

SNRq =Potenza del segnale A

Potenza del rumore ǫq=

σ2A

σ2ǫq

dove σ2A e σ2

ǫqsono le varianze rispettivamente del segnale e del rumore.

All’interno di un intervallo Ad, generalmente molto piccolo rispetto all’am-piezza del segnale, possiamo pensare che la probabilità di campionare il segnalein qualunque punto dell’intervallo sia indipendente dal punto stesso. Questo si-gnifica che ǫq ha una distribuzione di ampiezza ρ(ǫq) uniforme, come indicato in

290

figura 10.7. Se la quantizzazione è uniforme, cioè se tutti gli Ad hanno la stessaampiezza, possiamo determinare la potenza di ǫq come:

σ2ǫq

=∫

+Ad2

−Ad2

ǫ2qρ(ǫq)dǫq =

A2d

12

Ad/21/Ad

-Ad/2

eq

r(e)

Figura 10.7: Distribuzione di ampiezza di ǫq

Se la conversione A/D avviene su N bit, sappiamo che Ad = S/2N e quindiotteniamo

σ2ǫq

=S2

12 · 22N

A questo punto, per calcolare l’SNRq basta calcolare la potenza del segnaledi ingresso per le diverse situazioni. Vediamo alcuni esempi per segnali di variotipo.

Onda triangolare.

+½S+½S1/S

-½S-½S

A

r( )At

A

Figura 10.8: Segnale a onda triangolare: andamento nel tempo e distribuzionedi ampiezza

Un’onda triangolare, indipendentemente dalla simmetria, è un segnale condistribuzione di ampiezza uniforme, come mostra la figura 10.8.

La potenza del segnale è in questo caso:

σ2A =

S2

12

e quindi

SNRq =S2

1212 · 22N

S2= 22N

291

che in decibel diventa

SNRqdb= 6NdB.

Questo significa aggiungendo un bit si migliora di 6db il rapporto segna-le/rumore.

Segnale sinusoidale.

Figura 10.9: Segnale sinusoidale: andamento nel tempo e distribuzione diampiezza

La potenza del segnale è

σ2A =

S2

8

SNRq =32

22N

e

SNRqdb= (6N + 1.76)dB.

Onda quadra.

Figura 10.10: Segnale ad onda quadra: andamento nel tempo e distribuzione diampiezza

L’onda quadra ha una potenza pari a

σ2A =

S2

4quindi

SNRq = 3 · 22N

e

292

SNRqdb= (6N + 4.77)dB.

Gaussiana.

A

r( )At

A

+3s

-3s

Figura 10.11: Segnale con distribuzione gaussiana: andamento nel tempo edistribuzione di ampiezza

Questo caso viene studiato come esempio di segnale con densità di probabi-lità crescente verso lo zero, come indicato in figura 10.11. Questa distribuzionenon è limitata; effettueremo il calcolo del rapporto segnale/rumore facendo cor-rispondere il fondo scala ± S

2 ai punti ±3σ. Limitando così il segnale, si mantieneil 99.9% della potenza originaria. In questo caso si ha che

σ2A =

S2

36

ed il rapporto segnale/rumore vale

SNRq =13

22N

e

SNRqdb= (6N − 4.77)dB.

Un confronto tra il rapporto SNRq per diversi segnali è riportato in figu-ra 10.12.

N

SNRq

4.77

1.6

0

-4.8

Figura 10.12: Confronto tra SNRq per diversi tipi di segnale.

293

Si può notare che i migliori risultati si ottengono per quei segnali la cuidensità di probabilità cresce verso gli estremi (infatti la gaussiana è il casopeggiore). Il motivo va ricercato nel fatto che, a pari valori di picco, questi segnalihanno una maggiore potenza. Al contrario, per segnali a densità di probabilitàaddensata verso lo zero, la potenza del segnale è più bassa rispetto a quelli condistribuzione uniforme e questo peggiora il rapporto SNRq. Nel caso di segnalicon densità di probabilità nota è possibile migliorare il rapporto segnale/rumorecon tecniche di quantizzazione non uniformi, in cui gli intervalli dell’asse Acorrispondenti a 1 LSB non sono tutti uguali.

Si può dimostrare che la densità spettrale del rumore di quantizzazione èuniformemente distribuita tra 0 e fs. Questa proprietà è interessante e vienesfruttata nei sistemi sovracampionati (campionati cioè a frequenza decisamentesuperiore rispetto al limite di Nyquist) per migliorare il rapporto segnale-rumorea parità di numero di bit del convertitore.

Nel caso in cui il segnale d’ingresso abbia dinamica non corrispondente conquella del convertitore si ha un degrado delle prestazioni del sistema rispetto aquanto calcolato sopra. Se infatti l’ampiezza del segnale è inferiore rispetto allamassima, cioè ad S, il rapporto segnale/rumore peggiora in quanto il denomina-tore del rapporto rimane invariato e il numeratore diminuisce proporzionalmentealla potenza del segnale. In pratica si ha una riduzione di SNRq di 20dB perdecade di diminuzione dell’ampiezza del segnale. Se invece l’ampiezza del se-gnale è maggiore di S, si ha un fenomeno di saturazione del convertitore, cioèl’uscita del convertitore rimane limitata al fondo-scala, indipendentemente dalvalore assunto dal segnale, fintanto che esso permane al di fuori della dinamicad’ingresso del convertitore. Il rumore di quantizzazione diventa allora molto piùelevato e le prestazioni del sistema degradano rapidamente.

10.1.3 Il sistema di conversione

Possiamo ora impostare la struttura completa di un sistema di acquisizionee conversione dati, secondo lo schema a blocchi di massima riportato in fi-gura 10.13. Il segnale di ingresso deve prima di tutto essere portato ad unaampiezza corretta, per sfruttare pienamente la dinamica di conversione disponi-bile e deve essere limitato in banda, per rispettare le condizioni del teorema delcampionamento. Queste due operazioni sono dette condizionamento del segnale.A tal fine ci sono quindi un amplificatore di condizionamento e un filtro passa-basso antialiasing. Il segnale a questo punto può essere campionato e mantenuto(blocco S/H) e convertito poi in digitale mediante il blocco A/D.

S/H A/DA D

Figura 10.13: Sistema di conversione a singolo canale

Molte volte, il sistema di conversione e trasmissione viene usato a partizionedi tempo per diversi segnali: in questo caso, dopo i circuiti di condizionamento(amplificatore e filtro) viene inserito un banco di interruttori detto multiplexer,che commuta i vari segnali sullo stesso sample/hold e convertitore A/D, co-me indicato in figura 10.14. Il filtro antialiasing deve essere inserito su ciascuncanale prima del multiplexer, anche se si potrebbe erroneamente pensare di “ri-

294

sparmiare” ponendone solo uno dopo il multiplexer. Il motivo sta nel fatto cheil multiplexer crea un singolo segnale discontinuo in ampiezza, dipendente dallacadenza della commutazione, a partire da un insieme segnali continui (a tuttigli effetti è un campionatore). Ponendo il filtro dopo il multiplexer andremmo arovinare il segnale per colpa della funzione di trasferimento del filtro, che inse-risce una memoria temporale. Il segnale convertito sarebbe dipendente non solodal segnale in ingresso al multiplexer nel periodo di campionamento, ma anchedal valore dei segnali convertiti negli periodi precedenti.

S/H A/D

A

A

A

DMUX

Segnali di controllo

Figura 10.14: Sistema di conversione a canali multipli.

Per la ricostruzione del segnale in forma analogica basta un blocco D/A eun filtro passa-basso per isolare lo spettro principale. Analizzeremo nei prossimiparagrafi parte dei blocchi del sistema completo appena descritto.

10.2 Amplificatore di condizionamento

La dinamica del segnale da campionare raramente coincide con quella del con-vertitore A/D, in quanto i costruttori prevedono per questi componenti alcunicampi di tensione standard (es. [0,5V], [-5V,+5V], [-10V,+10V]). Si è visto cheil rapporto segnale/rumore di quantizzazione migliora quanto più le due dinami-che sono simili. Il compito dell’amplificatore di condizionamento è allora quelloamplificare ed eventualmente traslare il segnale di ingresso (sommare una com-ponente continua) in modo da ottimizzare il processo di conversione. A voltesono affidate all’amplificatore di condizionamento anche altre funzioni di adat-tamento, come ad esempio la linearizzazione della funzione di trasferimento delsensore, per i sensori di temperatura a termocoppia, la conversione da segnalein corrente a segnale in tensione, l’isolamento galvanico tra sensore e sistema diacquisizione dati.

La forma più semplice di un amplificatore di condizionamento è costituitada un amplificatore di tensione non invertente, con la possibilità di sommareuna tensione per l’eventuale traslazione, come in figura 10.15.

Spesso l’ingresso dell’amplificatore è di tipo differenziale. In questo caso siutilizza un amplificatore da strumentazione. Lo scopo di un ingresso differen-ziale è di eliminare i problemi dovuti a diversità nelle tensioni di riferimento(masse) del sensore e del sistema d’acquisizione o al rumore presente sui fili diinterconnessione nel caso di sensori distanti.

295

.......

................

.........................................................................................................................................

+

VR

pppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

R3


R1

ppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp


+

−

c

6Ve


R2

c

6Vu

r r

r

Figura 10.15: Semplice amplificatore di condizionamento

10.3 Filtro antialiasing

Le funzioni del filtro antialiasing sono di eliminare il più possibile eventuali por-zioni dello spettro del segnale o del rumore d’ingresso poste al di fuori dellabanda utile del convertitore. Se queste componenti arrivassero all’ingresso delconvertitore, esse sarebbero ribaltate per effetto dell’aliasing sulla banda del se-gnale e costituirebbero del rumore non più eliminabile. Il filtro antialiasing èdunque normalmente un filtro passa-basso, anche se ci sono casi in cui l’ope-razione di conversione si accompagna ad una traslazione in banda del segnale,una sorta di demodulazione: in questi casi il filtro diventa un passa-banda.

Per il dimensionamento del filtro antialiasing occorre valutare la relazioneesistente tra la banda utile del segnale Bf e la frequenza di campionamento fs.L’aliasing è un problema se il suo effetto è di alterare lo spettro all’interno dellabanda del segnale. La componente a frequenza più bassa nel segnale d’ingressoche può essere ribaltata dall’aliasing all’interno di Bf si trova a frequenza fs −Bf . Dunque il filtro deve avere banda passante pari almeno a Bf e deve attenuaresufficientemente ogni componente a frequenza superiore a fs−Bf . Generalmentesi considera sufficiente un’attenuazione a tale frequenza pari a 1/2N+1, in modoche un segnale in ingresso di ampiezza picco-picco pari a S venga ridotto dalfiltro ad un livello paragonabile a quello del rumore di quantizzazione. Quantopiù la frequenza di campionamento è vicina al limite di Nyquist, tanto piùripido dovrà essere nel filtro antialiasing il passaggio tra banda passante e bandaattenuata. L’ordine (numero di poli) del filtro antialiasing cresce dunque tantopiù bassa è la frequenza di campionamento.

10.4 Convertitore digitale/analogico

Il blocco fondamentale dei sistemi di acquisizione dati è il convertitore Digita-le/Analogico, detto anche D/A o DAC. Infatti anche molti schemi di convertitoriAnalogico/Digitale sono costruiti attorno ad un convertitore D/A, posto in varimodi all’interno di un anello di reazione. Per questo motivo il convertitore D/Aè studiato prima del convertitore Analogico/Digitale.

296

D/A-Nc

6VA

Figura 10.16: Schema logico di un convertitore D/A.


La funzione del convertitore D/A è di trasformare un numero in ingresso, definitosu N bit, in una tensione d’uscita VA(figura 10.16).

Si ha una transcaratteristica come quella riportata in figura 10.17, in cuil’asse digitale è un asse discreto, definito solo su 2N punti. Ognuno di questi puntidefinirà la tensione di uscita corrispondente ad una configurazione numericadell’ingresso. Nella figura è riportato il caso più tipico, convertitore unipolarecon uscita nulla per ingresso pari a zero, ma sono possibili caratteristiche bipolario con offset.

Figura 10.17: Transcaratteristica ideale di un convertitore D/A.

Comportamento statico

Consideriamo innanzitutto i convertitori dal punto di vista statico, studiamocioè la loro funzione di trasferimento supponendo che il valore numerico sugli Nfili di ingresso sia stabile da tempo infinito. Otteniamo una transcaratteristicacostituita da un insieme di 2N valori di tensione. Se la corrispondenza tra ipunti dell’asse discreto e i valori delle tensioni è lineare, allora tutti i punti dellacaratteristica giacciono sulla stessa retta. Tracciando però la caratteristica diun convertitore reale non avremo mai una retta che intercetta tutti i punti, inquanto i punti reali sono affetti da errore e quindi sono variamente spostati inverticale rispetto alla posizione ideale, come si può vedere in figura 10.18.

Se dunque si uniscono i punti della transcaratteristica reale del convertitore,non si ottiene una retta ma una spezzata. Per poter paragonare le prestazionidel convertitore reale con quelle di progetto si può costruire la retta che meglio

297

Figura 10.18: Transcaratteristica reale.

approssima l’insieme di punti della caratteristica reale. Per farlo si può ricorrereal metodo dei minimi quadrati, con cui si calcola la retta che minimizza lasomma dei quadrati delle distanze dei punti da se stessa.

La retta approssimante è diversa in generale da quella ideale. Comparandole due rette si ottengono due tipi di errore (figura 10.19): la differenza nellapendenza specifica l’errore di guadagno (α′ − α); la differenza nell’intercettacon l’asse analogico specifica l’errore di offset ǫo.

Figura 10.19: Errori di offset e di guadagno.

Gli errori di offset e di guadagno sono definiti sulla retta migliore appros-simante, cioè sul comportamento globale del convertitore. Non sono difficili dacompensare, in quanto è sufficiente introdurre a valle del convertitore uno sta-dio di amplifiaczione con guadagno e offset regolabili, sempre che tale stadionon sia già insito nel convertitore, ma non danno una descrizione completa delcomportamento del dispositivo. Per stimare la bontà di un convertitore bisognasapere quanto la distribuzione dei suoi punti sia approssimabile a una retta, cioèquanto il convertitore sia lineare. Per considerare lo scostamento dalla lineari-tà ci si riferirà sempre alla retta migliore approssimante. Un convertitore saràtanto più valido quanto più i punti si avvicinano alla retta migliore approssiman-te. Definiamo allora l’errore di non linearità assoluto o integrale (INL),

298

per ogni punto, come la distanza tra il punto e la retta migliore approssimante(figura 10.20).

Figura 10.20: Errore di non linearità assoluto o integrale.

Il costruttore del convertitore specifica il massimo errore INL (ad esempioINL < 1/2 LSB). Ciò indica la semi-ampiezza della fascia, intorno alla rettamigliore approssimante, che comprende tutti i punti della caratteristica.

Esiste poi un altro tipo di misura: l’errore di non linearità differenziale(DNL)

Figura 10.21: Errore di non linearità differenziale

Come possiamo osservare dalla figura 10.21, se tutti i punti fossero sullaretta, per passare da i − 1 a i si dovrebbe avere un incremento Adm

(pariall’effettivo LSB del convertitore). Invece l’incremento reale Adri

= Ai − Ai−1 èdiverso da Adm

. L’errore differenziale dell’i-esimo punto è definito come:

DNLi = Adri− Adm

Se si definisce DNL(0) = INL(0), si ottiene inoltre che

INLi =i∑

j=0

DNLj .

299

da cui si vede come l’INL sia l’integrale del DNL. Gli errori INL e DNL sonoquindi correlati, ma vengono dati entrambi dal costruttore. L’INL misura loscostamento dalla linearità, mentre il DNL è importante quando il convertitorefa parte di anelli di controllo per evidenziare eventuali instabilità. Infatti, quandoil DNL sia superiore a 1 LSB, può succedere che il convertitore sia non monotono,cioè che, per alcuni valori del numero d’ingresso, la caratteristica cambi segno. Sela pendenza della caratteristica è globalmente positiva, si ha un errore di nonmonotonicità se il valore d’uscita A(j) corrispondente al numero in ingressoj è A(j) < A(i) con j > i. La condizione INL > 1 LSB è necessaria ma nonsufficiente per avere errore di non monotonicità.

Comportamento dinamico

Analizziamo ora il comportamento di un convertitore dal punto di vista dina-mico, cioè considerando il numero N in ingresso che varia da N1 a N2.

Figura 10.22: Cambiamento dell’uscita

L’uscita del convertitore non cambierà in modo immediato, ma avrà un cer-to andamento nel tempo, per raggiungere ad un certo punto quella che sarà lasituazione di regime, come si vede in figura 10.22. Di solito si misura il tempoin cui l’uscita entra in una fascia ± 1

2 LSB rispetto al valore di regime. Il tempotra il passaggio dal vecchio valore (che si aveva per N1) e il nuovo valore è det-to tempo di assetto del convertitore. Dal punto di vista delle transizioni c’èancora un errore possibile che avviene in corrispondenza di particolari cambia-menti di ingresso. Se ad esempio, considerando un convertitore a 5 bit, si passadalla configurazione d’ingresso 01111 a 10000, si ha un incremento dell’ingressodi 1 LSB. Dunque l’uscita deve cambiare in misura corrispondente (1 LSB o Ad).L’ingresso è costituito materialmente da 5 fili (uno per bit). Ogni filo comandauna sezione del convertitore, in modo eventualmente non perfettamente sincro-no con gli altri fili. In molte realizzazioni cicruitali dei convertitori, i bit piùsignificativi sono quelli che vengono sentiti con più ritardo e più lentamente inquanto generano la più alta variazione nella tensione d’uscita. In questo casonel convertitore avremo un passaggio intermedio 01111 - 01110 - 01100 - 0100- 00000 - 10000. Infatti il primo 0 del numero 00000 ci mette un po’ di piùa cambiare rispetto agli altri. Sull’uscita questo si traduce nella situazione infigura 10.23.

300

Figura 10.23: Errore nella transizione 01111-10000.

.......

................

.........................................................................................................................................

+

VR

c

c

c

c

c

c

c

c


R


R


R


R


R


RG

2N

Resistenze

0

1

2

M

2N− 1



+

−

c

6VA

Figura 10.24: Convertitore potenziometrico con commutatore a ‘barra’

10.5 Struttura interna del convertitore D/A

10.5.1 Convertitore Potenziometrico

La funzione di trasferimento di un convertitore digitale/analogico è del tiporiportato in figura 10.17. Si nota che il circuito deve generare 2N tensioni diverse,una per ognuna delle configurazioni degli N bit di ingresso del convertitore. Daquesta osservazione si può ricavare uno schema di realizzazione riportato infig. 10.24, denominato convertitore potenziometrico.

La resistenza RG normalmente è nulla, ma può essere inserita per modificarela dinamica del convertitore. Con RG = 0 Ω, la tensione che si estrae sulla presaM è:

VM =MR

2N RVR =

M

2NVR

301

.......

..................

.......................................................................................................................................

+

VR

c

c

c

c

c

c

c

c

c


R


R


R


R


R


R


R


RG

c

c

c

c

QQk

QQk

QQk

QQk

c

c

QQk

QQk



+

−

c

6VA

QQk

N = 3

BIT 0

BIT 1

BIT 2

Figura 10.25: Realizzazione con albero binario di deviatori pilotati dai bit diingresso

dove MR è la resistenza vista tra la presa M e massa mentre 2N R è la resisten-za totale. Per realizzare questo convertitore sono necessari 2N resistenze e 2N

interruttori. Gli interruttori saranno chiusi uno alla volta a seconda del valoredella configurazione in ingresso. Il voltage follower serve per disaccoppiare ilcarico dalla tensione ricavata. Un convertitore realizzato in questo modo non vabene quando l’ingresso è su molti bit, ad esempio per 16 bit (standard audioHi-fi) occorrono 216 = 65536 resistenze e 216 interruttori. Il convertitore poten-ziometrico è comunque utilizzato anche perché permette di realizzare, variandole resistenze, una legge di conversione qualunque, purché monotona. Variandole resistenze si variano gli intervalli di tensione.

10.5.2 Convertitore a Resistenze Pesate

Esistono altri modi per realizzare convertitori D/A, utilizzando un numero mi-nore di elementi. Si può osservare che un convertitore D/A lineare deve pro-durre in uscita una tensione vA che sia proporzionale al numero di ingresso D:vA = Ad · D dove Ad è una costante e ha le dimensioni di una tensione. Il nu-mero di ingresso è rappresentato da un codice binario espresso su N fili. Ognifilo trasporta un’informazione binaria (0 o 1) il cui significato dipende dal tipodi codifica utilizzato dall’ingresso. Il tipo di codifica più comune prevede che sulfilo i-esimo venga indicato il coefficiente Ci di peso 2i del numero d’ingresso.Il numero D viene cioè espresso nella forma D =

∑N−1i=0 Ci2i. Esplicitando i

contributi dei singoli fili nell’espressione di vA si ha:

vA = Ad

N−1∑

i=0

Ci2i

Questa formula suggerisce come realizzare un convertitore D/A: si deve ge-nerare la grandezza di uscita come somma di N grandezze (tensioni o correnti)

302

Generatore

c

c

c

c

Ad

2Ad

2N−1Ad

4Ad

∑

PP

PP

PP

PP

C0

C1

C2

CN−1

c

vA

Ci =

1, interruttore chiuso0, interruttore aperto

Figura 10.26: Schema a blocchi convertitore a grandezze pesate

.......

..................

.......................................................................................................................................

+

VR


R


2R


2N−2R


2N−1R

CN−1

CN−2

C1

C0



+

−


Rf

c

6VA

r

r

r

r

r

r

r

r

Figura 10.27: Schema elettrico del convertitore a resistenze pesate

scalate secondo potenze di 2, in cui si introducono o meno i termini di sommaa seconda che il coefficiente relativo sia 1 o 0.

Si generano quindi le N grandezze, normalmente a partire da un unico rife-rimento, e si utilizzano N interruttori pilotati dai coefficienti Ci, come rappre-sentato in figura 10.26.

Si considera ora la realizzazione di questo schema a blocchi con dei compo-nenti elettronici. Il sommatore è realizzato tramite un operazionale in configura-zione di sommatore invertente. La configurazione invertente viene scelta perchéil contributo alla tensione d’uscita di ogni ramo di somma è indipendente daquello di tutti gli altri. Riferendosi alla figura 10.27, con interruttore C0 chiusola corrente nel ramo inferiore è I LSB = VR/(2N−1R), mentre con CN−1 chiusonel ramo superiore si ha I MSB = VR/R. Ne consegue che I MSB = 2N−1I LSB,come richiesto. Queste correnti passano nella resistenza Rf e provocano unacaduta di tensione ai capi della medesima. Il contributo di tensione relativo albit meno significativo è V LSB = −VR · Rf /(2N−1R), quindi in generale

VA = − VRRf

2N−1R

N−1∑

i=0

Ci2i

Su questo convertitore si possono fare alcune osservazioni. Ogni ramo ge-

303

nera una corrente che sarà indipendente dalle altre, quindi ogni ramo darà uncontributo all’errore totale sull’uscita indipendente da ogni altro. In particola-re, se si utilizzano componenti tutti con la stessa tolleranza, il ramo relativoall’MSB contribuirà da solo al 50% dell’errore totale del convertitore dovutoalle correnti; l’ MSB − 1 sarà responsabile del 25% dell’errore e cosi’ via finoall’LSB. La precisione complessiva del convertitore è determinata dal numerodi bit che si desidera convertire. Affinché tutti i bit siano significativi (e nonintroducano solo rumore sull’uscita) è necessario che l’errore totale commessodal convertitore sia inferiore a 1

2 LSB. Se anche l’errore fosse imputabile solo alleresistenze, serve allora che ogni resistenza (nel caso di componenti tutti con lastessa tolleranza) abbia precisione migliore di 1/2N . In pratica bisogna anchetenere conto del fatto che gli interruttori vengono realizzati normalmente utiliz-zando dei transistor MOS in configurazione pass-transistor o transmission gate.Quando l’interruttore è chiuso, la resistenza serie, RON , non è nulla e costituisceun termine d’errore aggiuntivo sulla resistenza del ramo.

Sono possibili alcune varianti a questo schema. La più importante prevededei deviatori collegati o a massa (se Ci = 0) o a massa virtuale (quindi all’in-gresso dell’operazionale) al posto degli interruttori, come visibile in figura 10.28.Il generatore VR non è ideale, quindi ha una resistenza interna. La tensione ge-nerata potrebbe quindi variare variando la corrente prelevata dal generatorestesso. Utilizzando dei deviatori al posto degli interruttori, la corrente prelevatadal generatore VR non cambia al variare del numero d’ingresso, quindi viene eli-minata una possibile causa di errore. Questo schema è denominato a deviatoridi corrente, per differenziarlo da un’altra variante, detta a deviatori di tensione.Tale variante si ottiene sempre mediante dei deviatori, collegati però a montedelle resistenze del ramo, in modo da collegare il ramo a VR, se Ci = 1, a massaaltrimenti. Questa variante permette di pilotare le resistenze dei vari rami apartire da un circuito logico CMOS. Infatti il circuito equivalente d’uscita di uncircuito CMOS è proprio costituito da un deviatore collegato a massa o a VAL, aseconda del livello logico d’uscita. Se allora si usa VR = VAL, i deviatori possonoessere costituiti dalle uscite di qualunque circuito CMOS. Anche in questo casobisogna tenere in conto l’impedenza d’uscita del circuito, che si somma al valoredella resistenza del ramo e costituisce quindi un termine d’errore aggiuntivo.

Un problema di questi convertitori risiede nell’eccessiva dispersione dei valoridelle resistenze dei vari rami. Confrontando infatti le resistenze associate all’M-SB e all’LSB, si nota che la seconda è 2N−1 volte più grande della prima. Se adesempio si vuole realizzare con questa topologia un convertitore D/A integrato,essendo costante la resistività del materiale impiegato per costruire le resisten-ze, il rapporto tra le dimensioni delle resistenze è proporzionale al rapporto deivalori. Dunque l’area utilizzata per le resistenze più grandi risulta molto elevata,se quelle piccole devono essere molto precise, quindi occupare aree significative.

Si cerca allora di realizzare un convertitore con i pregi del convertitore agrandezze pesate, ma che non sia basato su resistenze molto diverse.

10.5.3 Convertitori con rete a scala

Il rapporto tra le correnti che scorrono in due rami consecutivi di un convertitorea resistenze pesate è pari a 2. In figura 10.29 si può vedere come, sfruttando lapartizione di corrente operata da resistenze uguali in parallelo, di valore 2R, edecomponendo ricorsivamente una resistenza di valore 2R in due resistenze in

304

.......

................

.........................................................................................................................................

+

VR


R


2R


2N−2R


2N−1R

c

c

c

c

c

c

c

c



+

−


Rf

c

6VA

r

r

r

r

r

r

r

r

r

r

r

Figura 10.28: Schema elettrico del convertitore a resistenze pesate e deviatoridi corrente

serie di valore R, sia possibile costruire una struttura “a scala” in cui le correntidei rami verticali sono l’una la metà di quella del ramo alla sua sinistra. Inquesto circuito sono solo utilizzate resistenze di valore R o 2R. La struttura èricorsiva e, assumendo che le resistenze siano sufficientemente precise, è possibileottenere strutture con un numero elevato di rami.

Se a questa struttura si aggiunge un banco di deviatori, è possibile raccoglierele correnti in due diversi nodi. L’importante è che i nodi tra cui vengono ripartitele correnti siano equipotenziali, generalmente entrambi a massa. Se un nodoè una massa reale mentre l’altro è la massa virtuale costituita dall’ingressoinvertente di un amplificatore operazionale reazionato negativamente, si ottieneil circuito di figura 10.30. In questo circuito, la corrente iniettata dai deviatoricommutati verso sinistra viene convertita in tensione dalla resistenza Rf .

Questa struttura si chiama rete a scala R − 2R ed il convertitore è dettoconvertitore con rete a scala. Vediamo il funzionamento di questo circuito.

La corrente relativa all’MSB è:

IMSB =VR

2R

Dato il rapporto tra le correnti nei rami della rete a scala, la corrente dell’LSBvale:

I LSB =VR

2R2N−1=

VR

2N R

Rf trasforma le correnti dei rami i cui deviatori sono commutati sul nodo dimassa virtuale in una tensione d’uscita di valore:

Vu = −VRRf

2N R

N−1∑

i=0

Ci2i

o, in modo equivalente:

Vu = −VRRf

2NRD

305

.......

..................

.......................................................................................................................................

+

VRpppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

R -

?2I

.......

..................

.......................................................................................................................................

+


2Rpppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

2R -

?I ?I

.......

.................

........................................................................................................................................

+



2R -

?I ?I/2


R


2R

?I/2

.......

................

..................................................................................................................

.......................

+



2R

?I? I/2


R


2R

?I/4


R




2R

?I/2N−2 ?I/2N−1 ?I/2N−1


R

Figura 10.29: Costruzione ricorsiva di una rete a scala



+

−


Rf

c

6VA

c c


2R

c c


2R

c c


2R


R

c c



2R


Rpppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

R

.......

................

.........................................................................................................................................

+

VR

MSB LSBr

r

r

r

r

r

r

r

r

Figura 10.30: Convertitore con reti a scala.

306

.......

................

.........................................................................................................................................

+

VR

c

P,,ll

c

Qll,,

ReteP assiva

a)

?I.......................

.........................................................................................................................................

+

VR

c

P,,ll

c

Qll,,

b)

?I′

Figura 10.31: Teorema di reciprocità.



+

−


Rf

c

6VA

c c


2R

c c


2R

c c


2R


R

c c



2R


Rpppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

R

.......

................

.........................................................................................................................................

+

VR

r

r

r

r

r

r

r

r

r

Figura 10.32: DAC ottenuto usando il teorema di reciprocità.

Ogni bit di ingresso al convertitore comporta un deviatore (=2 interruttori)e due resistenze. La complessità è quindi doppia rispetto al convertitore prece-dente, ma le resistenze sono tutte di valore simile (se costruiamo ad esempio leresistenze di valore 2R con due resistenze di valore R in serie, si possono usareresistenze tutte uguali).

E’ possibile ricavare una configurazione alternativa del convertitore con retea scala usando un teorema dell’elettrotecnica: il principio di reciprocità.

In una qualunque rete formata da componenti passivi, se si collega un gene-ratore di tensione ad un generico nodo P e si cortocircuita a massa un altro nodoQ, nel cortocircuito scorrerà una certa corrente I1. Scambiando la posizione delgeneratore e del cortocircuito si ottiene che la nuova corrente I2 che scorrerà nelcortocircuito tra P e massa sarà I2 = I1. La situazione è schematizzata nellafigura 10.31.

Questo ci permette di scambiare la posizione del generatore di tensione conl’amplificatore operazionale come in figura 10.32.

Grazie al teorema di reciprocità il circuito si comporta come quello in figura10.30, con la differenza che ora il deviatore non devia più una corrente tra due

307

punti equipotenziali, ma tra massa e VR. Si può osservare che la rete in figura10.32 non è formata solo da resistenze ma anche da interruttori. Però in ognunadelle 2N configurazioni possibili degli interruttori gli stessi si comportano comecorto circuiti quindi tutte le 2N reti soddisfano il principio di reciprocità.

La funzione di trasferimento di questo circuito è uguale a quella dello schemaprecedente, ma, come già osservato per il convertitore a resistenze pesate edeviatori di tensione, in questo caso è possibile collegare le resistenze 2R alleuscite di un qualunque circuito logico CMOS; a seconda del livello logico inuscita si avrà l’interruttore collegato a ‘0’ o a ‘1’, cioè a massa o alla tensioned’alimentazione del circuito logico.

10.5.4 Convertitori moltiplicativi

La funzione di trasferimento di tutti i convertitori D/A visti è del tipo VA =KVRD dove K è una costante che dipende dal numero di bit e da come ècostruito il convertitore, e D è il valore digitale d’ingresso.

Se, al posto di un generatore costante, VR rappresenta un segnale analogi-co in ingresso, si può utilizzare un convertitore D/A anche come amplificatoreanalogico a guadagno programmabile digitalmente. Il guadagno può essere va-riato modificando il valore di D. Un convertitore di questo tipo è detto ancheconvertitore moltiplicativo.

10.6 Convertitore analogico/digitale

L’altro componente fondamentale nei sistemi di acquisizione dati è il convertitoreAnalogico/Digitale, o A/D o, ancora, ADC. Anche in questo caso analizzeremodapprima la funzione di trasferimento tra ingresso ed uscita di tale componente,per passare in seguito a considerare le alternative circuitali per realizzare unconvertitore A/D.


I convertitori A/D svolgono la funzione opposta dei convertitori D/A appenavisti, dunque abbiamo in ingresso una grandezza analogica A e in uscita unagrandezza discreta digitale D.

A è l’asse analogico, quindi con valori continui, mentre in ordinate abbiamouna grandezza discreta D, che assume solo valori interi. La transcaratteristicaideale è illustrata in figura 10.33. In un convertitore a quantizzazione uniforme,ogni segmento orizzontale ha ampiezza costante, pari a Ad, o 1 LSB. Se consi-deriamo il centro dei segmenti della figura 10.33, possiamo verificare che essigiacciono su una retta, detta retta ideale.

Comportamento statico

Per questo circuito la transcaratteristica reale si differenzierà da quella idealenell’ampiezza dei segmenti corrispondenti ad ogni codice d’uscita, che sarà di-versa da quella di progetto. Una possibile transcaratteristica reale è riportatain figura 10.34.

Come nel caso dei DAC, è possibile trovare una retta migliore approssiman-te, utilizzando la tecnica dei minimi quadrati, applicata ai punti al centro dei

308

-

6D

A

r

r

r

r

r

r

r

r

r

Figura 10.33: Transcaratteristica ideale di un convertitore A/D lineare.

-

6D

A

r

r

r

r

r

r

r

r

r

Figura 10.34: Transcaratteristica di un convertitore A/D reale.

309

segmenti reali. Anche qui possiamo definire i due errori: errore di offset (dif-ferenza di intercetta con l’asse delle ascisse tra retta migliore approssimante edideale) e l’errore di guadagno (differenza di pendenza).

Anche in questo circuito gli errori lineari sono facilmente compensabili,agendo su guadagno e offset dell’amplificatore di condizionamento, ma nonparticolarmente significativi ai fini di valutare la bontà del convertitore.

Si definiscono quindi gli errori di non linearità integrale e differenzialeche si calcolano sulla retta migliore approssimante. L’errore di non linearitàintegrale, INL, riferito al codice d’uscita i, è la distanza tra il punto centraledel segmento che produce in uscita il codice i e la retta migliore approssimante.L’errore di non linearità differenziale, DNL, riferito al codice d’uscita i, è invecedato dalla differenza tra l’ampiezza del segmento medio del convertitore (cioèdel segmento determinato utilizzando la retta migliore approssimante) e quelladel segmento che produce in uscita il codice i. In figura 10.35 sono evidenziatigraficamente gli errori di non linearità integrale e differenziale.

Figura 10.35: Errori di non linearità.

Abbiamo definito i quattro errori lineari e non lineari. Ora definiamo la con-dizione di missing code. Un grosso errore su uno dei segmenti del convertitorepuò portare il segmento stesso ad ingrandirsi a spese del successivo e al prece-dente oppure a diventare di dimensioni nulle. Se uno dei segmenti scompare, ilcodice digitale corrispondente non verrà mai prodotto in uscita (missing code).

Per quanto riguarda i problemi dinamici, a seconda della struttura del con-vertitore sarà necessario attendere un tempo più o meno lungo perché in uscitacompaia il valore digitale corrispondente alla tensione d’ingresso. Un parametrofondamentale del convertitore è dunque il tempo di conversione (o la frequenzamassima di conversione).

10.6.2 Convertitore parallelo (o flash)

Il compito di un convertitore A/D è di produrre in uscita una grandezza numeri-ca che rappresenti al meglio il valore di tensione presente all’ingresso. Studiandola transcaratteristica si vede che essa prevede sull’ingresso circa 2N valori di ten-sione di soglia, se il numero digitale è su N bit, che rappresentano gli estremi deisingoli segmenti in cui la caratteristica è divisa. Il convertitore deve individuarequali sono le due soglie tra cui è compreso il valore di tensione d’ingresso. Unprimo circuito che possiamo vedere è quello mostrato in figura 10.36.

310

.......

................

.........................................................................................................................................

+

Vr


R


R


R


R


RG



−

+



−

+



−

+



−

+

r

r

r

r

r

r

r

r

c

6Va

c

1

1

0

0

LOGICADIDECODIF ICA

2N−1

2N

P RIORIT YENCODER

=⇒D

Figura 10.36: Convertitore A/D parallelo o flash.

311

6Va

c



+

−

LOGICA

?

D/A

c

Figura 10.37: Schema generale dei convertitori con D/A in reazione.

Il convertitore è composto da circa 2N resistenze collegate in serie, in mododa produrre le necessarie tensioni di soglia a partire da un unico generatoredi riferimento. I comparatori agiscono tutti in parallelo e la loro uscita indicase il segnale d’ingresso supera o meno la soglia di ognuno dei comparatori. Leuscite sono circa 2N : il numero minimo di comparazioni da effettuare è 2N − 1,ma a volte è utile rilevare situazioni di sovraccarico del convertitore e quindiaggiungere due comparatori che controllano se il livello di tensione d’ingresso èal di fuori della dinamica del convertitore. Però il codice generato, pur essendosu 2N − 1 fili, non può assumere tutte le 22N

configurazioni teoricamente espri-mibili, ma solo alcune con caratteristiche particolari. Infatti tutti i comparatorila cui soglia di tensione è inferiore al livello assunto dal segnale genereranno ununo, tutti gli altri uno zero. I valori possibili saranno dunque del tipo 00...0000,00...0001, 00...0011, 00...0111, ..., 11...1111 Questo tipo di codice è detto termo-metrico. Le parole di codice diverse sono solo 2N . E’ dunque possibile posporreun circuito logico combinatorio che ricodifica l’uscita su N bit.

Questo circuito utilizza 2N comparatori e resistenze. Il numero di componentiè molto elevato e questo è un grosso svantaggio. Il circuito però possiede unpregio che consiste nel permettere di confrontare in parallelo il segnale contutte le soglie possibili. Questo modo di operare è il più veloce che esista, percui questo schema viene impiegato quando la velocità richiesta al convertitoreè il fattore predominante rispetto al costo e alla complessità. Questo circuito èchiamato convertitore parallelo o flash ed è alla base di molti convertitoriveloci.

Esistono poi dei convertitori derivati da questo che hanno meno comparatori,in quanto la conversione viene effettuata in due passi successivi, ma sono piùlenti. Vanno sotto il nome di convertitori half-flash.

10.6.3 Convertitori con D/A in reazione

Lo schema di questi convertitori è mostrato in figura 10.37.Diversamente dall’approccio adottato nel convertitore flash, in questi con-

vertitori la tensione d’ingresso viene comparata con una sola delle soglie possibilialla volta. La tensione con cui eseguire la comparazione viene generata da unconvertitore D/A, la cui uscita è collegata ad un ingresso di un comparatore ditensione. L’altro ingresso del comparatore è collegato alla tensione d’ingresso.

312

6Va

c



+

−

?

CONT AT ORE

U/D

DACc

6Vd

c

CLK

c

!!aa

Figura 10.38: Convertitore A/D ad inseguimento.

L’uscita del comparatore viene interpretata da un blocco logico che decide lastrategia da adottare per ottenere la migliore rappresentazione numerica dellatensione d’ingresso.

Vi sono diverse strategie possibili per ottenere il risultato. In base al tipodi circuito utilizzato nel blocco logico, è possibile ottenere convertitori con pre-stazioni diverse. Nel seguito vedremo due tipi di convertitori basati su questoschema di principio.

Convertitori ad inseguimento

Il blocco logico più semplice da inserire nello schema generale per realizzare unconvertitore A/D è un contatore UP-DOWN. L’uscita del comparatore di ten-sione è collegata all’ingresso Up/Down del contatore, mentre un segnale esternoviene collegato all’ingresso di clock del contatore e decide la frequenza di conver-sione. Le uscite del contatore pilotano gli ingressi del convertitore D/A e costi-tuiscono anche l’uscita digitale del circuito. Lo schema è visibile in figura 10.38.

Nella figura 10.39 si può notare come, anche partendo da contenuti casualidel contatore, ed assumendo una tensione d’ingresso costante, ad ogni colpo diclock la tensione di uscita dal convertitore D/A si avvicini sempre di più allatensione di ingresso fino a che il contatore non si ‘aggancerà’ intorno alla miglioreapprossimazione possibile. Se VA si mantiene costante, il convertitore manterràun’uscita costante a meno di un LSB, poiché il contatore deve comunque oincrementare o decrementare la propria uscita ad ogni ciclo di clock. Se VA

varia in modo ragionevole, il convertitore insegue la VA.Dall’accensione del circuito, nel caso peggiore ci vogliono 2N colpi di clock

per agganciare il segnale. Una volta che il segnale è agganciato si possono veri-ficare tre fenomeni: se il segnale varia lentamente, l’uscita seguirà le variazionidell’ingresso; se il segnale rimane costante, il valore convertito non sarà costan-te, ma continuerà ad oscillare intorno all’LSB (situazione di idle); se il segnale

313

Figura 10.39: Andamento delle VA,D.

invece cambia in modo molto rapido, il convertitore non riuscirà ad inseguirlo(situazione di overload o sovraccarico), come mostrato in figura 10.40.

Figura 10.40: Andamento delle VA,D quando VA varia molto velocemente.

Per non avere sovraccarico la pendenza del segnale deve essere minore (ouguale) di quella della gradinata, altrimenti il convertitore non riesce ad in-seguire il segnale. Considerando un gradino di altezza 1 LSB e larghezza TCK

avremo che:

SRVA≤ 1 LSB

TCK

dove SRVAè lo slew rate del segnale e 1 LSB/TCK è la pendenza della gradinata.

Un convertitore di questo genere non è adatto ad essere utilizzato in appli-cazioni multicanale, in cui un solo convertitore converte più tensioni grazie a unmultiplexer. Questo perché ogni volta che si cambia canale occorre attendere 2N

periodi di clock per essere sicuri che il segnale sia stato correttamente acquisito.

Convertitori ad approssimazioni successive

E’ possibile realizzare anche delle logiche di controllo diverse da un semplicecontatore Up/Down. Il contatore ottiene la rappresentazione digitale del valoreanalogico d’ingresso variando la propria uscita di un LSB per passo di conver-sione. Esso ricerca dunque in modo lineare quale sia l’intervallo cui appartieneil valore di tensione, operando su un insieme ordinato di 2N intervalli possibili.La logica matematica ci dice però che l’algoritmo migliore per effettuare talericerca è di tipo dicotomico.

L’uso di un algoritmo dicotomico richiede solo N confronti invece dei 2N

necessari nel caso peggiore dell’algoritmo lineare. Vediamo come può essererealizzato un algoritmo dicotomico in un convertitore A/D.

314

La dinamica di ingresso sia ampia S. Ipotizziamo un convertitore unipolare,in cui cioè il limite inferiore della dinamica sia 0 e il limite superiore S. Suppo-niamo anche che la codifica utilizzata dal convertitore sia di tipo binario purosenza segno, in cui 0 V corrispondano a 000...00 e SV a 111...11.

Elemento essenziale per effettuare una ricerca dicotomica è che il livello ditensione d’ingresso rimanga costante per tutto il tempo necessario alla conver-sione. Questo può essere ottenuto mediante un circuito di Sample & Hold, postosull’ingresso.

Il primo passo di una ricerca dicotomica consiste nel verificare se il segna-le incognito appartiene alla metà inferiore o a quella superiore della dinamicad’ingresso. Per fare ciò è necessario effettuare una comparazione tra il segna-le d’ingresso ed il valore S/2. Dal punto di vista numerico, S/2 corrisponde a100..00. Il blocco di logica porrà dunque ad 1 l’MSB del numero d’uscita e a 0tutti i restanti bit. Dopo un certo tempo, l’uscita del comparatore di tensioneindicherà se il segnale è o meno inferiore a S/2.

Se il segnale è inferiore ad S/2, significa che l’MSB vale necessariamente 0, 1in caso contrario. Dunque al termine del primo confronto viene fissato il valoredell’MSB del risultato. I valori possibili per l’uscita si sono ridotti da 2N a 2N−1.

Il passo successivo consiste nel dividere ulteriormente in 2 l’intervallo su cuieffettuare la ricerca. In pratica, la logica genera in uscita un numero compostodal valore trovato per l’MSB, 1 per il bit di peso MSB-1, 0 per i rimanentibit. Come nel caso precedente, se il confronto indica che il valore d’ingresso èmaggiore del valore di prova, questo significa che il bit MSB-1 deve valere 1, 0nel caso opposto.

La procedura si applica ricorsivamente a tutti i bit che formeranno il valoredigitale d’uscita e, dopo N passi, tale valore viene completamente determinato.

Per eseguire una nuova conversione la procedura deve essere ripetuta com-pletamente. Si ottiene dunque un valore d’uscita ogni N passi. Il blocco logicoutilizzato per la ricerca dicotomica si chiama SAR (Successive ApproximationRegister), è un circuito sequenziale, dotato di clock e di due segnali che servonoper sincronizzare le operazioni con il sistema digitale che controlla il convertito-re. Tali segnali prendono normalmente il nome di SOC, per Start Of Conversion,e EOC, per End Of Conversion. Quando il sistema richiede un campione, attivaSOC. Il campione è disponibile quando il convertitore attiva EOC. Lo sche-ma a blocchi di un convertitore ad approssimazioni successive è riportato infigura 10.41.

La cadenza della conversione (dunque la frequenza di clock del SAR) è limi-tata dal tempo di conversione del DAC e dal tempo di assetto del comparatore.

10.7 Sample & Hold (track & hold)

Il sample & hold (S/H) è un dispositivo che memorizza il valore assunto in undeterminato istante dal segnale analogico posto al proprio ingresso e lo rendedisponibile all’uscita. Effettua cioè un campionamento del segnale d’ingresso(sample) e mantiene costante (hold) il valore del segnale d’uscita per un tempoprefissato. In tale modo il convertitore A/D che solitamente segue il S/H puòeffettuare la conversione agendo su un segnale costante.

Come si può notare in figura 10.42, il S/H è un sistema misto analogico-digitale: infatti possiede un ingresso analogico per il segnale da campionare,

315

6Va

c



+

− SAR

?

DAC

-

EOC

SOC

c

6Vd

c

CLK

c

!!aa

Figura 10.41: Convertitore ad approssimazioni successive.

6

c c

6Ve

c

6Vu

c

S/H

Figura 10.42: Schema a blocchi di un Sample & Hold.

un’uscita analogica, ma anche un ingresso di comando digitale che stabiliscequando effettuare il campionamento (fase di sample o di tracking) e quan-do mantenere costante in uscita il valore precedentemente campionato (fasedi hold).

In figura 10.43 è esemplificato il funzionamento del circuito. Esistono duefasi di funzionamento statiche: fase di sample e fase di hold e due transizioni: dasample a hold e da hold a sample.

Teoricamente in fase di sample il segnale di uscita dovrebbe seguire esat-tamente il segnale di ingresso (da qui la denominazione alternativa di Track&Hold), mentre in fase di hold il segnale dovrebbe essere perfettamente costan-te. Inoltre idealmente il tempo di campionamento (cioè la durata della fase disample) dovrebbe essere nullo.

I circuiti reali hanno ovviamente delle non idealità e impongono delle li-mitazioni alle caratteristiche del segnale che possono trattare correttamente.Analizziamo singolarmente le due fasi di lavoro e le due transizioni evidenziatesopra.

10.7.1 Fase di sample

In fase di sample il dispositivo si comporta come un amplificatore a guadagnounitario. Ha quindi tutte le limitazioni di un voltage follower, su cui non ci

316

t

Vu Ve,

VuVe

t

SAMPLE HOLD SAMPLE HOLD

S

ON

OFF

Figura 10.43: Funzionamento di un Sample & Hold.

rrr

6Ve6Vu

6

S/H

c c

Cm

c c

Figura 10.44: Circuito di principio di un S/H

soffermeremo:

• limite di dinamica d’ingresso

• errore di guadagno

• errori di offset

• limite di banda passante

• limite di slew-rate

10.7.2 transizione sample-hold

Occupiamoci ora della transizione da Sample a Hold. Il passaggio tra le due fasiè imposto da una transizione dell’ingresso digitale di comando (in figura 10.43è una transizione alto-basso, ma ovviamente il senso dipende da come vienerealizzato il circuito). Trattandosi di un dispositivo fisico, tale comando vieneinterpretato con un certo ritardo. Per comprendere il funzionamento del circuito

317

occorre rifarsi ad un modello semplice di S/H (figura 10.44). Il sistema ideal-mente è composto da un interruttore pilotato dal segnale digitale di comando eda un condensatore che lavora da elemento di memoria per la tensione d’ingres-so. Questa è una rappresentazione troppo semplificata in quanto il condensatoredeve essere isolato dal carico per evitare che si scarichi in fase di hold, così co-me l’ingresso non può essere collegato direttamente al condensatore in fase disample per evitare problemi dovuti all’impedenza non nulla del generatore diingresso.

La commutazione dell’interruttore non avviene in tempo zero, ma in un tem-po detto tempo di apertura come si vede in figura 10.45. Il tempo di aperturainoltre non è completamente noto, in quanto dipende sia dalle caratteristichedel circuito sia dalle condizioni di utilizzo (ambientali, livello di tensione d’in-gresso, ecc.). E’ possibile caratterizzare il tempo di apertura in modo statistico,determinando un valore medio e un’incertezza, la cui ampiezza è detta jitterd’apertura tjA. Il valore medio del tempo di apertura è noto e compensabile,non così l’incertezza. Per conoscere l’entità dell’errore sulla tensione d’uscitadovuto all’incertezza, vorremmo che questa fosse espressa in tensione, non cometempo.

Figura 10.45: Errori nella transizione da Sample a Hold.

E’ possibile stimare il massimo errore possibile sull’uscita considerando lamassima variazione del segnale d’ingresso dal valore voluto durante il jitterd’apertura. Poiché il segnale varia al massimo come il suo slew-rate, otteniamo:

ǫjA = SRVetjA

Un altro problema è dovuto alle non idealità dell’interruttore in fase diapertura. Usando dei MOS come interruttori, il comportamento non ideale èprincipalmente dovuto alle capacità parassite, come mostrato in figura 10.46

Il passaggio da sample a hold avviene variando la tensione di gate del MOS.Dunque anche la VGS subisce una variazione analoga; essendoci però un conden-satore parassita tra gate e source del transistor, tale variazione non può avveniresenza una variazione della carica immagazzinata in CGS , che si può calcolarecome ∆Q = CGS∆VG. Tale carica non può che spostarsi sul condensatore dimantenimento e provocare una variazione della tensione ai capi dello stesso:

∆Vu =CGS

CM + CGS∆VG.

318

CDS

CGS

r r

r

CapacitàParassite?

?Cm

Capacità diMantenimento

?

Figura 10.46: Capacità parassite nei MOS.

Ma CGS ≪ CM e quindi

ǫP = ∆Vu ≃ CGS

CM∆VG ≃ ∆Q

CM

Questo errore fa sì che la tensione campionata sia più o meno alta della tensioned’ingresso. Tale errore è denominato errore di piedistallo.

Si dovrà inoltre tener conto anche di un tempo di assetto prima di poterleggere la tensione d’uscita. Tale tempo è dovuto alla risposta al transitorio delcircuito.

10.7.3 fase di hold

Analizziamo ora la fase di Hold. In questa fase vorremmo mantenere il valoredella tensione costante nel tempo. Il condensatore però potrebbe essere affettoda correnti di perdita che modificano la tensione ai suoi capi. Inoltre gli eventualialtri elementi connessi al condensatore (es, amplificatori operazionali) possonoavere delle correnti di polarizzazione. L’errore complessivo dovuto alla varia-zione della carica sul condensatore per effetto delle correnti circolanti nel nodoè detto errore di decadimento. Per calcolarlo supponiamo che tutte le sorgentidi errore siano sommate in una corrente totale di perdita IT perd. La situazioneequivale alla presenza di un generatore di corrente costante, quindi ai capi delcondensatore si ha una rampa di tensione. L’errore di decadimento è allora:

ǫD =IT perd

CMtconv

dove tconv è la durata della fase di hold e coincide normalmente con il tempo diconversione del convertitore A/D connesso in cascata al S/H.

Esiste un’altra causa d’errore dovuta alla capacità parassita dell’interruttoreposta a cavallo dello stesso (figura 10.46), CDS . Tale condensatore permette ilpassaggio di una certa quantità di corrente attraverso l’interruttore anche sel’interruttore stesso è aperto. Questo genera un errore di feedthrough. Tale er-rore dipende dalle variazioni del segnale d’ingresso durante la fase di hold, dalvalore del condensatore CDS e dal valore di CM . E’ possibile valutare quanti-tativamente il massimo errore a partire dallo slew rate del segnale d’ingressoe approssimando la formula come per l’errore di piedistallo in quanto i duecondensatori sono di valore molto diverso:

ǫF T =CDS

CMSRVe

tconv

319

Gli errori in fase di hold sono visualizzati in figura 10.47.

t

Effetto deldecadimento

Decadimentoe feed through

Figura 10.47: Errori nella fase di Hold: decadimento e feedthrough.

10.7.4 transizione hold-sample

Analizziamo ora la transizione da Hold a Sample. Il segnale d’uscita deve tornarea inseguire il segnale d’ingresso, che durante la fase di hold può essere cambiatodi molto dal valore memorizzato. La tensione d’uscita non può però portarsiistantaneamente al valore determinato dal segnale d’ingresso per le limitazioniintrinseche degli elementi attivi contenuti nel circuito, tra cui slew-rate degliamplificatori operazionali e massima corrente d’uscita che può essere iniettatanel condensatore di mantenimento.

Il tempo che passa dal comando di sample all’istante in cui l’uscita del S/Hentra in una fascia ampia ±1/2 LSB del segnale d’ingresso ed è detto tempo diacquisizione. La situazione è mostrata in figura 10.48.

t

HOLD SAMPLE

Fascia dierrore

Tempo di acquisizione

Figura 10.48: Errori nella transizione da hold a sample.

10.7.5 circuiti per sample & hold

Finora abbiamo ipotizzato un circuito di sample & hold simile a quello rap-presentato in figura 10.44. Abbiamo già detto che questo circuito non funzionain modo adeguato, perchè è sensibile alla resistenza di uscita del circuito chegenera il segnale d’ingresso RS e alla resistenza di carico RL. Quando chiudia-mo l’interruttore (fase di sample), RS e RL sono in serie e si crea un partitorecon il risultato che il segnale campionato non è il segnale di ingresso ma unsegnale attenuato. Inoltre RS , in serie alla RON dell’interruttore, crea problemidinamici perché accoppiandosi a CM crea un filtro passabasso con conseguentilimitazioni di banda passante e di velocità di acquisizione. In fase di hold la RL

320

.......

................

.........................................................................................................................................

+

Ve


Rg



−

+

rc

CM ppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp


−

+


RL

6Vu

Figura 10.49: Circuito di Sample & hold con due voltage follower.

.......

.................

........................................................................................................................................

+

Veppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp

ppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp1+

−

rc

CM


ppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppppp2+

−

6Vu

cr

r

pppppppppppppppppppppppppppppppp

pppppppppppppppppppppppppppppppp pppppppppppppppppppppppppppppppp

pppppppppppppppppppppppppppppppp

c

Figura 10.50: Circuito di Sample & hold a integratore.

scarica il condensatore di mantenimento contribuendo all’errore di decadimento.Bisogna disaccoppiare la sorgente dall’interruttore e il condensatore dal carico.Una prima idea consiste nell’aggiungere due voltage follower, come mostrato infigura 10.49. Questo circuito non è ancora ottimale sotto due punti di vista:da un lato la RON del MOS e il condensatore di mantenimento formano unfiltro passabasso con le solite conseguenze, dall’altro il MOS si trova con draine source sul percorso del segnale. La sua RON varia con il livello del segnaled’ingresso e così le prestazioni del circuito. È possibile ovviare a quest’ultimoproblema sostituendo il MOS con un analog switch (cioè con NMOS e PMOSin parallelo, pilotati da un segnale complementare), mentre il primo problemasi risolve modificando il circuito in modo da inserire l’interruttore nella rete diretroazione di uno dei due voltage follower.

Esiste però una soluzione alternativa, che risulta la più utilizzata nei Sample& Hold reperibili in commercio. Il circuito è mostrato in figura 10.50.

Ho sempre due operazionali ma il secondo è un integratore invertente conla CM in reazione. Quando chiudo l’interruttore la reazione intorno al primooperazionale fa funzionare il circuito come un voltage follower e il condensatoreCM , avendo un capo a massa virtuale e l’altro alla tensione di uscita, memorizzala tensione di ingresso.

Aprendo l’interruttore, l’operazionale 1 satura e il secondo integra zero, man-

321

tenendo la tensione d’uscita costante e pari all’ultimo valore letto della tensioned’ingresso. I diodi servono ad evitare che, con interruttore aperto, la tensioneai capi dell’interruttore si allontani troppo dal valore assunto in fase di sample(0 V). In questo modo si velocizza la transizione Hold-Sample e si riduce l’effettodell’errore di feedthrough. Si noti il segno della reazione: essendo l’integratoreuno stadio invertente, per avere reazione complessivamente negativa, la reazionesul primo operazionale deve essere riportata sull’ingresso non invertente.

Concludiamo il discorso sui S/H analizzando in quale caso questi circuitidebbano essere usati in un sistema di acquisizione dati. Quando il convertitoreA/D richiede che il segnale di ingresso resti costante per il tempo di conversione,in generale occorre un S/H per campionare l’ingresso. Si può evitare di inserireil S/H se il segnale non ha variazioni significative durante il tempo di conver-sione. Se ad esempio l’ingresso del convertitore fose collegato a un sensore ditemperatura non avrei bisogno di S/H perché in pochi microsecondi la tempe-ratura ha normalmente variazioni infinitesime. Se ho invece segnali di ingressocon slew rate SRi elevato, ho bisogno di usare un S/H. Possiamo dire che NONho bisogno del S/H se

SRi ≤ 12

LSBT conv

322

Elettronica Applicata

Documents

Transcript of Elettronica Applicata