http://www.eetrend.com/technology/100046837

力科示波器基础应用系列之九--- 电源噪声测量的挑战及解决之道HCUNI 张昌骏 （张昌骏的联系方式： zhang@hcuni.com ）Teledyne LeCroy 汪进进当今的计算机、PAD、手机、通信系统设备等电子产品，处理速度越来越快，运算能力越来越强，其电源的设计也越来越复杂。进入 21 世纪后，芯片的制作工艺由 0.18um 逐步升级到了 95nm、65nm、45nm，晶体管的集成度更高、主频更高、供电电压更低，这给产品的电路设计与调试带来了更大的挑战。在 90 年代，芯片的供电通常是 5V 和3.3V，使用 CMOS 或 TTL 电平，而现在，很多数字电路芯片的核心电压以及 IO 电平都小于 3.3V，以最常用的内存芯片为例，最古老的 SDR SDRAM 供电电压为 3.3V，DDR SDRAM 为 2.5V，DDR2 为 1.8V，DDR3 为 1.5V，而最新的 DDR4 的供电电压为1.2V，其 VREF 只有 0.6V。这些电路的供电电压越来越小，对电源噪声的要求也更加严格，如何设计低噪声的电源、并且准确测量其电源噪声非常关键，本文将从电源完整性（Power Integrity，简称 PI）的角度，简要分析电源噪声测试中可能遇到的问题和相应的解决方法。电源噪声与PDN在通信、计算机产品中，不论是 CPU、GPU、FPGA、DDR3，其芯片内部都有成千上万的晶体管，芯片内不同功能的电路有不同电源，比如核心电路的电源 VCore、输入输出缓冲（IO Buffer）的电源、内部时钟或 PLL 的电源等等，这些电源都来自于单板的上直流稳压电源模块。下图 1 为某芯片的电源分布网络（Power Distribution Network，简称 PDN）示意图，芯片的供电环路从稳压模块 VRM（Voltage Regulator Module）开始，经过 PCB 上电源地网络、芯片的 ball 引脚、芯片封装的电源地网络，最后到达 IC 上的硅片。

当芯片上各种功能电路同时工作时，稳压电源模块 VRM 无法实时响应负载对于电流需求的快速变化，芯片上的电源电压发生跌落，从而产生电源噪声，为了保证输出电压的稳定，需要在封装、PCB 上使用去耦电容和合理的电源平面与地平面对。从目前电源完整性分析的角度看，业内普遍认为在 PCB 上可以处理到几百兆赫兹 PI 问题，更高频率的电源完整性问题需要在芯片和封装设计时解决。原因在于：

在板级 PI 设计时，需使用容值较小、等效串联电感（ESL）较小的陶瓷电容来去耦，比如 0603 封装的 0.1uf、10nf 电容，但是电容的 PWR/GND 布线、过孔带来的寄生电感会增大电感，使去耦电容的有效工作频率降低，很难超越几百 MHz； 即使板级 PI 设计能解决 GHZ 的 PI 问题，电源的电流还需经过芯片焊接到 PCB 的 ball、封装上的电源/地平面，到达用电的晶体管还有较长的距离，效果不大。PI 设计时把高于几百 MHz 的去耦放到了芯片和封装上，PCB 上解决 kHz – 几百 MHz 的去耦问题。因此，对于板级的电源噪声测试，使用带宽 500M 以上的示波器足够了。由于篇幅有限，关于芯片级 PI 和板级 PI 设计、去耦电容选择等，建议查阅电源完整性书籍。电源噪声（Power Noise）与电源纹波(Power Ripple)电源噪声与纹波是工程师经常遇到且容易混淆的两个概念，尽管是非常普及的测试项目，但是还没有国际协会和标准组织定义如何测量 DC 电源的电源纹波和噪声。如下图 2所示为直流电源输出部位测量到的纹波和噪声示意图，蓝色波形为纹波，红色波形为噪声，通常纹波的频率为开关频率的基波和谐波，而噪声的频率成分高于纹波，是由板上芯片高速I/O 的开关切换产生的瞬态电流、供电网络的寄生电感、电源平面和地平面之间的电磁场辐射等多种因素产生的。近年来，业界已逐渐统一认识，认为在 PDN (Power Distribution Network)的 source 端 (VRM Voltage Regulator Module) 测量的是电源 输出的纹波，而在 sink 端（芯片）测量的是电源噪声 。对于电源纹波的测量，业界常用示波器限制 20M 带宽后，测量的 DC 电源输出的波形峰峰 值即为电源纹波。建议在以下几种情况时测量电源纹波（带宽限定为 20MHz ）： 电源芯片厂商的数据手册规定时 测量 AC-DC 电源时，比如 ATX 电源的输出 测量稳压电源模块输出时 测量直流参数时，或板上电路工作速率很低时

从 PI 的角度来看，无论是线性 LDO 电源、还是开关电源，都只能提供低频段（kHz-MHz）的稳定电源输出，电源的高频部分是依靠 PCB、封装以及芯片内具有快速充电、放电功能的电容来实现的。当板上芯片工作速率在几十MHz 以上时，必须测量电源噪声，探测点尽量要靠近待测试芯片的电源引脚。

电源噪声测量的几大挑战由于低电压电源的噪声要求越来越严格，比如 JEDEC规范中规定了 DDR3 的 VREF 的电源噪声在+/-1%VDD 以内（如上图 2 ）， 1.5V x 1% = 15mV ，即电源噪声的峰峰值不 大于 30mV ；而 Xilinx 的 Virtex-7 FPGA 要求电源供电在 10kHz-80MHz范围内电压变化峰峰值不超过 10mV。测量这类噪声较小的电源非常具有挑战，而以下几点会影响到电源噪声测量的准确性：1. 示波器的底噪和量化误差2. 使用衰减因子大的探头测量小电压3. 探头的 GND 和信号两个探测点的距离过大4. 示波器通道的设置下面将通过实测或理论分析，逐一介绍影响电源噪声测量的几种因素。示波器的底噪和量化误差当待测试信号比较微弱时，对示波器的底噪要求更高了，如果示波器的本底噪声接近于待测试信号，就无法保证仪器的测试精度了。HDO4000 相比常规的实时示波器，使用了更低噪声的放大器，因此其底噪远低于其他示波器，此外，HDO4000 使用了 12位的ADC，比常规的 8位ADC 的示波器有更高的分辨率和更低的量化误差。另外，测量微弱信号时，为了避免量化误差，尽量使用较小的垂直刻度，比如 5mv 和2mv，在这种刻度下，某些型号的示波器的偏置电压只能在+/-1V 以内调节，无法直接测量高于 1V 的电源噪声，而 HDO4000 示波器在 5mV 时垂直偏置电压可在+/-4V 内调节，可以满足多种低电压电源的噪声测量。

使用衰减因子大的探头测量小电压工程师在测量电源噪声时，经常使用有源探头或者无源探头直接探测靠近待测试芯片的电源和地网络，由于常规的无源探头或有源探头的衰减因子为 10，和示波器连接后，垂直刻度的最小档位为 20mV，在不使用 20M 低通滤波器时，示波器和探头的本底噪声峰峰值约为 30mV。以 DDR2 的 1.8V 供电电压为例，如果按 5％来算，其允许的电源噪声为90mV，探头的噪声已经接近待测试信号的 1/3，所以，用 10 倍衰减的探头是无法准确测试 1.8V/1.5V 等小电压，需要使用 1：1 的无源传输线探头来测量此类低电压电源的噪声。探头的GND 和信号的距离过大在电源噪声测试时，探头的 GND 和信号两个探测点的距离也非常重要，当两点相距较远时，待测试信号（即电源噪声）的环路较大，由于探测点很靠近高速运行的芯片，近场辐射较大，所以会有很多 EMI 噪声辐射到探头的信号回路中（如图 4 所示），使得示波器测得的波形包括了其它信号分量，导致错误的测试结果。所以要尽量减小探头的信号与地的探测点间距，减小环路面积。

示波器通道的设置在电源噪声测试中，还存在示波器通道输入阻抗选择的争议。示波器的通道有 DC50/DC1M/AC1M 三个选项可选。一些工程师认为应该使用 1M 欧的输入阻抗，另一些认为 50 欧的输入阻抗更合适。在芯片端的电源和地阻抗通常是毫欧级别的，高频的电源噪声从同轴电缆传输到示波器通道后，当示波器输入阻抗是 50 欧时，同轴电缆的特性阻抗 50 欧与通道的完全匹配，没

有反射；而通道输入阻抗为 1M欧时，相当于是高阻，根据传输线理论，电源噪声发生反射，这样，导致 1M 欧输入阻抗时测试的电源噪声高于 50 欧的。在下面的测试中验证了这一观点。我们使用了某 1G 带宽的示波器测量某机顶盒内某芯片的电源噪声，示波器采样率为2.5GS/s，时基为 1ms/div，通道带宽为 1G，通过 ERES 函数限制带宽为 625MHz，探头为 1 倍衰减的传输线探头，示波器通道分别设为 DC1M 和 DC50，记录测试数据，图 5 为 DC50 加上 625M 低通滤波器后的电源噪声测试结果，其平均值为 21.573mV。表 2 为改变通道阻抗和带宽的 4 种组合下的电源噪声以及电源电压均值。

可以看到， 通道阻抗为 1M欧、带宽为 625MHz 时，电源噪声为 24.1mV；通道阻抗为50欧、带宽为 625MHz 时，电源噪声为 21.573mV；可见，通道阻抗为 1M欧时电源噪声测量结果大于 DC50 的。 所以，测量电源噪声是需要选择DC50，测量电源的直流电压要选更高阻抗的 DC1M。

测试电源噪声时，示波器的采样率建议设置为 2Gs/s 以上以采集到高频段的噪声。时基设置为 1ms/div 以上以捕获大于 10ms 的波形。如果捕获的时间长度不够，则会导致测量结果偏差较大。开关电源系统通常是 AC-DC-DC 的变换过程。AC 源于电网电压，是一种源效应，经过闭环控制后仍然很难消除。电网电压的频率是 50Hz，整流之后是 100HZ。电源纹波测量应完整地包含 100HZ 的低频周期。电源噪声测量的解决之道考虑到以上几种影响噪声测量的因素，HDO4000 示波器加上 1：1 无源传输线探头，通道阻抗设为 DC50 是目前最好的测量电源噪声方案。HDO4000 为 12 比特分辨率的高清示波器，能提供更高的分辨率，更小的量化误差，更灵活的偏置电压设置、更低的底噪。如下图 6 为 HDO4000 示波器使用 1：1 无源探头测量某机顶盒的电源噪声测试结果，可以看到，电源电压为 1.27V，其电源噪声峰峰值不超过 18.22mV，统计后的平均值为16.2575mV。在图 5 和表格 2 中，使用普通 8位ADC 示波器测量相同电源，得到的电源噪声分别为 21.573mV 和 22.371mV，很可能是由于后者的底噪较大引起的。同时，使用了示波器独特的频谱分析软件，在频域中实时观察电源噪声的主要来源。从图中左侧的列表中可以看到，噪声频谱的第一个峰值频点为 332KHz，应该是板上 332KHz的开关电源引入的，该频点的幅度比其他峰值频点大 20dB，说明它是噪声的主要来源；另外，还可以看到 200MHz 的频点，应该是板上 200MHz 的时钟引入的噪声。

如果使用常规实时示波器测量电源噪声，当垂直刻度调到 5mV/div 时，偏置电压可能在1V 以内，无法测量大于 1V 的电源，通常，在 1：1 的无源传输线探头中串联隔直电容，

把待测试信号隔直后就可以测量了。这种测试方法的缺点为隔直电容会影响测试结果，选择不同的电容可能有不同的测试结果，增加了测试的不确定性。对于低电压电源的噪声测试，以下为各种测试方案，排前面的为优选的测试方案。1. 低噪声 12位ADC 示波器 HDO4000 + 1倍衰减无源传输线探头2. 常规 8位ADC 示波器 + 1倍衰减无源传输线探头3. 常规 8位ADC 示波器 + 隔直电容 + 1倍衰减无源传输线探头综上所述，方案 1 是准确测量电源噪声的最佳选择，对于方案 3 中隔直电容的选择，笔者在另一篇文章会予以分析，也欢迎读者参与讨论！参考文献：1, Ericsson Design Note – Output ripple and noise measurement methods for Ericsson power modules.

2, Madhavan Swaminathan, A.Ege Engin, "Power Integrity Modeling and Design for Semiconductors and Systems".

力科示波器基础应用系列之十 --- 电源噪声探测HCUNI 张昌骏Teledyne LeCroy 汪进进在板级的电源噪声测试时，选择准确的探测方案是非常关键的，在笔者的《电源噪声测量的挑战及解决之道》中，详细的介绍了电源纹波、电源噪声、电源配送网络（Power Distribution Network，简称 PDN）的相关概念以及推荐的电源噪声测试方案，读者也可参考 PI牛人 Istvan Novak 的这篇文章（见参考文献一），他推荐在板级测量 PDN 噪声的最佳方案也是用 1:1 的无源 50欧传输线探头，在文中，使用了三种方案测量主板上CPU 的电源噪声，最佳的方案还是 1倍衰减的无源 50欧传输线探头，如图 1所示。

使用无源的 50欧传输线探头时，示波器的通道设为 DC50欧；由于是在板级测量电源噪声，使用带宽 500MHz 以上的示波器即可；采样率为 2.5GSa/s，可以实现 1.25G 的奈奎斯特带宽；示波器时基设为 1ms/div，可以一次捕获 10ms 时长的信号，完整的测量 1个工频周期内的噪声（交流电 50Hz 通过 AC-DC-DC转换后，整流与稳压后为 100Hz，其周期为 10ms），此时，示波器的存储深度为 25Mpts。无源50欧传输线探头在电源噪声测试时，探测点通常为靠近 IC 的电源和地焊盘，比如 IC附近的去耦电容的两个 pin。一种方法是直接焊接同轴电缆到 POWER 和 GND 的焊盘上测试电源噪声，这是一种低成本的方案，缺点是每测量一次都需要重新焊接，效率较低；另一种替代的方案是使用定制的无源传输线探头。如图 2所示为和创定制的无源传输线探头，其探针可直接点测 0603 电容的两端，测量电源噪声非常方便快捷。该探头有直流耦合和交流耦合两种选择，如果使用的示波器必须隔直后测量电源噪声，可以使用后者。

对于低电压电源的噪声测试，以下为各种测试方案，排前面的为优选的测试方案。1. 低噪声 12位ADC 示波器（比如 HDO4000） + 1倍衰减无源传输线探头2. 常规 8位ADC 示波器 + 1倍衰减无源传输线探头3. 常规 8位ADC 示波器 + 隔直电容 + 1倍衰减无源传输线探头使用方案 3 的原因是：由于部分实时示波器的垂直刻度为 5mV/div 时，偏置电压在 1V 以内，无法测量高于 1V 的电源噪声，所以，需要使用隔直电容隔离电源噪声的直流成份后再测量。这种测试方法的缺点为隔直电容可能会影响测试结果，选择不同的电容可能有不同的测试结果，接下来将分析不同隔直电容时的噪声测试结果，供读者参考。

从电路理论来分析，在图 3 中的隔直电容与示波器的 50欧电阻组成的电路是一个带通滤波器，在低频时，可忽略电容的等效串联电感 ESL，隔直电容与示波器通道的 50欧电阻组成 RC 电路，其低频的 3dB截至频率为 ，随着频率升高，电容的 ESL 以及探头中的寄生电感的影响越来越大，电感的感抗随着频率增加而增大，其高频的 3dB截至频率跟探头和电容的寄生电感相关，接下来我们使用 SPICE软件来仿真三种不同隔直电容时的频响曲线。下表 1 为 Murata 的三种陶瓷电容的等效串联电阻 ESR 和等效串联电感 ESL，为了便于分析问题，在仿真和计算过程中做了一些简化，没有考虑在不同 DC BIAS 电压时电容容值的变化，也没有考虑探测部位、表贴电容引入的寄生电感，使用 HSPICE仿真频响曲线结果如下图 4所示：

图 4 中，X轴为频率的对数坐标，Y轴为幅度，黄色、红色、灰色依次为100uf、1uf、10nf 电容时电路的频响曲线，容值越大，电路低频截至频率越低，图 4 中3个marker 为 3根曲线的 3dB 低频截至频率点。可见，100uf 的低频截至频率为31.7Hz，1uf 电容的低频截至频率为 3.17KHz，10nf 电容的低频截至频率约为318KHz。如果没有仿真软件，也可以通过公式直接计算，如下计算了 100uf 电容的低频截至频率，与仿真结果完全一致。

由于开关电源噪声在几百 KHz，因此，建议使用 1uf 以上的隔直电容。在上面的电路仿真与计算时，为了简化电路的计算与分析，忽略了如下因素：1. 从 DUT 的探测点到示波器通道的 50欧同轴电缆2. 探针、表贴电容引入的寄生电感3. 陶瓷电容在不同 DC偏置电压时容值会变化针对以上3因素的解释为：1. 测试所用电缆的长度通常在 0.5米以上，目前常用的这类电缆带宽都在 1G 以上，通过仿真分析，对上述电路频响影响有限，只会在频响曲线中高于几百 MHz 的频段产生幅度较小的振荡；2. 寄生电感增大时会降低高频截至频率，图 4 中频率响应右边的滚降曲线会向低频方向移动；3. 容值较大的电容在有 DC 电压偏置时，容值变化较大，比如上面的 Murata 的 100uf 电容（1210/X5R/6.3V），加 1.5V偏置电压时，容值只有 53uf，几乎少了一半，因此，测量电源噪声时，需要核对所用隔直电容的相关参数

总结：对于低电压电源噪声测试，最理想的测试方法时使用低噪声的示波器加 50欧的无源传输线探头，如果所用示波器必须加隔直电容时，需选择合适的电容，避免隔直电容过滤部分待测试的噪声。参考文献：1， Istvan Novak, “Quiet Power: What's the Best Method for Probing a PDN?”2， 张昌骏,汪进进, “电源噪声测量的挑战及解决之道”