微电子技术发展的

规律及趋势

北京大学

Moore定律

Moore定律

1965年Intel公司的创始人之一Gordon E. Moore预言集成电路产业的发展规律

集成电路的集成度每三年增长四倍，

特征尺寸每三年缩小 倍 2

2003

2001

0.13µm

Source: Intel

Moore’s Law … Continues to Power the Net

2005

65nm

2009

32nm

2007

45nm

70n

m

30nm

20nm

15nm

Raised

Source / Drain

<30nm

Silicon

Oxide

Gate

High-k Gate

Dielectric

Terahertz Transistor Structure

Fully Depleted

Channel

90nm

0.35µm

0.25µm

0.18µm

1999

1997

1995

.13mm

50n

m

.20mm

.35mm

1.E+9

1.E+8

1.E+7

1.E+6

1.E +5

1.E+4

1.E+3 ’70 ’74 ’78 ’82 ’86 ’90 ’94 ’98 ’2002

芯片上的体管数目 微处理器性能

每三年翻两番 Moore定律：

i8080:6,000

m68000:68,000

PowerPC601:2,800,000

PentiumPro: 5,500,000

i4004:2,300

M6800: 4,000

i8086:28,000

i80286:134,000 m68020:190,000

i80386DX:275,000 m68030:273,000

i80486DX:1,200,000 m68040:1,170,000

Pentium:3,300,000 PowerPC604:3,600,000

PowerPC620:6,900,000

“Itanium”:15,950,000

Pentium II: 7,500,000

微处理器的性能

100 G

10 G

Giga

100 M

10 M

Mega

Kilo 1970 1980 1990 2000 2010

Peak

Advertised

Performance

(PAP) Real Applied

Performance

(RAP)

41% Growth

8080 8086 80286 80386 80486

Pentium

PentiumPro

集成电路技术是近50年来发展最快的技术

微电子技术的进步

按此比率下降，小汽车价格不到1美分

年 份

特征参数1959 1970-1971 2000 比率

设计规则mm 25 8 0.18 140

电源电压

VDD(伏）5 5 1.5 3

硅片直径尺寸

（mm）5 30 300 60

集成度 6 2103 2109 3108

DRAM密度（bit) 1K 1G 106

微处理器时钟频

率(Hz)750K 1G >103

平均晶体管价格$ 10 0.3 10-6 107

2005 版 ITRS

Moore定律

性能价格比

在过去的20年中，改进了1,000,000倍

在今后的20年中，还将改进1,000,000倍

很可能还将持续 40年

信息技术发展的三大规律

摩尔定律即电子定律：集成电路的集成度每18个月翻一番；

超摩尔定律即光子定律：光纤传输的数据总量每9个月翻一番；

迈特卡夫定律：网络的价值以联网设备数的平方关系成正比

按比例缩小(Scaling-down)定律

等比例缩小(Scaling-down)定律

1974年由Dennard

基本指导思想是：保持MOS器件

内部电场不变：恒定电场规律，简称CE律

等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能

电源电压也要缩小相同的倍数

漏源电流方程：

由于VDS、(VGS-VTH)、W、L、 tox均缩小了倍，Cox增大了倍，因此，IDS缩小倍。门延迟时间tpd为：

其中VDS、IDS、CL均缩小了倍，所以tpd也缩小了倍。标志集成电路性能的功耗延迟积PWtpd

则缩小了3倍。

I CW

LV V V Vds ox s GS TH DS DS m 2

ox

oxox

tC

0

tV C

Ipd

DS L

DS

oxL WLCC

恒定电场定律的问题

阈值电压不可能缩的太小

源漏耗尽区宽度不可能按比例缩小

电源电压标准的改变会带来很大的不便

恒定电压等比例缩小规律(简称CV律)

保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小

按CV律缩小后对电路性能的提高远不如CE

律，而且采用CV律会使沟道内的电场大大增强

CV律一般只适用于沟道长度大于1mm的器件，它不适用于沟道长度较短的器件。

准恒定电场等比例缩小规则，缩写为QCE

律

CE律和CV律的折中，实际采用的最多

随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。

同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例

器件尺寸将缩小倍，而电源电压则只变为原来的/倍

参数 CE(恒场)律 CV(恒压)律 QCE(准恒场)律

器件尺寸L, W, tox等 1/ 1/ 1/

电源电压 1/ 1 /

掺杂浓度 2

阈值电压 1/ 1 /

电流 1/ 2/

负载电容 1/ 1/ 1/

电场强度 1

门延迟时间 1/ 1/2 1/

功耗 1/2

3/

2

功耗密度 1 3

3

功耗延迟积 1/3 1/

2/

3

栅电容

面积 1/2 1/

2 1/

2

集成密度 2

2

2

微电子技术的

三个发展方向

硅微电子技术的三个主要发展方向

特征尺寸继续等比例缩小

集成电路(IC)将发展成为系统芯片(SOC)

微电子技术与其它领域相结合将产生新

的产业和新的学科，例如MEMS、DNA

芯片等

微电子技术的三个发展方向

第一个关键技术层次：微细加工 目前90nm已开始进入大生产

65nm大生产技术也已经完成开发，具备大生产的条件

当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的产品开发等

在65nm以后的技术代，最关键的加工工艺—

光刻技术还是一个大问题，尚未解决

微电子器件的特征尺寸继续缩小

邻近效应校正(Proximity Effect Correction, OPC) ；移相掩膜(Phase Shift Mask, PSM)技术

第二个关键技术：互连技术

铜互连已在180/130nm技术代中使

用；但是在65nm以后，铜互连与低

介电常数绝缘材料共同使用时的可

靠性问题还有待研究开发

微电子器件的特征尺寸继续缩小

互连技术与器件特征尺寸的缩小

（资料来源：Solidstate Technology Oct.,1998）

22纳米逻辑器件研究：先进互连技术 后端工艺：

先进互连

技术

前端工艺：

CMOS器

件技术

130 nm

2001

90 nm

2003

65 nm

2005

45 nm

2007

先进互连技术的发展趋势与挑战

互连技术的核心问题是延迟、串扰和性能下降等。互连发展的基本要求是，随着器件的不断微缩化，达到芯片高速传输的 性 能

要求。

互连的RC延迟问题

RC延迟：

随着特征尺寸下降，互连长度急剧增加：11层金属，总长数十公里。

1 mm长金属互连的RC延迟：

65纳米节点(2007)，111 ps，相应于晶体管本征延迟的6倍；

32纳米节点(2013)，970 ps，相应于晶体管本征延迟的30倍。

互连的主要技术挑战

满足以下要求的新互连材料和工艺

高电导率金属连线；

低介电常数的金属层间绝缘介质材料；

工艺集成和材料表征手段。

全局布线布局尺寸微缩的拓展性：传统的尺寸微缩方案已不能满足电路要求

材料的革新/创新；

加速设计和封装的策略研究；

非常规的互连理念和方案。

互连可靠性：侦测、测试、仿真及机理研究以达

到控制由于新材料和机构的应用所产生的失效

局域互连的主要技术瓶颈

Year of production 2005 2007 2010 2013 2016

M1 half pitch (nm) 90 65 45 32 22

Total length (m/cm2) 1019 1439 2000 2500 3125

Eff. Cu resistivity (mcm) 2.53 2.73 3.10 3.52 4.2

Barrier thickness (nm) 7.3 5.2 3.3 2.4 1.7

ILD bulk dielectric const. 2.7 2.4 2.2 2.0 1.8

Intermediate wiring pitch (nm) 200 140 104 80 64

Interconnect RC delay (ps) for

1 mm intermed. Cu wire

355 682 1413 2436 3504

(2005 Edition of Int’l. Technology

Roadmap for Semiconductors)

为了补偿铜线电阻率的增加，扩散阻挡层厚度必需大幅度减小

可制造的工艺解决方案：正在优化中

可制造的工艺解决方案：已知

可制造的工艺解决方案：未知

全局互连的延迟

运用并行系统架构来减少长距离互连

Intel的8核CPU

全局连线：基本不随器件尺寸缩小而缩短， R C

延迟增加显著。

局部连线：随器件尺寸缩小而缩短，R C

延 迟 增

加较缓；

三维架构垂直集成

CPU1 CPU2

L2 缓存

CPU1

CPU2

L2 缓存

CPU1 CPU2

L2 缓存

CPU1

CPU2

L2 缓存

三维SOC集成

三维SOC集成（More than Moore） 功能：逻辑、存储器、RF、MEMS器件、光电等。

异质工艺：CMOS、SiGe RF、BiCMOS、Bipolar、高频GaAs、 以及MEMS工艺等。

ASIC

微传感器/执行器

RF IC

DSP

光电 IC

微处理器 光电成像

SRAM

DRAM

Flash

传感器/光电器件阵列

模拟电路/数模转换

闪存Flash

动态存储器DRAM

高速缓存Cache

处理器 CPU

RF模块

第三个关键技术 新型器件结构

新型材料体系 高K介质

金属栅电极

低K介质

SOI材料

微电子器件的特征尺寸继续缩小

CMOS技术延伸的可能解决方案

新材料

新结构

新工艺

22纳米CMOS器件对新材料、新结构的需要

IC技术对材料的需求

(A. E. Braun, Semiconductor International, Feb. 2001)

IC技术对材料的需要 新材料、新器件结构需要

金属栅电极金属栅电极

平面MOS器件

3维MOS器件

新型器件结构：为什么需要新型器件结构？

当器件栅长LG不断缩短时, 必须要控制漏电流

漏电往往发生在远离栅极的体内

把这个“体”去掉! S

G

D

Drain Source

Gate

Lg

超薄体(UTB)

MOSFET Buried Oxide

Source Drain

Gate

Substrate

“Silicon-on-Insulator”

(SOI)Wafer

新型器件结构： 超薄体MOSFET

漏电流可以通过使用薄体有效地得以控制（TSi < LG

）

超薄体Ultra-Thin Body (UTB)

Buried Oxide

Substrate

Source Drain

Gate

TSi

LG

双栅器件结构有望实现进一步微缩化（至LG <10 nm）

双栅Double-Gate (DG)

Gate

Source Drain

Gate

TSi

未来纳米CMOSFET的潜在解决方案

Φ<14 nm

Φ<10 nm

A B 金属栅极

纳米线沟道 金属源

极

金属漏

极

高k栅介质

侧墙 侧墙 A

B LG<10 nm

d<14 nm

d<10 nm

金属栅

金属栅 纳米线

传统的栅结构

重掺杂多晶硅

SiO2

硅化物

经验关系: LTox Xj1/3

对栅介质层的要求

年 份 1999 2001 2003 2006 2009 2012

技 术 0.18 0.15 0.13 0.10 0.07 0.05

等效栅氧化层厚度(nm) 4—5 2—3 2—3 1.5—2 <1.5 <1.0

栅介质的限制

随着 tgate 的缩小，栅泄漏电流呈指数性增长

超薄栅

氧化层

栅氧化层的势垒

G

S D

直接隧穿的泄漏电流

栅氧化层厚度小于 3nm后

tgate

大量的

晶体管

限制：tgate~ 3 to 2 nm

栅介质的限制

栅介质的限制

等效栅介质层的总厚度： Tox > 1nm + t栅介质层

Tox

t多晶硅耗尽 t栅介质层 t量子效应 + +

由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 0.5nm

由量子效应引起的等效厚度: t量子效应 0.5nm

～

～

限制：等效栅介质层的总厚度无法小于1nm

随着器件缩小致亚50纳米

寻求介电常数大的高K材料来替代SiO2

SiO2无法适应亚50纳米器件的要求

栅介质的限制

SiO2（＝3.9）

SiO2/Si 界面

硅基集成电路发展的基石

得以使微电子产业高速和持续发展

SOI(Silicon-On-Insulator:

绝缘衬底上的硅)技术

SOI技术：优点

完全实现了介质隔离, 彻底消除了体硅CMOS集成电路中的寄生闩锁效应

速度高

集成密度高

工艺简单

减小了热载流子效应

短沟道效应小,特别适合于小尺寸器件

体效应小、寄生电容小，特别适合于低压器件

SOI材料价格高

衬底浮置

表层硅膜质量及其界面质量

SOI技术：缺点

隧穿效应 SiO2的性质

栅介质层Tox <1纳米

量子隧穿模型 高K介质 ?

杂质涨落 器件沟道区中的杂 质数仅为百的量级

统计规律

新型栅结构 ?

电子输运的 渡越时间～ 碰撞时间

介观物理的 输运理论 ? 沟道长度

L<50纳米

L 源 漏

栅

Tox

p 型硅

n+ n+

多晶硅

NMOSFET

栅介质层

新一代小尺寸器件问题

带间隧穿 反型层的 量子化效应

电源电压1V时，栅介质层中电场 约为5MV/cm，硅中电场约1MV/cm

考虑量子化效应 的器件模型 ?

… ...

可靠性

0.1mm Sub 0.1mm

稳定状态情况下的半导体增长率

1997 稳定状态（～2030）

CMOS 技术 0.25μm 0.035μm

年平均增长率 16% 7%

(约为 GDP 增长率的 2 倍)

半导体产业/电子工业 17% 35%

半导体产业/GDP 0.7% 3%

From Chemming Hu, (U.C.Berkely)

2030年后，半导体加工技术走向成熟，类似于现在汽车工业和航空工业的情况

诞生基于新原理的器件和电路

Transistor-like Devices

Devices with a

relatively conventional

field-effect transistor-

like operation, similar

to the MOSFET, but

with the channel being

replaced by

–Carbon nanotubes

–Nanowires

–Organic molecules

碳纳米管晶体管及其电路示意图

1 mm

Molecular Crossbar Circuits

100 mm 10 mm 1 mm 100 nm

2 4 6 8 1 3 5 7

G

E

C

A

H

F

D

B

Memory Test (Writing)

V

A V/2

写入数据

2 4 6 8 1 3 5 7

G

E

C

A

H

F

D

B

Memory Test (Read)

V

A

Memory Test 存储器 R

(10

6 o

hm

)

0.E+00

2.E+02

4.E+02

6.E+02

8.E+02

1.E+03

01001000 01010000 01101001 01101110 01110110 01100101 01101110 01110100

H P i n v e n t

0

1

0

0

1

0

0

0

0

1

1

0

1

0

0

1

0

1

0

1

0

0

0

0

0

1

1

0

1

1

1

0

0

1

1

1

0

1

1

0

0

1

1

0

0

1

0

1

0

1

1

0

1

1

1

0

0

1

1

1

0

1

0

0

Nanotechnolgy, 14, 462(2003)

半导体纳米线组合的逻辑门

微电子技术 100纳米~10纳米

新型半导体器件

MEMS--NEMS系统

微传感器件、微执行器件

从顶层向下

从底层向上

分子和原子级加工

纳米电子器件

量子电子器件

微纳系统集成芯片：集成是关键

微米技术

纳米技术

但真正进行器件研究时，依然需要大量微电子加工手段，例如电极的制作、器件集成等

微电子技术与纳电子技术

正从两个不同的侧面

走向统一：微纳系统芯片

集成电路走向系统芯片

解调/纠错

传输反向多路器

MPEG解码DRAM

DRAM

声频接口

视频接口

IBMCPU

STBP

SCIIEEE1284

GPIO

,etc

DRAM

卫星/电缆

第二代

将来

第三代SOC

System On A Chip

集成电路走向系统芯片

IC的速度很高、功耗很小，但由于

PCB板中的连线延时、噪声、可靠

性以及重量等因素的限制，已无法

满足性能日益提高的整机系统的要求

IC设计与制造技术水平的提高，

IC规模越来越大，已可以在一个

芯片上集成108~109个晶体管

分立元件

集成

电路

I C

系 统 芯 片

System On A Chip

(简称SOC)

将整个系统集成在

一个微电子芯片上

在需求牵引和技术

推动的双重作用下

系统芯片(SOC)与集成

电路(IC)的设计思想是

不同的，它是微电子技

术领域的一场革命。

集成电路走向系统芯片

六十年代的集成电路设计

•微米级工艺 •基于晶体管级互连 •主流CAD：图形编辑

Vdd

A

B

Out

八十年代的电子系统设计

PE L2

MEM Math

Bus Controller

IO

Graphics

• PCB集成 • 工艺无关

系统

•亚微米级工艺 •依赖工艺 •基于标准单元互连 •主流CAD:门阵列 标准单元

集成电路芯片

世纪之交的系统设计

SYSTEM-ON-A-CHIP

•深亚微米、超深亚 微米级工艺 •基于IP复用 •主流CAD：软硬件协 同设计

MEMORY

Cache/SRAM

or even DRAM

Processor Core

DSP

Processor

Core

Graphics MPEG

VRAM M

oti

on

En

cry

pti

on

/ D

ec

ryp

tio

n

SCSI

EISA Interface

Glue Glue

PCI Interface

I/O

In

terf

ace

LA

N

Inte

rfa

ce

SOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能

SOC必须采用从系统行为级开始自顶向下(Top-

Down)地设计

SOC的优势

嵌入式模拟电路的Core可以抑制噪声问题

嵌入式CPU Core可以使设计者有更大的自由度

降低功耗，不需要大量的输出缓冲器

使DRAM和CPU之间的速度接近

集成电路走向系统芯片

SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标

若采用IS方法和0.35mm工艺设计系统芯片，

在相同的系统复杂度和处理速率下，能够相当于采用0.25 ~ 0.18mm工艺制作的IC所实现的同样系统的性能

与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低

集成电路走向系统芯片

21世纪的微电子

将是SOC的时代

SOC的三大支持技术 软硬件协同设计：Co-Design

IP技术

界面综合(Interface Synthesis)

技术

集成电路走向系统芯片

软硬件Co-Design

面向各种系统的功能划分理论(Function Partation Theory)

计算机

通讯

压缩解压缩

加密与解密

集成电路走向系统芯片

IP技术 软IP核：Soft IP (行为描述)

固IP核：Firm IP (门级描述，网单)

硬IP核：Hard IP(版图)

通用模块

– CMOS DRAM

–数模混合：D/A、A/D

–深亚微米电路优化设计：在模型模拟的基础上，对速度、功耗、可靠性等进行优化设计

–最大工艺荣差设计：与工艺有最大的容差

集成电路走向系统芯片

IC 与 IP

IC：Integrated Circuit

IP：Intellectual Property

SoC之前

核心芯片 ＋ 周边电路 ＋ PCB ＝ 系统板卡

SoC阶段

IP核 ＋ glue logic ＋ DSM ＝ SoC

IC 与 IP

Yesterday’s chips are today’s

reusable IP blocks，and can be

combined with other functions，like Video，Audio，Analog，and I/O，to formulate what we

now know as system on chip

（SoC）。

SoC—提高ASIC设计能力的途径

1.58

设计能力

1.21

工艺能力

IC

设计能力

与

工艺能力

的 剪刀差

设计能力的阶跃－EDA技术

① L-E

② P&R

③ Synth

④ SoC

IC产业的几次分工

90~

00’s

设计 测试 工艺 封装 设备

70’s

60’s

设备

测试

Foundry

封装

80~

90’s

设备

Foundry

封装

设备 系统 IP

IC设计的分工

IC设计 分工：

系统设计

IP 设计

半导体产业的发展 Chipless

IC产业的重要分工

设计 与 制作 的分工

Fabless Foundry

系统设计师介入IC设计

IP设计 与 SoC 的分工

Chipless

IP的特点

复用率高 易于嵌入

实现优化 芯片面积最小 运行速度最高

功率消耗最低 工艺容差最大

Interface Synthesis

IP + Glue Logic (胶连逻辑)

面向IP综合的算法及其实现技术

集成电路走向系统芯片

SoC 设计示意

IP 2

IP 3

IP 1

Glue logic

Glu

e l

ogic

Glue logic

MEMS技术和

DNA芯片

MEMS技术和DNA芯片

微电子技术与其它学科结合，诞生出一系列崭新的学科和重大的经济增长点 MEMS (微机电系统) ：微电子技术与机械、光学等领域结合

DNA生物芯片：微电子技术与生物工程技术结合

目前的MEMS与IC初期情况相似

集成电路发展初期，其电路在今天看来是很简单的，应用也非常有限，以军事需求为主

集成电路技术的进步，加快了计算机更新换代的速度，对中央处理器（CPU）和随机存贮器（RAM）的需求越来越大，反过来又促进了集成电路的发展。集成电路和计算机在发展中相互推动，形成了今天的双赢局面，带来了一场信息革命

现阶段的微系统专用性很强，单个系统的应用范围非常有限，还没有出现类似的CPU和RAM这样量大而广的产品

MEMS器件及应用

汽车工业 安全气囊加速计、发动机压力计、自动驾驶陀螺

武器装备 制导、战场侦察（化学、震动）、武器智能化

生物医学 疾病诊断、药物研究、微型手术仪器、植入式仪器

信息和通讯 光开关、波分复用器、集成化RF组件、打印喷头

娱乐消费类 游戏棒、虚拟现时眼镜、智能玩具

MEMS技术和DNA芯片

微电子与生物技术紧密结合的以DNA(脱氧核糖核酸)芯片等为代表的生物工程芯片将是21世纪微电子领域的另一个热点和新的经济增长点 它是以生物科学为基础，利用生物体、生物组织或细胞等的特点和功能，设计构建具有预期性状的新物种或新品系，并与工程技术相结合进行加工生产，它是生命科学与技术科学相结合的产物

具有附加值高、资源占用少等一系列特点，正日益受到广泛关注。目前最有代表性的生物芯片是DNA芯片

MEMS技术和DNA芯片

采用微电子加工技术，可以在指甲盖大小的硅片上制作出包含有多达10万种DNA基因片段的芯片。利用这种芯片可以在极快的时间内检测或发现遗传基因的变化等情况，这无疑对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用

Stanford和Affymetrix公司的研究人员已经利用微电子技术在硅片或玻璃片上制作出了DNA芯片。包括6000余种DNA基因片段

MEMS技术和DNA芯片

A B C D

MEMS技术和DNA芯片

MEMS技术和DNA芯片

一般意义上的系统集成芯片

广义上的系统集成芯片

电 、 光、 声 、热 、 磁力 等 外界 信 号的 采 集— 各 种传感器

执行器、显示器等

信 息 输入与模 /

数传输

信息处理

信 息 输出与数 /

模转换

信息存储

The system-on-a-chip of the future?

微电子器件、纳电子器件、自旋电子器件、

光电子器件、MEMS器件

作业

叙述Moore定律的内容

解释等比例缩小定律