Clase ADC-DAC - Version...
Transcript of Clase ADC-DAC - Version...
![Page 1: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/1.jpg)
ConversoresAnalógico/digital
Por Dr. Ing. Ariel Lutenberg
011100110
011100110
![Page 2: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/2.jpg)
ConversoresAnalógico/digitalOrganización de la clase:
1. Repaso de conversión A-D
2. Conversores A-D
3. Conversores D-A
![Page 3: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/3.jpg)
1. Repaso de conversión A-D
![Page 4: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/4.jpg)
1. Introducción a conversión A-DSeñal analógica y señal digital• Una señal analógica puede tomar cualquier valor real.• Una señal digital toma valores discretos de un conjunto predeterminado.
![Page 5: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/5.jpg)
1. Introducción a conversión A-DRuido de cuantización• La distorsión introducida disminuye a medida que se usan más bits:
# valores de salida = 2N
Resolución = FS/2N
Error cuantización = ±1/2 LSB
![Page 6: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/6.jpg)
1. Introducción a conversión A-DVentajas de la señal digital1. Puede replicarse sin perdida de calidad (CD, repetidores, etc).2. Pueden detectarse y corregirse errores (ej. CD/DVD, CRC, etc.)3. Procesamiento digital y compresión (MP3, JPG, etc.)
Desventajas de la señal digital1. Requiere conversores A/D y D/A2. Introduce errores de cuantización.
![Page 7: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/7.jpg)
1. Introducción a conversión A-DTensión de referencia- Un conversor AD indica la proporción entre
la señal de entrada y la tensión de referencia:
![Page 8: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/8.jpg)
1. Introducción a conversión A-DErrores de conversión
- Errores lineales: son corregibles mediante ajustes sencillos:
- Errores no lineales: son difíciles de corregir:
• Error de offset �
• Error de ganancia �
• Error de alinealidad �
• Error de alinealidad �
![Page 9: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/9.jpg)
1. Introducción a conversión A-DCircuito sample&hold (muestreo y retención)
- Durante el tiempo de conversión (tc) la señal debe permanecer “estable”:
EjemploPara un ADC de 8 bits, con tc = 100µs (10KHz) y FS = 2A y
Resulta: � y
Entonces:
- Solución: circuitos sample&holdMuestrean la señal y retienensu valor durante la conversión.
max( )2
i
n
c
dv FS
dt t≤
sin(2 )iv A ftπ=
2 cos(2 )idv fA ftdt
π π=
2 12 12.4
2 2n n
c c
AfA f Hz
t tπ
π≤ → ≤ = Esto es muy bajo!
2
2 2n n
c c
FS A
t t=max( ) 2idv fA
dtπ=
![Page 10: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/10.jpg)
1. Introducción a conversión A-DAcondicionamiento de la señal de entrada
- La señal debe aprovechar todo el rango de entrada del ADC:
• Se aprovecha mejor la resolución del conversor • Se minimiza el efecto de los errores de conversión
EjemploSe tiene una señal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.
- Hoy en día generalmente el scaling viene integrado en los ADCs.
�
![Page 11: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/11.jpg)
1. Introducción a conversión A-DCaracterísticas de los ADCs
Entradas analógicas: � Tensión o corriente� Unipolar o bipolar� Número de canales� Rango de señal
Salidas digitales:� Resolución [Bits]� Throughput Rate (1/tc)� Salida paralelo o serie� Tensión 5V, 3.3V, etc.
Detalles adicionales:� Tensión de alimentación� Consumo de potencia� Tensión de referencia interna o externa� Clock del conversor interno o externo� PRECIO
• Error de offset• Error de ganancia• Monotonicidad• Relación señal/ruido • Encapsulado
![Page 12: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/12.jpg)
1. Introducción a conversión A-DEvolución de los ADCs
Por ejemplo, en el Instituto de Microelectrónica de Sevilla (IMSE) - C.N.M.:
• 17-bit 40-kS/s 4th-order SC Σ∆M (CMOS 1.2um) [IEEE JSSC,1995]
• 16.4-bit 9.6-kS/s 1.71mW SC Σ∆M (CMOS 0.7um) [IJCTA,1997]
• 13-bit 2.2-MS/s 55mW SC Σ∆M (CMOS 0.7um) [IEEE JSSC,1999]
• 10.5-bit 1.63-MHz SI Band-pass Σ∆M (CMOS 0.8um) [IEEE JSSC,2000]
• 13-bit 4-MS/s 77mW SC Σ∆M (CMOS 0.35um) [Kluwer,2002]
• 2.5-V SC Σ∆M for ADSL/ADSL+ (CMOS 0.25um) [IEEE TCAS,2004]
• 110-dB 40-kS/s Prog. gain SC Σ∆M (CMOS 0.35um) [IEEE JSSC,2005]
• 12-bit 80MS/s Pipeline ADC for PLC (CMOS 130nm) [IEE ADDA05]
• 12-bit 80MS/s Current Steering DAC for PLC (CMOS 130nm) [IEE ADDA05]
• Reconf. SC Σ∆M for GSM/UMTS/BT (CMOS 130nm) [IEEE A-SSCC07]
• 12-bit 40-MS/s 3-2 Cascade CT Σ∆M (CMOS 130nm) [IEEE VLSI08]
• Adaptive SC Σ∆M for Beyond-3G Wireless Telecom (CMOS 90nm) [ESSCIRC10]
0.35um (Sensor Interface,
Best FOM, JSSC 2005)0.25um (ADSL, in production,
TCAS-I, 2004)0.13um (MStd Com.,
A-SSCC07)
90nm (B-3G)
ESSCIRC‘2010
![Page 13: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/13.jpg)
1. Introducción a conversión A-DEvolución de los ADCs
El avance de los ADCs es muy rápido, pero más lento que los circuitos digitales:
![Page 14: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/14.jpg)
1. Introducción a conversión A-DMercado de aplicación de los ADCs
![Page 15: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/15.jpg)
1. Introducción a conversión A-DMercado de aplicación de los ADCs
El precio de los conversores disminuye, lo que posibilita más y más aplicaciones.
![Page 16: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/16.jpg)
2. Conversores A-D
![Page 17: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/17.jpg)
2. Conversores A-DComparación de tecnologías de ADCLa tecnología a utilizar depende de los requisitos de la aplicación.
Veamos las características de las principales tecnologías:
� Existe relaciones de compromiso al elegir la tecnología del ADC
TECNOLOGÍA VELOCIDAD RESOLUCIÓN INMUN. RIUDO COSTO
Time Interleaving Muy rápido 4-10 bits No Alto
Flash Rápido 4-10 bits No Medio
Pipelined Subraging Rápido 10-16 bits No Alto
Succesive Approximation Medio 10-16 bits Escasa Bajo
Integrating Lento 12-18 bits Buena Bajo
Sigma-Delta Lento 12-24 bits Muy buena Bajo
![Page 18: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/18.jpg)
2. Conversores A-DComparación de tecnologías de ADC
Veamos en detalle cada una de las tecnologías…
![Page 19: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/19.jpg)
2. Conversores A-Da. ADC – Flash convertersRealiza la conversión de manera inmediata en una única operación.
La salida es inherentemente digital.
La cadena de resistores imposibilita más de ~8 bits de resolución (255 resistores)y/o impone un alto costo $$$.
![Page 20: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/20.jpg)
2. Conversores A-Da. ADC – Flash converters (ejemplo)
![Page 21: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/21.jpg)
2. Conversores A-Da. ADC – Flash converters (importancia del layout en la velocidad)
![Page 22: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/22.jpg)
2. Conversores A-Db. ADC – Time InterleavedLa idea de estos conversores es usar un sistema de M canales en paralelo que convierten alternativamente a la señal y alimentan a un MUX.
El resultado es un conversor M veces más rápido que cada conversor individual.
![Page 23: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/23.jpg)
2. Conversores A-Db. ADC – Time Interleaved
![Page 24: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/24.jpg)
2. Conversores A-Db. ADC – Time InterleavedEs fundamental ecualizar los M canales y para eso hay varias alternativas:
Los resultadosson muyImpresionantes.
Ejemplo del “AdvancedFilter Bank”del AD12400:
![Page 25: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/25.jpg)
2. Conversores A-Dc. ADC – Succesive Aproximation- Es apto para aplicaciones de baja
resolución y velocidad. - Su bajo costo posibilita integrarlo
en microcontroladores baratos.
Su algoritmo de funcionamiento es:
![Page 26: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/26.jpg)
2. Conversores A-Dc. ADC – Succesive Aproximation (ejemplo)
![Page 27: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/27.jpg)
2. Conversores A-Dd. ADC – Pipelined subragingUtilizan una estructura en cascada tipo tubería (pipeline), donde la conversión se realiza sucesivamente sobre fracciones cada vez menores de Vin (subraging).Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una señal de entrada de 0.7 Volts el funcionamiento sería el siguiente:
Ejercicio: repitan ustedes para el caso Vin = 0.4 Volts.
1011
![Page 28: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/28.jpg)
2. Conversores A-Dd. ADC – Pipelined subraging (ejemplo) Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una señal de entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.
Resolución
0.4V-0.1
0.8V0.3
0.6V0.1
0.2V-0.3
0 1 1 0 Output = 01101011
![Page 29: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/29.jpg)
2. Conversores A-Dd.ADC – Pipelined subragingImplementación para más bits:
Estos ADCs dominan las aplicaciones de alta velocidad (>5 MSPS) en video, procesamiento de imágenes, comunicaciones, etc.
![Page 30: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/30.jpg)
2. Conversores A-Dd.ADC – Pipelined subraging (ejemplo)
![Page 31: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/31.jpg)
2. Conversores A-De. ADC – de integración
• La señal de entrada se integra por un tiempo T que se controla con R y C
• Luego el integrador se descarga a una tensión –VREF conocida y se mide tx.
Entonces: �
• La resolución depende de la cantidad de pulsos ck contabilizados durante tx.• Hay una relación inversa entre resolución y velocidad de conversión.
in x REFTv t V= x
in REF
tv V
T=
![Page 32: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/32.jpg)
2. Conversores A-De. ADC - integración
• Ventaja: - El ruido de frecuencia n/T es filtrado durante el proceso de integración
• Desventajas: - Requiere muchos componentes discretos.
- El valor de T depende de R y C (varía con la temperatura y tienealta dispersión, sobre todo el capacitor).
![Page 33: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/33.jpg)
2. Conversores A-De. ADC – integración (ejemplo)
![Page 34: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/34.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Ver Simulación Interactiva
ADCTutorial.jar
�� El lazo cerrado fuerza a que el valor El lazo cerrado fuerza a que el valor
medio de B sea igual a Vmedio de B sea igual a VININ::
<B> = VIN
�� La tensiLa tensióón <B> es controlada por la n <B> es controlada por la
densidad de unos y ceros del densidad de unos y ceros del ““BIT DATA BIT DATA
STREAMSTREAM”” en C :en C :
↑ VIN ⇒ C : ↑1 – ↓0
↓ VIN ⇒ C : ↑0 – ↓1
�� A partir de <C> se obtienen en D los A partir de <C> se obtienen en D los
N bits de salida mediante el filtro digital y N bits de salida mediante el filtro digital y
el el decimadordecimador: :
<C> ⇒ DOUT
![Page 35: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/35.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Una resolución de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)
Para alcanzar esta resolución es imprescindible reducir el ruido de cuantización.
![Page 36: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/36.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Una resolución de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)
Para alcanzar esta resolución es imprescindible reducir el ruido de cuantización.
¿ Qué es el “ruido de
cuantización”?
![Page 37: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/37.jpg)
2. Conversores A-Df. ADC - Sigma Delta
El error mEl error mááximo de ximo de cuantizacicuantizacióónn ideal es de ideal es de ±±½½ LSBLSB
![Page 38: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/38.jpg)
Señal auxiliar propuesta para el error
2. Conversores A-Df. ADC - Sigma Delta
El error máximo de cuantización ideal es de ±½ LSB
Considerando una probabilidad uniforme del error:
( ) ( )22
2 2
2
12
q
s
q
s
s qt s t dt
qε
+
+
= ⋅ =∫ 12RMS
qε =
![Page 39: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/39.jpg)
Señal auxiliar propuesta para el error
2. Conversores A-Df. ADC - Sigma Delta
El error máximo de cuantización ideal es de ±½ LSB
Considerando una probabilidad uniforme del error:
Para una señal sinusoidal de amplitud máxima:
( ) ( )22
2 2
2
12
q
s
q
s
s qt s t dt
qε
+
+
= ⋅ =∫ 12RMS
qε =
( ) ( )2sin 2
2
N
in
qv t f tπ= ⋅
2
2 2
N
RMS
qv =
![Page 40: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/40.jpg)
Señal auxiliar propuesta para el error
2. Conversores A-Df. ADC - Sigma Delta
El error máximo de cuantización ideal es de ±½ LSB
Considerando una probabilidad uniforme del error:
Para una señal sinusoidal de amplitud máxima:
Resultando la relación señal/ruido de cuantización:
Para una resolución de N bits:
( ) ( )22
2 2
2
12
q
s
q
s
s qt s t dt
qε
+
+
= ⋅ =∫ 12RMS
qε =
( ) ( )2sin 2
2
N
in
qv t f tπ= ⋅
2
2 2
N
RMS
qv =
( )10 10 10 10
( )
( )
310log 20log 20log 2 20log
2
NRMS
RMS
POT v
POT
vSNR
ε ε = = = +
6.02 1.76SNR N dB= +
![Page 41: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/41.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
fs2
fs
• La señal está mezclada con el ruido:
![Page 42: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/42.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
fs2
fs
• La señal está mezclada con el ruido:
![Page 43: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/43.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
fs2
fs
• La señal está mezclada con el ruido:
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Kfs2
Kfs
![Page 44: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/44.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
fs2
fs
• La señal está mezclada con el ruido:
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Kfs2
Kfs
Kfs2
Kfs
![Page 45: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/45.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
fs2
fs
• La señal está mezclada con el ruido:
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Kfs2
Kfs
fs2
fs
![Page 46: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/46.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
• Muestreando a la frecuencia de Nyquist:
6.02 1.76SNR N dB= +
fs2
fs
• La señal está mezclada con el ruido:
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Kfs2
Kfs
fs2
fs
![Page 47: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/47.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
• Muestreando a la frecuencia de Nyquist:
• Sobremuestreando K veces, filtrando y decimando:
10
26.02 1.76 10log
2
s
s
KfSNR N dB
f
= + +
106.02 1.76 10logSNR N dB K= + +
6.02 1.76SNR N dB= +
fs2
fs
Se consigue mejorar la SNR en
un factor de K
• La señal está mezclada con el ruido:
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
Kfs2
Kfs
fs2
fs
![Page 48: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/48.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Señal
Ruido de
cuantización
Potencia
espectral
Frecuencia
El proceso de conversión consta de:
Sobre-muestreoFiltrado digitalDecimación
• Muestreando a la frecuencia de Nyquist:
• Sobremuestreando K veces, filtrando y decimando:
10
26.02 1.76 10log
2
s
s
KfSNR N dB
f
= + +
106.02 1.76 10logSNR N dB K= + +
6.02 1.76SNR N dB= +
fs2
fs
Se consigue mejorar la SNR en
un factor de K
• La señal está mezclada con el ruido:
¿ Y esto no es igual que
promediar K muestras?
![Page 49: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/49.jpg)
2. Conversores A-Df. ADC - Sigma Delta
� Modelo del ruido de cuantización:
![Page 50: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/50.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
( )1-Y X Y Q
f= +
� Modelo del ruido de cuantización:
![Page 51: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/51.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
� Modelo del ruido de cuantización:
![Page 52: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/52.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
Señal
Ruido de
cuantización
Potencia
Frecuencia
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
Kfs2
Kfs
� Modelo del ruido de cuantización:
![Page 53: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/53.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
Señal
Ruido de
cuantización
Potencia
Frecuencia
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
Kfs2
Kfs
� Modelo del ruido de cuantización:
![Page 54: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/54.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
Señal
Ruido de
cuantización
Potencia
Frecuencia
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
Kfs2
Kfs
� Modelo del ruido de cuantización:
![Page 55: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/55.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
Señal
Ruido de
cuantización
Potencia
Frecuencia
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
fs2
fs
� Modelo del ruido de cuantización:
![Page 56: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/56.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:
• Despejando la señal de salida:
↓ f ⇒ Y ≈ X (Q ≈0)
↑ f ⇒ Y ≈ Q (X ≈0)
Señal
Ruido de
cuantización
Potencia
Frecuencia
1 1
X Q fY
f f
⋅= ++ +
( )1-Y X Y Q
f= +
fs2
fs
� Modelo del ruido de cuantización:
Se reduce notablemente el ruido de cuantización!!
![Page 57: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/57.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• Aumentando el orden del modulador se obtienen mejores SNR:
1.76
6.02
SNR dBENOB
dB
−=
Effective Number of Bits
Conversor ΣΣ--∆∆ de segundo orden
• Para comparar la SNR obtenida con la de un conversor ideal se define:
![Page 58: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/58.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo de diseño)
• Digitalizar una señal de audio de
20Hz - 20kHz con una resolución
de 16bits y una SNR de 80dB
• Solución:
Existen dos alternativas:
� Utilizar un Σ-∆ de tercer orden.Esto implica un K de 26:fs = 20kHz x 2 x 26 = 1.04MHz
� Utilizar un Σ-∆ de segundo orden.Esto implica un K de 85:fs = 20kHz x 2 x 84 = 3.36MHz
El ENOB será de: (80dB – 1.76dB)/6.02 = 13bits
- Sólo 13bits de los 16bits contendrán información libre de ruido.
Importante: El Σ-∆ de 3 orden requiere complejos sistemas de estabilización del lazo.
26 85
![Page 59: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/59.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Ventajas:La mayor parte del sistema es digital:
- Posibilidad de alta integración en µC, DSP, etc.- No existen derivas térmicas ni temporales.- Bajo costo.
La alta tasa de sobre-muestreo y la baja precisión de la conversión analógica implica: - No se requiere circuitos externos de sample & hold- No se requieren filtros antialiasing (Ej. RC pasa-bajos)
El filtro digital permite obtener:- Excelente figura de ruido - Minimización del ruido en puntos críticos (Ej. 50/60 Hz)- Nivel de ruido independiente de la amplitud de la señal
Es un diseño inherentemente monotónico y lineal- Ideal para lazos cerrados de control
Desventajas:Limitación en la velocidad de conversión debido a la necesidad de sobremuestreo.Problemas en sistemas multiplexados debido a la latencia del filtro digital:
- Sin embargo, en estos casos la solución más económica y conveniente es colocar un circuito integrado con varios Sigma-Delta incorporados.
![Page 60: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/60.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
![Page 61: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/61.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
![Page 62: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/62.jpg)
2. Conversores A-Df. ADC - Sigma Delta (simulación en LTspice)
Figure 6. Schematic of the AD7793
![Page 63: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/63.jpg)
2. Conversores A-Df. ADC - Sigma Delta (simulación en LTspice)
Figure 6. Schematic of the AD7793
![Page 64: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/64.jpg)
2. Conversores A-Df. ADC - Sigma Delta (Inmunidad a variaciones de la ganancia)
Figure 6. Schematic of the AD7793
Una variación del 20% en la ganancia sólo produce una variación de 2dB en en el ruido de fondo de 80dB.
![Page 65: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/65.jpg)
2. Conversores A-Df. ADC - Sigma Delta (Inmunidad a variaciones de la ganancia)
Figure 6. Schematic of the AD7793
Una variación del 20% en la ganancia sólo produce una variación de 2dB en en el ruido de fondo de 80dB.
![Page 66: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/66.jpg)
3. Conversores D-A
![Page 67: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/67.jpg)
3. Conversores D-AIntroducción• Un DAC convierte una entrada digital a una señal analógica de salida:
El resultado es una aproximación con “escalones”:
![Page 68: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/68.jpg)
3. Conversores D-ADistorsión armónica• La discretización puede verse como el producto con un tren de deltas de Dirac
y la posterior convolución con una ventana cuadrada:
• En el dominio de la frecuencia esto equivale a convolucionar la señal con un tren de deltas de frecuencia fc y multiplicar por una ventana sinc.
� Estos armónicos pueden filtrarse con un pasa-bajos.
![Page 69: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/69.jpg)
3. Conversores D-ADistorsión armónica• La discretización puede verse como el producto con un tren de deltas de Dirac
y la posterior convolución con una ventana cuadrada:
• En el dominio de la frecuencia esto equivale a convolucionar la señal con un tren de deltas de frecuencia fc y multiplicar por una ventana sinc.
� Estos armónicos pueden filtrarse con un pasa-bajos.
Esta falta de planicidad se puede ecualizar
![Page 70: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/70.jpg)
3. Conversores D-ATiempo de establecimiento – Settling time • En algunas aplicaciones puede ser importante el tiempo de establecimiento.
Ejemplo: en un display de video puede haber una transición entre negro y blanco entre pixeles adyacentes y esto debe resolverse en <5% del ancho de un pixel.
En un display de 1024×768 y refresh-rate de 60Hz se recorre cada pixel en 16 ns. Esto implica que la señal de salida se debe estabilizar en menos de 1 ns.
![Page 71: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/71.jpg)
3. Conversores D-ATiempo de establecimiento – Settling time • También es importante analizar la transición entre 0111…1 y 1000…0.
� Este glitch introduce una fuerte distorsión armónica.
Los glitches introducen armónicos “out-of-band” (filtrables) e “in-band” (no filtrables).
![Page 72: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/72.jpg)
3. Conversores D-ADistorsión armónica• Los armónicos “out-of-band” son filtrables, pero los “in-band” no se pueden filtrar:
![Page 73: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/73.jpg)
3. Conversores D-ADistorsión armónicaMuchos DACs se usan en comunicaciones o análisis espectrales, por lo que en general se especifican sus parámetros como:
- Distorsión armónica total (THD)- Relación señal a ruido (SNR) - SINAD
El tipo de ruido depende de la relación entre fc y fo:
![Page 74: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/74.jpg)
3. Conversores D-ACaracterización de DACs• Se ingresa con una señal sinusoidal y se analiza el resultado:
![Page 75: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/75.jpg)
3. Conversores D-ACaracterísticas de los DACs
Entradas digitales:
• Resolución [Bits]• Update rate• Número de canales• Tipo de interfaz
Salidas analógicas:
• Tensión o corriente• Unipolar o bipolar• Rango de señal• Settling time
Detalles adicionales:
• Tensión de alimentación• Consumo de potencia• Tensión de referencia interna o externa• Clock del conversor interno o externo• PRECIO
• Error de offset• Error de ganancia• Monotonicidad• Relación señal/ruido• Encapsulado
![Page 76: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/76.jpg)
3. Conversores D-Aa. DAC - Red de resistencias ponderadas• El siguiente circuito permite convertir una señal digital en una analógica:
El problema es que para lograr mucha resolución se requiere resistencias de mucha exactitud que cubran un rango muy amplio de valores.
Además genera mucho ruido de glitch.
![Page 77: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/77.jpg)
3. Conversores D-Ab. DAC - Red de resistencias R-2R• El siguiente circuito sólo utiliza resistores de valor R y 2R:
De esta manera ya no se requieren resistencias de mucha exactitud que cubran un rango muy grande de valores, como el DAC de resistencias ponderadas.
Pero igualmente genera mucho ruido de glitch.
![Page 78: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/78.jpg)
3. Conversores D-Ac. DAC – Kelvin divider (o “Fully decoder DACs” o “string DACs” o “thermother”• El conversor más elemental que no genera glitch es el siguiente:
- Es una arquitectura simple.- Su salida es una tensión/corriente, pero varía Zo.- Es inherentemente monotónico.- Tiene muy bajo glitch (conmuta un solo switch).
- DIFICULTAD: No se pueden crear redes de más de ~255 resistores (8 bits).
![Page 79: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/79.jpg)
3. Conversores D-Ad. DAC – Low distortion DACs• La resolución puede aumentarse sub-diviendo el rango:
- Es una arquitectura relativamente simple.- Su salida es una tensión (aunque Zo varía).- Es inherentemente monotónico.- Tiene muy bajo glitch (conmuta un solo switch).
- DIFICULTAD: No se pueden crear redes de más de ~255 resistores (8 bits).
![Page 80: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/80.jpg)
3. Conversores D-Ae. DAC – Low distortion DACs• Para minimizar los glitches pueden utilizarse un latch intermedio:
Pero nuevamente la dificultad se presenta para resoluciones altas.
Pero está técnica se usa en los MSBs de los DACs y mejora mucho los glitches
![Page 81: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/81.jpg)
3. Conversores D-Ae. DAC – Low distortion DACs• Ejemplo de aplicación práctica: AD9772 TxDAC™ 14-BIT CMOS DAC CORE
![Page 82: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/82.jpg)
3. Conversores D-Ae. DAC – Low distortion DACs• Ejemplo de aplicación práctica: AD9772 TxDAC™ 14-BIT CMOS DAC CORE
![Page 83: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/83.jpg)
3. Conversores D-Af. DAC – Interpolating DACsInsertando “ceros“ en la señal se puede incrementar el data strem en 4x, 8x, etc.Luego, un interpolador digital genera los puntos intermedios.Este esquema remueve “sube” las frecuencias imágen y relaja el filtro necesario.
![Page 84: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/84.jpg)
3. Conversores D-Af. DAC – Sigma-Deltas DACsDada una señal interpolada digitalmente se puede usar un Sigma-Delta:
![Page 85: Clase ADC-DAC - Version 4laboratorios.fi.uba.ar/lse/curso_intensivo/presentaciones/Clase-ADC-DAC-V4.pdf · realiza sucesivamente sobre fracciones cada vez menores de V in (subraging).](https://reader030.fdocument.pub/reader030/viewer/2022040519/5e77ce8101314d35dd585444/html5/thumbnails/85.jpg)
FIN.