01報 告結晶セレンによる 膜積層型撮像デバイスの暗電流低減為村成亨　　峰尾圭忠　　宮川和典　　難波正和　　大竹　浩　　久保田節

Dark Current Reduction in Crystalline Selenium-based Stacked-type CMOS Image SensorsShigeyuki IMURA, Keitada MINEO, Kazunori MIYAKAWA, Masakazu NANBA, Hiroshi OHTAKE and Misao KUBOTA

要 　 約 A B S T R A C T

高 感度な超高精細カメラの実現を目指して，結晶セレン（c-Se：crystalline Selenium）を光

電変換部に適用した，膜積層型撮像デバイスの研究を進めている。 可視光領域に高い光吸収特性を有するc-Seを用いることで，信号読み出し回路上でも，低い印加電圧で膜内のアバランシェ増倍が発現するため，撮像デバイスの高感度化を実現できる可能性がある。しかし，これまでは，増倍動作前の低電界領域においても，c-Se膜内で発生する暗電流が増加してしまうことが課題であった。今回，Seの結晶化時に膜剥がれ防止のために用いるテルル（Te：Tellurium）結晶核の成膜条件を最適化し，Seの結晶性を大幅に改善することにより，非増倍時の暗電流を抑制した。ガラス基板上に作製した試作デバイスにおいて，逆バイアス電圧

（15V）印加時の暗電流値を，従来の100分の1となる100pA/cm2以下に抑制することに成功した。

W e have been studying crystal l ine selenium (c-Se）-based stacked-type

CMOS image sensors. There is a possibility that highly sensitive imaging devices can be obtained by using avalanche multiplication in a c-Se, which is a material that is highly absorptive in the visible region. The increase of the dark current in c-Se even in the low-electric field region (non-avalanche region） has been an issue. In this study, we optimized the growth conditions of the tellurium (Te） nucleation layer which is used to prevent the Se film from peeling, resulting in a reduction of the dark current in the non-avalanche region by improving the Se crystallinity. We f a b r i c a t e d t h e t e s t d e v i c e o n g l a s s substrates and successfully reduced the dark current to below 100 pA/cm2 (by a factor of 1/100） at a reverse-bias voltage of 15 V.

28 NHK技研 R&D ■ No.174 2019.3

１．はじめに

現行のハイビジョンをはるかにしのぐ超高画質を実現する4K・8Kスーパーハイビジョンの本放送が2018年12月1日に開始された。各家庭でも4K・8K放送を視聴可能な環境が整い，超高精細映像がより身近な存在として人々の生活に定着する日も近いと期待される。

これまで当所では，次世代の超高臨場感放送システムである8Kスーパーハイビジョン（以下，8K）１）の実現に向けて研究・開発を行ってきた。4K・8Kの本放送開始後も，8Kの本格普及を目指し，より多様な撮影環境に適応できるように，8Kカメラの高性能化に向けた研究を継続して進めている２）３）。特に，映像の高精細化に伴って撮像デバイスの画素が微細化するため，１画素当たりの入射光量が低下すること，すなわち撮像デバイスの感度が低下することは，撮影条件を制限する要因として重要な課題である。

こうした課題を解決するために，当所では，信号読み出し回路上に光電変換膜を積層し，膜内でのアバランシェ増倍＊１を利用する高感度撮像デバイス（以下，「膜積層型撮像デバイス」と呼ぶ）の開発を行っている。

膜積層型撮像デバイスの構造を１図に示す。従来の撮像デバイスでは，光電変換を行うシリコンフォトダイオードの上部に金属配線が存在しているため，入射光の一部が遮られてしまっていたが，膜積層型撮像デバイスでは，入射光を遮るものが無くなるため，光開口率100%を実現できる。また，光電変換膜内で電荷を増倍することで，感度の向上が期待できる。

アバランシェ増倍を発現するためには，107V/mを超える強い電界を光電変換膜に印加する必要がある。一方で，信号読み出し回路の耐圧は10V程度であり，耐圧以下の電圧

でアバランシェ増倍に必要な電界を得るためには，光電変換膜の厚さを１μm以下にまで薄くしなければならない。

このような背景の下，当所では，結晶セレン（c-Se）を材料とした光電変換膜の研究を進めている。c-Seは，可視光領域における光吸収係数＊２が，従来，光電変換材料として一般的に用いられてきたシリコン（Si：Silicon）と比較して１桁以上高いため（２図），光電変換膜の膜厚を0.5μm以下まで薄くしても，入射してきた光を十分に吸収することができる。このため，低い印加電圧でも，膜内にはアバランシェ増倍に必要な強い電界を加えることが可能となり，信号読み出し回路の耐圧以下でアバランシェ増倍を実現できる可

＊ 1 強電界によって加速された荷電粒子が原子との衝突を繰り返すことで，雪崩のように新たな荷電粒子を生み出す現象。

＊ 2 光が物質中を進むときに，その物質に吸収される度合いを表す定数。単位はcm-1。

１図　膜積層型撮像デバイスの構造

２図　光吸収特性の比較

マイクロレンズ

カラーフィルター

光電変換膜

信号読み出し回路

画素電極

金属配線

入射光

電荷増倍

電荷

出力信号

走査

シリコン（Si）

アモルファスセレン（a-Se）

結晶セレン（c-Se）

400

吸収係数（cm

-1）

波長（nm）

106

105

104

103500 700600 800

29NHK技研 R&D ■ No.174 2019.3

能性がある。これまでに，c-Seを光電変換膜としてガラス基板上に

作製した試作デバ イスでアバランシェ増倍を確認し， 初めて100%を超える量子効率＊3を得た４）。 また，CMOS

（Complementary Metal Oxide Semiconductor）回路上に一様なc-Se膜を作製し，Seの結晶粒径を制御することで，高画質な映像の撮影に成功した５）。一方で，アバランシェ増倍による高感度化を実現するためには，膜内で発生する暗電流を抑制することが重要である。これまで，非増倍領域である低電界条件下においても，c-Se膜内で発生する暗電流が増加してしまうことが課題であった。

本稿では，Seの結晶化時に膜剥がれ防止のために挿入するテルル（Te）結晶核の成膜条件に注目し，Teを融点（450℃）よりも高い蒸着源温度（TTe）で成膜することにより，Teを結晶核として作製するSeの結晶性を改善し，非増倍領域での暗電流を大幅に低減したことについて報告する６）。上記の成膜条件を適用して作製した試作デバイスにおいては，逆バイアス＊４電圧（15V）印加時の暗電流値を従来の100分の1となる100pA/cm2以下に抑制するとともに， 量子効率85%（波長：550nm）以上を達成することができた。

２．セレン・テルルの結晶構造

一般に，結晶は，全体が１つの方位を向いた結晶で構成される単結晶と，さまざまな方位を向いた多数の微結晶で構成される多結晶とに分類できる。

単結晶材料は，結晶内の欠陥＊５が少なく，材料の特徴を最大限に生かした，優れた特性を示す。しかし，作製が困難であることや，結晶膜を作る基板の選択に厳しい制約があることなどにより，信号読み出し回路上に直接作製することは容易ではない。

一方，多結晶材料では，結晶性がデバイスの特性を大きく左右するため，各微結晶のばらつきの制御や，結晶欠陥の低減が求められる。しかし，基板の選択に制約が少ないことから，信号読み出し回路上に直接作製することができる。

本研究では，比較的低温で結晶化が可能な多結晶のSeを光電変換膜に用いており，信号読み出し回路上に直接成膜し作製できることは，他の結晶材料と比較して大きな利点となる。ただし，撮像デバイスの高感度化を実現するためには，光電変換膜に高電界を印加した際の暗電流の発生を抑制することが必要である。膜内で発生する暗電流は結晶欠陥に起因することから，結晶欠陥を低減する技術，つまりは結晶性を改善するための成膜技術が求められる。

c-Seは，真空蒸着法＊６により室温で成膜したアモルファスセレン（a-Se：amorphous Selenium）＊７を，大気中で加

＊ 3 入射したフォトン（光子）１個に対して生成される電荷の割合。

＊ 4 pn接合部に形成される空乏層（電荷が存在せず絶縁された領域）に，電流が流れない方向に外部から電圧を加えた状態。

＊ 5 結晶内の不純物や原子配列の乱れ。

＊ 6 薄膜を生成する手法の１つ。薄膜化したい物質を高真空中で加熱して気化し，気化した物質を基板上に付着させて薄膜を作製する。

＊7 結晶構造を持たないセレン。

＊8 結晶方位（結晶格子の向き）の１つであり，六方晶の主要な回転軸であるC軸に並行する側面（３図（b）参照）。

＊9 結晶がどの方向にどれだけそろっているかを表す指標。

＊10 試料にX線を照射し，散乱されたX線を測定し，解析することで，結晶構造や結晶性を決定する分析方法。

＊11 結晶構造の１つ。底面に垂直な６回回転対称軸を持つ。

＊12 PDFはPouder Diffraction Fileの略。粉末回折X線パターン（粉末試料で散乱したX線強度から得られる，原子の種類や配列に関する情報）のデータ集。

熱することにより，結晶化を行い作製する。このとき，結晶化時のSeの膜剥がれ防止のために，Seの成膜前にごく僅かにTe結晶核を挿入する７）。一般的に，多結晶材料では，各微結晶は無秩序にさまざまな方向を向いているとされるが，Teを結晶核として成膜したSeの各微結晶は，基板の種類（例えば，ガラス，シリコン，サファイアなど）によらず（100）面＊８方向に強い配向性＊９を示す。そこで今回，Te結晶核の結晶性がSeの結晶性に大きく影響していると考え，Teの成膜条件に注目した。

２．１　Ｘ線回折による結晶性評価Teの成膜条件がSeの結晶性に与える影響を調べるため

に，Ｘ線回折＊10による結晶性評価を行った（３図）。テルル膜のＸ線回折強度を３図（a）に示す。ここでは検

証のために，ガラス基板上にTeの膜厚を200nmと厚くして成膜した。また，Teは真空蒸着法により，基板加熱をせず室温で成膜するが，３図（a）ではTeの蒸着時に，蒸着ボート（蒸着材料を入れて加熱するための容器）に流す電流を変化させ， 蒸着ボ ートの温度（Teの蒸着源温度：TTe）を380ºC，400ºC，440ºC，490ºCと変えて成膜した。図の下部には，六方晶＊11から成るTeの結晶が無秩序に並んだ場合の回折ピークについて， データシート（PDF#00-036- 1452）＊12から参照し，基準として示す。３図のθは，入射X線と試料表面がなす角度を表す。

３図（a）では，観測されたTeの回折ピークはすべて六方晶Teの結晶構造に起因した回折ピークと一致し，また，（100）面方向の回折強度が他の方向の回折強度と比較して相対的に大きく観測されている。この測定結果から，Seと同様，Teも（100）面方向に配向性を示すことが分かる。また，観測された（100）面方向の相対的な回折強度は，TTeが高くなる程大きくなり，Teの融点（450ºC）付近で飽和する。

30 NHK技研 R&D ■ No.174 2019.3

Te上にセレン膜を成長させた際のX線回折強度を３図（b）に示す。図中のC軸は，結晶の主要な回転軸を表す。ここでは，TTeを380ºC，490ºCとして成膜した膜厚１nmのTeを結晶核として，膜厚500nmのSe膜を作製した。図の下部には，六方晶から成るSeの結晶が無秩序に並んだ場合の回折ピークについて，データシート（PDF#00-006-0362）から参照し，基準として示す。この測定結果から，観測されたSeの回折ピークはすべて六方晶Seの結晶構造に起因した回折ピークと一致し，また，得られた回折ピークは（100）面方向に強く配向していることが確認できる。さらに，TTeが高いほどSeの（100）面方向の回折強度が大きくなり配向性が強まることから，TeとSeの配向性には相関があり，Teの配向性が強いほどSeの配向性も強まることが分かる。

３図（c）は，X線回折における（100）面の回折ピークの半値幅＊13をTTeに対してプロットしたグラフである。半値幅は，結晶を構成する原子の並びのばらつき具合を表し，値が小さい方が，より原子が整列し，結晶性が高いことを示す。ここでは，TTeを380ºC，400ºC，440ºC，490ºCと変えて膜厚200nmのTe膜と，Teを結晶核として膜厚500nmのSe膜を成膜した。この結果から，TTeが高くなるに従ってTeとSeの半値幅はともに減少し，Teの融点（450 ºC）近傍でほぼ一定になる。

以上の結果から，Teの結晶性を高めるためにはTTeが450 ºC以上で成膜することが望ましく，また，結晶性の高いTeを結晶核とすることでSeの結晶性を改善できることが分かる。

２．２　表面SEM観察TTeを380ºC，490ºCと変えて成膜した， 膜厚200nmの

Teの表面，および膜厚500nmのc-Seの表面の走査型電子顕微鏡（SEM：Scanning Electron Microscope）による２次電子像＊14を４図（a）～（d）に示す。４図（a）と（b）を比較すると，より高いTTeでTeを成膜することにより結晶粒が明確に観察できるようになり，Teの結晶化が進んでいることが分かる。また，４図（c）と（d）を比較すると，TTeが高い方がSeの結晶粒が大きくなり，Teと同様にSeの結晶化も促進されることが分かる。これらの結果は，X線回折の結果とも一致する。このように，より高いTTeでTeを成膜し，Teの結晶性を高めることで，Seの結晶性を改善することができる。

＊1 3 ピークの高さの半分の値におけるスペクトルの幅。

＊ 14 電子線照射時に試料表面から放出される低いエネルギーの電子が作る像。

（114）

（300）

（212）

（104）

（211）

（210）

（113）

（202）

（112）

（201）

（200）

（003）

（111）

（110）

（102）

（101）

（100）

TTe＝490°C

440°C

400°C

380°C

20

Te（100）

強度

（ar

b. U

nits

）

PDF # 00-036-1452arb. Units：任意単位

30 706050 2θ（度）40 80

（a）テルル膜のＸ線回折強度

（301）

（212）

（113）

（211）

（210）

（202）

（112）

（201）

（200）

（111）

（102）

（110）

（101）

（100）

TTe：490°C

Se元素

TTe：380°C

20

c-Se（100）

強度

（ar

b. U

nits

）

PDF # 00-006-0362arb. Units：任意単位

30 706050 2θ（度）40 80

（b）セレン膜のX線回折強度

Te（100）

c-Se（100）

Te融点

350

0.34

0.32

0.30

0.28

0.26

0.24

0.22

0.20

半値

幅（

度）

450Teの蒸着源温度 (TTe) （℃）400 500

（c）（100）ピーク半値幅の蒸着源温度依存性

C軸

（100）

３図　Ｘ線回折による結晶性評価

31NHK技研 R&D ■ No.174 2019.3

３．デバイス特性

上記の新たな成膜法を適用して作製したガラス基板上の試作デバイスについて，逆バイアス印加時の暗電流特性と光電変換特性を調べた。

３．１　デバイス作製ガラス基板上に作製したデバイスの断面図を５図に示す。

はじめに，ガラス基板上にインジウム・スズ酸化物（ITO：Indium Tin Oxide）の透明電極をパターニングし，その上に，RFスパッタ法＊15により酸化ガリウム（Ga2O3）を成膜する。次に，デバイスの暗電流特性に対するTeおよびSeの結晶性の影響を調査するために，TTeを380ºC，490ºCと変えて２種類のTe結晶核を成膜した後，真空蒸着法によりa-Seを成膜する。 さらに， 作製したa-Seに対して， 大気中で200ºCの加熱による結晶化を行い，c-Seを作製する。最後に，DCスパッタ法＊16により透明導電膜としてITOを成膜し，デバイスを作製する。今回は，表面のITO電極を陰極とし，デバイスに逆バイアスが印加された状態で測定を行った。

３．２　暗電流・光電変換特性６図に，TTeを380ºC，490ºCと変えて成膜した２種類の

c-Se/Ga2O3 pnダイオード＊17における，暗時および光照射時の室温での電流－逆バイアス電圧特性（黒および赤の破線

５図　ガラス基板上に作製したデバイスの構造

＊ 15 薄膜を生成する手法の１つ。アルゴンなどのガス粒子をターゲット（薄膜化したい物質）に高速で衝突させ，その衝撃でターゲットからたたき出された原子や分子を基板上に付着させて薄膜を作製する。絶縁物をターゲットとするために，RF（高周波電圧）をかけて行う。

＊ 16 薄膜を生成する手法の１つ。アルゴンなどのガス粒子をターゲット（薄膜化したい物質）に高速で衝突させ，その衝撃でターゲットからたたき出された原子や分子を基板上に付着させて薄膜を作製する。導電物をターゲットとするために，DC（直流電圧）をかけて行う。

＊ 17 p型半導体とn型半導体とを接触させたダイオード。

４図　Te表面およびc-Se表面の電子顕微鏡写真

TTe: 380°C 1 μm 1 μm

Te: 200 nm Te: 200 nm

TTe: 490°C

3 μmTTe: 380°C

c-Se: 500 nm

（a）

（c）

（b）

（d）

3 μmTTe: 490°C

c-Se: 500 nm

Te

入射光

ITOGa2O3（20nm）

c-Se（500nm）

ITO

ガラス基板

と実線），およびTTeを490ºCで作製したデバイスの量子効率（波長：550nm）の逆バイアス電圧特性（青の丸）を示す。

光照射時の測定は，光波長550nm，光強度2.5µW/cm2

の条件下で，直径１mmの円形開口部を持つ遮光マスクを使用して行った。６図より，光照射時には，２種類の試作

32 NHK技研 R&D ■ No.174 2019.3

し，暗電流の発生を抑制した。そして，新たな成膜条件を適用して作製した試作デバイスにおいて，非増倍領域における逆バイアス電圧（15V）印加時の暗電流値を従来の100分の1となる100pA/cm2以下に抑制するとともに，量子効率85%（波長：550nm）以上を達成した。

今後は，本研究で得た成膜法の改善による暗電流低減技術を，信号読み出し回路上でのデバイス作製に適用し，アバランシェ増倍を利用した高感度な超高精細カメラの実現に向けて取り組んでいく。

謝辞　結晶セレン作製に関してご協力いただいた東京理科大学研究推進機構総合研究院 中田時夫客員教授に感謝いたします。

本稿は，IEEE Sensors Journalに掲載された以下の論文の内容を元に加筆・修正したものである。S. Imura, K. Mineo, K. Miyakawa, M. Nanba, H. Ohtake and M. Kubota：“Low-Dark-Current Photodiodes Comprising Highly （100）-Oriented Hexagonal Selenium with Crystallinity-Enhanced Tellurium Nucleation Layers,” IEEE Sensors Journal，18，8，pp.3108-3113

（2018）

デバイスのいずれにおいても，信号電流が印加電圧とともに増加し，飽和することが分かる。

一方，暗電流については，TTeを380ºC として作製した従来のデバイスでは，非増倍領域であるにもかかわらず７V付近より暗電流が増加し始め，15Vでは104pA/cm2に達する。これに対して，今回，Teの融点を超える高いTTe（490ºC）でデバイスを作製することで，非増倍領域における逆バイアス電圧（15V）印加時の暗電流値を，従来の100分の1となる100pA/cm2以下に低減することに成功した。

また，逆バイアス電圧（15V）印加時に85%以上の高い量子効率を得ることができ，膜表面での入射光の反射による損失を考慮すると，入射したほぼすべての光を利用できることが分かる。

４．まとめ

高感度な超高精細カメラの実現を目指して，結晶セレンを光電変換部に適用した，膜積層型撮像デバイスの試作および評価を行った。今回，ガラス基板上に作製した試作デバイスにおいて，Seの結晶化時に膜剥がれ防止のために用いるTe結晶核を，融点以上のTTeで成膜することにより，TeおよびTeを結晶核として作製するSeの結晶性を大幅に改善

６図　暗時の電流－電圧特性と，光照射時の波長550nmにおける光電変換特性（破線：TTe = 380℃， 実線：TTe = 490℃）

0

電流

密度

（pA

/cm

2 ） 量子

効率

（%

）

逆バイアス電圧（V）

暗電流TTe：490°C

TTe：380°C

光照射時（550nm, 2.5µW/cm2）106

105

104

103

102

101

100

100

90

80

70

60

50

40

30

20

10

05 10 15

33NHK技研 R&D ■ No.174 2019.3

参考文献 １） Rec. ITU-R BT.2020，“Parameter Values for Ultra-High Definition Television Systems for Production and International Programme Exchange” （2012）

2） R. Funatsu, S. Huang, T. Yamashita, K. Stevulak, J. Rysinski, D. Estrada, S. Yan, T. Soeno, T. Nakamura, T. Hayashida, H. Shimamoto and B. Mansoorian：“133Mpixel 60fps CMOS Image Sensor with 32-column Shared High-speed Column-parallel SAR ADCs,” Proc. ISSCC Dig. Tech. Papers，pp.1-3 （2015）

3） 為村，峰尾，本田，新井，渡部，宮川，難波，大竹，久保田：“固体撮像素子積層用結晶セレン膜の構造設計および特性評価,” 映情学冬大，22C-1（2017）

4） S. Imura, K. Kikuchi, K. Miyakawa, H. Ohtake and M. Kubota：“Low-voltage-operation Ava lanche Photod iode Based on N - ga l l i um Ox ide/p - cr ys ta l l i ne Se l en ium Heterojunction,” Appl. Phys. Lett.，Vol.104，No.24，pp.242101-1-242101-4 （2014）

5） S. Imura, K. Kikuchi, K. Miyakawa, H. Ohtake, M. Kubota, T. Okino, Y. Hirose, Y. Kato and N. Teranishi：“High-sensitivity Image Sensors Overlaid with Thin-film Gallium Oxide/crystalline Selenium Heterojunction Photodiodes,” IEEE Trans. Electron Devices, Vol.63, No.1, pp.86-91 （2016）

6） 為村，峰尾，宮川，難波，大竹，久保田：“テルル結晶核の成膜条件に依存した結晶セレン光電変換膜の結晶性および結晶配向性の評価,” 第78回応物秋季予稿集，5a-PB1-4 （2017）

7） T. Nakada and A. Kunioka：“Efficient ITO/Se Heterojunction Solar Cells,” Jpn. J. Appl. Phys.，Vol.23，No.8，pp.L587-L589 （1984）

大おお

竹たけ

浩ひろし

久く

保ぼ

田た

節みさお

1982年入局。同年から放送技術研究所において，超高速度CCDおよび次世代放送用撮像デバイスの研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。

1983年入局。福井放送局，放送技術研究所，大阪放送局を経て，2003年から放送技術研究所において，増倍型光電変換膜の研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。

宮みや

川かわ

和かず

典のり

難なん

波ば

正まさ

和かず

1989年入局。放送技術研究所，静岡放送局を経て，1998年から放送技術研究所において，増倍型光電変換膜の研究に従事。現在，放送技術研究所新機能デバイス研究部主任研究員。

1988年入局。同年から放送技術研究所において，高感度撮像デバイスの研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。博士（工学）。

為い

村むら

成しげ

亨ゆき

峰みね

尾お

圭けい

忠ただ

2005年入局。広島放送局を経て，2011年から放送技術研究所において，高感度撮像デバイスの研究に従事。現在，放送技術研究所新機能デバイス研究部に所属。

2016年入局。同年から放送技術研究所において，高感度撮像デバイスの研究に従事。現在，放送技術研究所新機能デバイス研究部に所属。

34 NHK技研 R&D ■ No.174 2019.3