Cello - シルバコ・ジャパン: SILVACO Japan...Silvaco Cello...
2
Silvaco Cello™ は、デジタル・セル・ライブラリの作成および 最適化を行う、業界で最も多用途で使いやすい統合ソリューショ ンです。デジタル CMOS IC の設計において、プロセス・マイグ レーションだけでなく、カスタム・デジタル・セル・ライブラリ の作成、代替デバイス・モデル、デザイン・ルール、セル・アー キテクチャが与える影響の解析が可能です。 Silvaco Cello では、すべてのデジタル・ライブラリ・セルの属 性を個別に制御、修正することができるため、セル・パラメー タを正確に調整し、最も厳密な設計要件を満足することが可能 となります。 たとえば、トランジスタのサイズ調整、セル Row の高さを設定 することにより、電力消費量、周波数、エリア間のトレードオフ を制御することができます。ユーザは、推奨ルールと必須ルー ル間で DFM トレードオフのバランスを取り、セルの総エリアを 拡大せずにレイアウトを最適化することが可能です。 Silvaco Cello には、スタンダード・セル・ライブラリの作成、 マイグレーションおよび最適化に必要なツール一式が含まれま す。また、既存の設計フローを補完し、フィジカル・シンセシス・ ツールに必要なすべてのデータを提供します。 概要 • 手作業によるレイアウト工数を大幅に削減 • 生産性を大幅に向上 • 一貫したレイアウト、ピン・アクセスおよびブロック・アバットメン トを含むCorrect by Construction手法 • 異なる次元の検証 (セル・アーキテクチャ、デザイン・ルール、サ イズ調整、DFMルール) が可能 • セル・アーキテクチャ、テクノロジ・ノード、または、ファウンドリ 間でのレイアウト・マイグレーション • ライブラリ・ポートフォリオを容易に拡張可能 おもな利点 • プロセス・テクノロジおよびファウンドリのデザイン・ルールを 高速に設定、統合することにより、初期段階で DRC クリーン なレイアウトを生成可能 • 周辺との微妙なスペーシングやエンクロージャのルール、推 奨形状パターン、自己整合型ダブル・パターニング (SADP)、 ローカル相互接続のサポートを含む、7nm まで対応する先進 プロセス・テクノロジ • FinFET およびその他非平面テクノロジ向けの個別トランジス タ・サイジング • スケーラブルな並列処理でスループットを向上 • サード・パーティの主要 DRC、LVS、LPE ツールとの統合 により、高精度なサインオフ・レイアウトを保証し、既存フロー の分断を最小限に抑制 • GDSII もしくは、きめの細かいドライブ能力とスキューが考慮 された自動生成レイアウトを用いて、フットプリント・コンパチ ブル・セルを生成することにより、後工程の高速化、パワー 最適化を実現 • Tcl スクリプトに対応し、レイアウト・フローを柔軟にカスタマ イズ可能 • Cadence Virtuoso プラグイン • Synopsys Custom Compiler プラグイン セル・ライブラリの作成、マイグレーションおよび最適化 Cello Cello 高度なレイアウト・マイグレーション・フロー • セル・テンプレートを使用して、予め定義された形状、配線 パラメータ、トラック高、ゲート・ピッチ、P/N 比、パワー・レー ルのサイズおよび位置などを設定 • トランジスタのサイズを変更し、新しいテンプレートまたはド ライブ能力の要件を満たした、低リーク・アプリケーションに 必要な、異なるゲート長の作成が可能 • さまざまなアプリケーション用途に対応するために、GDS ベー スのレイアウト・マイグレーションへの入力として、レイアウト の特性を考慮し、かつ、どの程度の修正レイアウトが必要か を加味した方程式ベースを含め、幅広いレイアウト・マイグレー ション・メソドロジに対応 • 既存フローに Cello を統合するために、柔軟さを持ち合わせ たスクリプト・インタフェースのサポートを提供し、反復ルー プによるデザイン・ゴールを探索 • レイアウトの再利用 • インタラクティブなレイアウトのクリーンアップおよび最適化 • 構造化ワークフロー：新しいレイアウト・エンジニアを2週間で 強化 おもな特長
Transcript of Cello - シルバコ・ジャパン: SILVACO Japan...Silvaco Cello...
Silvaco Cello™ は、デジタル・セル・ライブラリの作成および最適化を行う、業界で最も多用途で使いやすい統合ソリューションです。デジタル CMOS IC の設計において、プロセス・マイグレーションだけでなく、カスタム・デジタル・セル・ライブラリの作成、代替デバイス・モデル、デザイン・ルール、セル・アーキテクチャが与える影響の解析が可能です。
Silvaco Cello では、すべてのデジタル・ライブラリ・セルの属性を個別に制御、修正することができるため、セル・パラメータを正確に調整し、最も厳密な設計要件を満足することが可能となります。
たとえば、トランジスタのサイズ調整、セル Row の高さを設定することにより、電力消費量、周波数、エリア間のトレードオフを制御することができます。ユーザは、推奨ルールと必須ルール間で DFMトレードオフのバランスを取り、セルの総エリアを拡大せずにレイアウトを最適化することが可能です。
Silvaco Cello には、スタンダード・セル・ライブラリの作成、マイグレーションおよび最適化に必要なツール一式が含まれます。また、既存の設計フローを補完し、フィジカル・シンセシス・ツールに必要なすべてのデータを提供します。
概要
• 手作業によるレイアウト工数を大幅に削減• 生産性を大幅に向上• 一貫したレイアウト、ピン・アクセスおよびブロック・アバットメン
トを含むCorrect by Construction手法• 異なる次元の検証 (セル・アーキテクチャ、デザイン・ルール、サ
イズ調整、DFMルール) が可能• セル・アーキテクチャ、テクノロジ・ノード、または、ファウンドリ
間でのレイアウト・マイグレーション• ライブラリ・ポートフォリオを容易に拡張可能
おもな利点
• プロセス・テクノロジおよびファウンドリのデザイン・ルールを高速に設定、統合することにより、初期段階で DRC クリーンなレイアウトを生成可能
• 周辺との微妙なスペーシングやエンクロージャのルール、推奨形状パターン、自己整合型ダブル・パターニング (SADP)、ローカル相互接続のサポートを含む、7nm まで対応する先進プロセス・テクノロジ
• FinFET およびその他非平面テクノロジ向けの個別トランジスタ・サイジング
• スケーラブルな並列処理でスループットを向上• サード・パーティの主要 DRC、LVS、LPE ツールとの統合
により、高精度なサインオフ・レイアウトを保証し、既存フローの分断を最小限に抑制
• GDSII もしくは、きめの細かいドライブ能力とスキューが考慮された自動生成レイアウトを用いて、フットプリント・コンパチブル・セルを生成することにより、後工程の高速化、パワー最適化を実現
• Tcl スクリプトに対応し、レイアウト・フローを柔軟にカスタマイズ可能
• Cadence Virtuoso プラグイン• Synopsys Custom Compiler プラグイン
セル・ライブラリの作成、マイグレーションおよび最適化
CelloCello
高度なレイアウト・マイグレーション・フロー• セル・テンプレートを使用して、予め定義された形状、配線
パラメータ、トラック高、ゲート・ピッチ、P/N 比、パワー・レールのサイズおよび位置などを設定
• トランジスタのサイズを変更し、新しいテンプレートまたはドライブ能力の要件を満たした、低リーク・アプリケーションに必要な、異なるゲート長の作成が可能
• さまざまなアプリケーション用途に対応するために、GDS ベースのレイアウト・マイグレーションへの入力として、レイアウトの特性を考慮し、かつ、どの程度の修正レイアウトが必要かを加味した方程式ベースを含め、幅広いレイアウト・マイグレーション・メソドロジに対応
• 既存フローに Cello を統合するために、柔軟さを持ち合わせたスクリプト・インタフェースのサポートを提供し、反復ループによるデザイン・ゴールを探索
• レイアウトの再利用• インタラクティブなレイアウトのクリーンアップおよび最適化• 構造化ワークフロー：新しいレイアウト・エンジニアを2週間で
強化
おもな特長
Rev 11219_04
横浜本社〒 220-8136神奈川県横浜市西区みなとみらい 2-2-1横浜ランドマークタワー 36FTEL：045-640-6188 FAX：045-640-6181
〒 604-8152京都市中京区烏丸通蛸薬師下ル手洗水町 651-1第14 長谷ビル 9FTEL：075-229-8207 FAX：075-229-8208
京都オフィス
株式会社 シルバコ・ジャパン お問い合わせ : [email protected]
完全性セル・エリアおよび寄生の影響を最小限に抑える、優れた最適化アルゴリズムを使用する完全自動レイアウト・トポロジ生成します。最適化には以下が含まれます。
• セル入力信号ピンの最適な配列• 最適な拡散層ストリップ・レイアウト• 内蔵のトランジスタ・サイジング・アルゴリズム、および論理最
適化を含む、優先オプションによるトランジスタ・ネットリスト合成• 高度にパラメータ化されたレイアウト・プリミティブへの対応によ
り、ユーザ定義可能なトポロジ生成 :– コンタクトおよびコンタクト・アレイ– シングルおよびフォールド・トランジスタ・コンフィグレーション– 配線の優先度および配線パターンの制限 / 許可– 入力および出力ポートの配線ガイドと配線禁止
• 先進かつ専用のコンパクション・エンジン :
デジタル・セル・タイプ• バッファ ( インバータ、非インバータ、クロック )• ブーリアン・ファンクション (AND、OR、NAND、NOR、
AOI、OAI、OA、AO、MUX)• 算術論理セル (XOR、フル・アダー、ハーフ・アダー )• 順序回路セル ( あらゆる組み合わせのスキャン入力、セット、
リセット付きラッチ、クロックゲート、Dタイプフリップ・フロップ)• フィジカル・セル等 ( タイセル、フィラーセル、アンテナ、ダイオー
ド、ECO ゲート)• ブーリアン・ファンクションをベースとしたユーザ定義の複雑
なゲート• SPICE ネットリストからのユーザ定義セル• パワー・マネジメント ( レベル・シフタ、ヘッダ、フッタ、常時オン・
セル )
入力• ファウンドリのデザイン・ルールを含む Silvaco Technology
Language ファイル• SPICE ネットリスト• GDSII
出力• LEF (Library Exchange Format)• GDSII (Graphics Design System II) セル・レイアウト• セル回路図• Open Access データベース
対応プラットフォーム• Red Hat Enterprise Linux® バージョン 6 および 7 (x86
または x86-64)
– トポロジ・ドリブンで適応性のあるコンパクション・ストラテジ– ユーザ制約だけでなく先進 CMOS プロセス向けデザイン・ルールをフルにサポート
• 以下を使用した、SPICE シミュレーションおよびレイアウト生成のスケーラブルな並列実行が可能 :– Oracle® Grid Engine (OGE)– マルチおよびシングル・スレッド処理
• 内蔵されている検証 :– レイアウトにおけるファンクションとブーリアン定義に対するフォーマル検証
– 各種品質保証のための外部物理検証ツールとのインタフェース– 外部検証ツールを介した DFM 解析および評価
