CBCM 法を用い、 0.001fF 分解能、浮遊容量分離型、 400 個の容量 TEG...

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

2013/1/21

CBCM 法を用い、 0.001fF 分解能、浮遊容量分離型、 400 個の容量 TEG マトリクス・テスト・スト

ラクチャの提案

1

CBCM 法を用い、 0.001fF 分解能、浮遊容量分離型、 400 個の容量TEG マトリクス・テスト・スト


東京工業大学大学院理工学研究科電子物理工学専攻

菅原　光俊、盛　健次、角川　佳弘、松澤　昭2013/1/21

2



& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology2013/1/21



目次

1. 容量 TEG 設計の背景2. 従来の CBCM 法3. 提案する回路とﾚｲｱｳﾄ4. 実測結果5. その他のﾘﾌｧﾚﾝｽ

3




容量 TEG設計の背景

• 今般､下記 2 種の容量のが必要ｷｬﾗｸﾀﾗｲｼﾞﾝｸﾞ– 配線間櫛形容量 (MOM 容量 ) の詳細 (DAC,ADC の高

精度設計のため )– MOS の容量の再評価ﾄﾗﾝｼﾞｽﾀｹﾞｰﾄ ( 新化のためﾓﾃﾞﾙ )

• 状にたくさん容量を作り、少ないで正ﾏﾄﾘｸｽﾋﾟﾝしく評価するための工夫が必要– CBCM 法採用– 100 種類以上の容量を測ってみたい– 1fF 以下の分解能で測りたい– 被測定容量自体の浮遊容量を分離して求めたい– 非線形容量測定に 100mV 振幅で測りたい

2013/1/21



4




従来の CBCM法

2013/1/21



5




Charge Based Bapacitance Measurement

• 基本技術の CBCM 法– 被測定容量をまず放電– 次に VDD まで充電す

る｡ VDD から Q=Cx ・VDD の電荷が注入される。

– これを 1 秒間に f 回繰り返すと、充電電流 I はI=Q/1 秒 =Cx ・ VDD ・ f∴Cx=I/(VDD ・ f)

– 容量無し (No Cap) の　ﾚを作り、浮遊容量をﾌﾟﾘｶ

相殺する– 貫通電流防止。

2013/1/21



J.C.Chen,et al: “An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique, IEDM 1996

被測定容量 Cx

まず放電

次に充電

Break before make

ﾚﾌﾟﾘｶ

6




CBCM法の利点と欠点• 利点

– 電流波形に依らず､その積分値 = 総電荷のみ必要– 放電後､充電後には電流が流れないので､接続不要ｹﾙﾋﾞﾝ– 測定系の浮遊容量はできるｷｬﾝｾﾙ– 1fF 程度まで測れる

• 欠点– 端子数が多い– 構成でｲﾝﾊﾞｰﾀ､ VDD>>VT が必要。 100mV では測れない

• 対策– 状に並べ、被測定容量のみをﾏﾄﾘｸｽ CVCM 法で測る。

非測定容量にはを加えないﾊﾟﾙｽ– 回路工夫で 100mV で動作させる

2013/1/21



7




提案する回路とﾚｲｱｳﾄ

2013/1/21



8




提案するユニット回路• 充放電は

– 上下とも 3.3V Nch 。ｽｲｯﾁｹﾞｰﾄは 3.3V ﾄﾞﾗｲﾌﾞ

– 両端電位 VDD　 =0~2.5V で､

のｽｲｯﾁ on/off 可

• 座標 xsel,ysel の交点ののみﾕﾆｯﾄ､をｸﾛｯｸｱｸﾃｨﾍﾞｰﾄ– 貫通電流を避ける Break before make のための挿入ﾛｼﾞｯｸ

• 容量の他端は– 任意を掛けるなら、共通のﾊﾞｲｱｽ com 端子へ– 他端が substrate の容量のみ sub 端子へ。

• VDD 及び GND,com,sub 間は出来るだけ容量を付加

2013/1/21



Vc=0.1~2V

A

ck

xselysel

Vsub=-1~2V sub

Vcom=-1~2V

com

GND

(x+1)selyseldelay delay

VDD

P1 P2

Cx

Vc

VDD=3.3V

ﾚﾌﾟﾘｶ

9




ユニット回路のレイアウト

• 50μm□ の被測定容量 + 用ﾚﾌﾟﾘｶｴﾘｱ

• 逆 L 字型– 上辺にとﾛｼﾞｯｸｽ

を配置ｲｯﾁ– 層ごとに VDD,

GND,com,sub を割り当て

2013/1/21



P1 P2

ここに被測定容量との両方を置くﾚﾌﾟﾘｶ 50μm

10μm

5μm 50μm

10




容量アレーの形状

• 1 列ごとにをﾕﾆｯﾄ対称に配置– 最大

50μm×100μm の「被測定容量 + ﾚ

」のが可ﾌﾟﾘｶｴﾘｱ能

– 4 つの独立したｱをもつﾄﾞﾚｽ xsel

で制御

2013/1/21



10um

11





• をﾕﾆｯﾄ 20 行 ×20列配置

2013/1/21



12





• ・を付ﾊﾟｯﾄﾞﾘﾝｸﾞけて、四方へ引き出している。

• はﾀﾞｲｻｲｽﾞ 2mm□

2013/1/21



13




被測定容量の浮遊容量の分離法の提案

• MOM の場合､　被測定容量 Cxの両端に浮遊容量 Cy,Cz が付く

• 2 を使い図ﾕﾆｯﾄのように接続

• 非のは、ｾﾚｸﾄﾕﾆｯﾄGND 側のｽｲｯﾁがｵﾝ

• ( はこの隣にﾚﾌﾟﾘｶ置き､測定系の浮遊容量を相殺 )

1. まず左の xsel,ysel を選択Cx + Cy を測定

2. 次に右の (x+1)sel,ysel を選択Cx + Cz を測定

3. 次に左右 xsel,(x+1)sel,ysel を選択Cy + Cz を測定 (Cx の両端は同電位で無視 )

4. 連立方程式を解き Cx,Cy,Cz を求める

2013/1/21



Vc=0.1~2V

A

ck

xselysel

Vsub=-1~2V sub

Vcom=-1~2V

com

GND

(x+1)selyseldelay delay

VDD

P1 P2Cx

Vc

CzCy

VDD=3.3V

14




被測定容量の使い方の例ｴﾘｱ• 50μm×100μm ｴﾘ

に、ｱ 4 付ｱﾄﾞﾚｽの 4 容量計測点がある

• を含め、任ﾚﾌﾟﾘｶ意に割り当て可能

2013/1/21



Meas Meas

wire

s

Meas Meas

wire

s

repl

ica1

com

floating capacitors

1Vppadr1 adr2 adr3 adr4

x xx

DUT1

x

DUT2 DUT3com

Meas Meas

wire

s

Meas Meas

wire

s

com

1Vpp adr9 adr10 adr11 adr12

com

Meas Meas

wire

s

adr7 adr8

x x

DUT4com

x x

DUT5

repl

ica2

repl

ica3

1Vpp

Meas Meas

wire

s

Meas Meas

wire

s

sub

adr17 adr18 adr19 adr20

sub

Meas Meas

wire

s

adr15 adr16

x x

DUT5sub

x x

DUT6

repl

ica5

0.1Vpp

xre

plic

a4

DUT7

15




実測結果

2013/1/21



16




実測結果 : MOM容量と本数ﾌｨﾝｶﾞ• T 社 90nm 標準

CMOS で試ﾌﾟﾛｾｽ作

• 結論– 0.001fF=1aF の

分解能があることが確かめられた

2013/1/21



17




実測結果 : 単位MOM容量のばらつき

• 100 個の単位 MOM容量 ( 無ｼｰﾙﾄﾞ ) の実測値の分布とﾍﾟﾘｸﾞﾗﾑ– 配線層間容量 (MIM 　

容量 ) の σ よりやや大　きいが、設計でﾏ

出来るﾈｰｼﾞﾚﾍﾞﾙ

2013/1/21



単位 MOM 容量n=100平均 =6.327fFσ=0.032fF

0

0.1

0.2

0.3

0.4

0.5

0.6

0 0.1 0.2 0.3 0.4 0.51/ C0.5[ Fｆ- 0.5]

Disp

ersio

n　[%]

MOMMIM

18




実測結果 : MOM容量の長さ依存性• 右図の各種容量を試作

– 長ﾌｨﾝｶﾞ 5um の配線層櫛形横方向単位容量 ( 単位MOM 容量 )1 個 (約 5fF)

– 長をﾌｨﾝｶﾞ 0 と 2.5um も– ｼｰﾙﾄﾞ ( 右図の灰色 )有

無• 結論 ( 浮遊容量分離後 )

– 多少のはあるｵﾌｾｯﾄが､MOM の長と容ﾌｨﾝｶﾞ量は 1 次式の関係にあることが実証された

– 無しだと約ｼｰﾙﾄﾞ 1fF のﾌ容量があるﾘﾝｼﾞ

2013/1/21



5um2.5um

19




その他のリファレンス

2013/1/21



20




被測定容量へ 100mV振幅印加技術

• 2002年に、上下Pch MOS をｽｲｯﾁ使って、Vcap-Vo=100mVを実現した例。(V1,V2 は Vo より負 )

• 2008年に上下 Nch MOS を使ったｽｲｯﾁ例もあった　

2013/1/21



B.Sell, et al: “Charge-Based Capacitance Measurements (CBCM) on MOS Devices ” IEEE Tran. Devices & Materials Reliability, Vol 2, No 1, 2002

ﾚﾌﾟﾘｶT.Sutory, et al: “C-V CHARACTERIZATION OF NONLINEAR CAPACITORS USING CBCM METHOD” International Conference Mixed Design, 21-23, 2007

ﾚﾌﾟﾘｶ

21




容量マトリクス切替技術 1• x,y,z 座標で選択された容量の

みを供給ｸﾛｯｸ• 対策はﾘｰｸ

– 切替用にﾊﾞﾝｸ Pch をｽｲｯﾁ 2 個直列挿入

– VD を VDD よりやや下げる

• 型を採用ｲﾝﾊﾞｰﾀｽｲｯﾁ• ・対策ｸﾛｯｸﾉｲｽﾞなお我々は、

– 逆に VDD 側をまとめて構造ﾒｯｼｭとし、引出を下げ、測ｲﾝﾋﾟｰﾀﾞﾝｽ定周波数を高め、かつ VDD 側の容量を大きくし電流平均化対応

– はﾘｰｸ､分を差し引きﾚﾌﾟﾘｶ､相殺– はｸﾛｯｸﾉｲｽﾞ､秒の平均で対応ｵｰﾀﾞ

2013/1/21



S.Ohkawa, et al: “Analysis and Characterization of Device Variations in an LSI Chip Using an Integrated Device Matrix Array” IEEE Tran Semiconductor Manufacturing, Vol 17, No 2, 2004

22




容量マトリクス切替技術 2

• 接続を採用ｹﾙﾋﾞﾝ• 型のたｲﾝﾊﾞｰﾀｽｲｯﾁ

め､複雑な電源系で､小振幅を実現

なお、我々は、– 放電後、充電後には電

流が流れないので、接続は不要と結ｹﾙﾋﾞﾝ

論づけた。– 両ｻｲﾄﾞ Nch で、簡ｽｲｯﾁ

単な電源系を実現

2013/1/21



ﾚﾌﾟﾘｶ

K.Tsuji, et al: “Measurement of MOSFET C-V Curve Variation Using CBCM Method” IEEE International Conference on Microelectronic Test Structures Conference, P81-P84, 2009

23




複数 ch動作同時動作で容量測定

2013/1/21



B.Froment, et al: “Ultra Low capacitance measurements in multilevel metallization CMOS by using a built-in Electron -meter” 14thInternationa Electron Device Meeting, 37.2, 1999

• 配線間浮遊容量測定のため､複数の信号源による CBCMと､連立方程式での解法

我々は、被測定容量の浮遊容量を分離する際に、 n=2 に相当する処理をしているとも言える

CBCM 法を用い、 0.001fF 分解能、浮遊容量分離型、 400 個の容量 TEG...

Documents

Transcript of CBCM 法を用い、 0.001fF 分解能、浮遊容量分離型、 400 個の容量 TEG...