CAD- Redes y controladores industriales I

Conversin Analgica/Digital

1. Introduccin. Misin del convertidor analgico/digital

Con estos circuitos se trata de conseguir una relacin biunvoca entre una seal analgica y una digital o viceversa. Las magnitudes fsicas son analgicas y normalmente el procesado de seal se realiza de forma digital, de ah la necesidad de los convertidores ADC. Tambin puede ser necesario actuar sobre un sistema analgico una vez procesada una seal de forma digital por lo que se hace necesario un convertidor DAC. La salida de los sensores, que permiten al equipo electrnico interaccionar con el entorno, es normalmente una seal analgica, continua en el tiempo. En consecuencia, esta informacin debe convertirse a binaria (cada dato analgico decimal codificado a una palabra formada por unos y ceros) con el fin de adaptarla a los circuitos procesadores y de presentacin. Un convertidor analgico-digital (CAD) es un circuito electrnico integrado cuya salida es la palabra digital resultado de convertir la seal analgica de entrada.

La conversin a digital se realiza en dos fases: cuantificacin y codificacin. Durante la primera se muestrea la entrada y a cada valor analgico obtenido se asigna un valor o estado, que depende del nmero de bits del CAD. El valor cuantificado se codifica en binario en una palabra digital, cuyo nmero de bits depende de las lneas de salida del CAD. Estos dos procesos determinan el diseo del circuito integrado.

En la prctica, el proceso de conversin est sujeto a numerosas limitaciones resultado de los procesos de fabricacin. Las ms relevantes son el tiempo de conversin y la finitud del nmero de estados de salida. La conversin involucra un tiempo y, en consecuencia, supone una incertidumbre que limita la velocidad mxima de la entrada. Los valores discretos del proceso de cuantificacin llevan consigo un error y una limitacin de resolucin del circuito. La eleccin del CAD en un diseo electrnico depender de la adaptacin de sus rasgos a los requerimientos de la aplicacin.

1.1. Principios operativos de los CADs. Ejemplos de operacin y

parmetros estticos

En un CAD de N bits hay 2N estados de salida y su resolucin (porcin ms pequea de seal que produce un cambio apreciable en la salida) se expresa como 1/2N (una parte en el nmero de estados). Con frecuencia la resolucin se expresa a partir del margen de entrada del convertidor para definir el intervalo de cuantizacin o espacio de 1 LSB (Least Significant Bit; bit menos significativo).

1LSB = q = M arg en

2 N

La figura 1 representa la respuesta de un convertidor A/D de 3 bits a una entrada analgica senoidal de 1 kHz de frecuencia, valor medio 5 V y valor cresta a cresta de 10 V, coincidentes con el margen de entrada. En ella se observan los 23=8 estados de la salida, correspondientes a los cdigos binarios desde el 000 al 111. Cada intervalo de cuantizacin tiene una anchura de 10 (V)/8 (estados)=1,25 V.

La figura 2 representa la respuesta del convertidor con un bit ms. Se observa en

ella el aumento de la resolucin, ahora con 16 estados, que permite aproximar la seal digitalizada a la analgica original. El intervalo de cuantizacin es en este caso la mitad, y la resolucin es el doble.

111

110

101

100

011

010

001

000

q=1,25 V

Fig. 1. Digitalizacin de una seal analgica por un convertidor A/D de 3 bits. Se observan los 8 estados de cuantizacin de 1,25 V de anchuray los lmites de cada intervalo de cuantizacin en ordenadas.

Fig. 2. Digitalizacin de una seal analgica por un convertidor A/D de 4 bits (16 estados).

El CAD es un dispositivo no lineal, por lo que no tiene sentido la

consideracin de funcin transferencia. Su relacin entrada-salida viene dada por una caracterstica escalonada. La figura 3 representa caracterstica ideal de un CAD de 3 bits. En ella se consideran los puntos de decisin situados en el centro de cada intervalo de cuantizacin (1/2 LSB).

Cdigos de salida Curva

8 ideal q

7

Margen de

entrada

0

111

110

101

100

011

010

001

000

(lineal)

Curva terica

1 LSB

1,25 2,5 3,75 5 6,25 7,5 8,75 10 Entrada (V) 1/8 FE 1/4 FE 7/8 FE

Fig. 3. Curva de transferencia de un CAD de 3 bits con cuantificacin uniforme. Los puntos de decisin se sitan en la mitad de cada intervalo de cuantizacin. Se ha supuesto un FE=10 V.

Los puntos de decisin pueden considerarse en los extremos o en los centros de cada intervalo de cuantificacin. Por ejemplo, en el caso de los 8 estados anteriores, si las transiciones se dan en los extremos, la ltima se dara en el estado 7, que correspondera a una tensin de entrada de 7 1,25 V = 8,75 V. Esto es igual que hacer 10 1,25 V, que resulta a su vez de la generalidad:

Para este mismo caso de de 8 estados, si las transiciones se dan en los puntos centrales de los intervalos, entonces, la ltima transicin se da en el punto de decisin correspondiente al estado 7 + q/2 = 7 1,25 + 0,125 = 8,875 V. En general, se da en el punto:

Esta expresin puede verse tambin como:

La grfica caracterstica resume las especificaciones estticas del proceso de conversin de un CAD. A continuacin se exponen las limitaciones dinmicas de estos circuitos como consecuencia del proceso de muestreo de la seal analgica a convertir.

1.1. Caractersticas de los ADC Entrada Nmero de canales Tipo de seal (tensin o corriente) Mrgen de valores (mximo y mnimo) Polaridad (unipolar, bipolar) Tensin de referencia (interna o externa, exactitud) Salida Nmero de bits (resolucin) Cdigo de salida (binario, BCD) Formato (serie, paralelo) Velocidad de salida (bit rate)

Niveles de tensin de salida Existencia de latches... Relacin entrada-salida Exactitud (determinada por los errores) Velocidad de conversin Parmetros bsicos a considerar en la eleccin de un ADC Nmero de canales Tipo de canales (unipolares, bipolares) Margen de tensin de entrada Resolucin (en nmero de bits) Exactitud Tensin de referencia necesaria Velocidad (frecuencia de conversin) Funciones adicionales a la entrada (multiplexado, muestreo, ganancia programable, entradas de bajo nivel) Funciones adicionales a la salida (latches) Condiciones ambientales Formato de la seal de salida (binario, BCD) Control de la conversin (interrupciones, control de estado) 1.2. Muestreo de seales analgicas. Teorema de Shannon

Al muestrear una seal de entrada, el CAD almacena su valor analgico en instantes de tiempo fijos y equiespaciados (periodo de muestreo) determinados por el circuito de muestreo y retencin (Sample and Hold, S&H circuit). Si la informacin que porta la seal no experimenta cambios bruscos se puede muestrear a frecuencia baja sin temor a perder informacin crucial de la seal. Sin embargo, segn muestra la figura 4, si la seal de inters flucta con velocidad, una velocidad de muestreo baja conlleva prdida de informacin cuando se trata reproducir la seal original a partir de las muestras (cuantificacin). En estos casos es necesario muestrear con mayor velocidad para asegurar la reproduccin fiel de la seal capturada.

Fig. 4. Muestreo a baja frecuencia de la salida de un sensor de alta velocidad.

A continuacin, se exponen distintos tipos de CADs, cuyos diseos determinan

las caractersticas del circuito integrado y, consecuentemente, sus mbitos de aplicacin.

1.3. CAD de doble rampa

En los convertidores de rampa se convierte la tensin analgica de entrada en el intervalo temporal que dura la descarga de un condensador, para luego convertir esta magnitud en una salida digital. La figura 5 muestra el esquema interno del circuito. Este circuito es muy lento pero muy preciso; se utiliza generalmente en medidas lentas que requieran precisin, como por ejemplo en los multmetros digitales.

Veamos el funcionamiento para una entrada analgica unipolar, para Va>0 y -Vref

S

Q=1 Va R

-Vref Q=0

C

- -

+ Vo

+

1 B0

J B1 Q

K B2

... BN-1

Tclk

Contador binario ascendente- descendente

Fig. 5. Esquema interno de un CAD de doble rampa de N bits. Se han omitido las tensiones de alimentacin de los amplificadores operacionales para tener una mayor simplicidad en el circuito.

vo

111...1

vo(T1)

T1

-Va1/RC

-Va2/RC

T2

t

-Vref/RC

ascendente

descendente 000...0

Fig. 6. Grficas en el proceso de conversin de doble rampa. La rampa descendente siempre dura lo mismo y determina el punto de comienzo de la rampa ascendente. La duracin de esta est relacionada con el valor analgico a convertir.

12

Cuando todas las salidas del contador son nulas (cuando ha finalizado la cuenta decreciente) la salida de la puerta NOR se pone a 1 y Q=0; pasndose a integrar la tensin de referencia, para cualquier tensin a convertir. La ecuacin del integrador es en este caso:

Esta rampa creciente termina en el instante T2, cuando la salida del integrador es nula, la tensin diferencial del comparador se anula y su salida pasa a cero, inhibindose el reloj. En este instante:

Esto significa que el intervalo de tiempo T2-T1 es proporcional al periodo de reloj. La constante de proporcionalidad es el nmero de impulsos o cuentas transcurridas hasta que se anula la salida del integrador. Este nmero decimal permite obtener la palabra digital al codificarlo en binario:

Por ejemplo, en un CAD de doble rampa de 12 bits con RC=10 ms, Tclk=1 s, Vref=10 V; al convertir una tensin analgica se obtiene T2-T1=2,5 ms. En consecuencia, el nmero de impulsos de reloj (periodos de reloj) equivalentes a este tiempo resulta:

impulsos = T2 T1 =

Tclk

2,5 ms 103 ms

= 2500

Este nmero decimal codificado en binario con 12 bits es la palabra digital que resulta en la salida del CAD, 1001 1100 0100.

Para este ejemplo, el tiempo que dura la rampa decreciente es:

T1 = 2 Tclk = 4,096 ms

Para obtener la tensin analgica equivalente a esta palabra digital se aplica la ecuacin de la rampa creciente:

Va = T2 T1

2 N Tclk Vref = 2,5 ms 4,096 ms

10 V = 6,103515625 V

Registro de salida

Los CADs que integran la seal de entrada pueden rechazar las interferencias que contaminan la seal de inters. stas suelen derivar de la red, por lo que se escoge un mltiplo de dicha frecuencia como periodo de integracin con el fin de eliminarlas.

1.4. CAD de aproximaciones sucesivas

Es el ms comn en convertidores integrados cuando la exactitud requerida no es determinante, ya que su diseo supone un equilibrio entre velocidad y complejidad. Se caracteriza por incluir un registro de aproximaciones sucesivas (SAR; Sucesive Approximation Register) que contiene las distintas aproximaciones de la palabra digital. La figura 7 muestra el esquema interno de un CAD de aproximaciones sucesivas de 8 bits. En ella se aprecia el SAR y la cadena de biestables tipo D, encargados de propagar un 1 de forma cclica, desde que D8 recibe el impulso de disparo que inicializa la conversin.

Va CDA

3,7 5 - +

SAR

S7

Q7

clkC7

Q6

S6 clkC6

...

... ...

...

Q0

S0 clkC0

... ...

... ...

Q8 D8

clk

Q7 D7

clk

Q6 D6

clk

... ...

... ...

Q0 D0

clk

Fig. 7. CAD de aproximaciones sucesivas de 8 bits; esquema interno.

El funcionamiento se ilustra convirtiendo a digital una tensin analgica de 3,7 V sobre un fondo de escala en la entrada de 10 V. Inicialmente se pone a 1 el bit ms significativo, Q7=1, manteniendo a cero el resto, y antes de llegar el impulso de disparo a D8, todos los flip-flop D ofrecen salida nula. Se convierte a analgica la palabra digital resultante (10000000) y se compara con la seal a convertir (3,7 V). Como la tensin equivalente a la palabra digital (5 V) es superior, la salida del comparador es un 1; C7=1 como resultado de la propagacin del 1 por la cadena D. Entonces Q7=0 y Q6=1; se convierte a analgica la palabra digital y as sucesivamente hasta que el 1 se ha propagado 8 veces por la cadena D. La tabla 1 muestra el proceso completo de conversin en los 8 ciclos de reloj que transcurren hasta el fin de conversin. ste se suele anunciar por un terminal dispuesto a tal efecto.

Pulso Palabra digital (Qi) Fraccin de estado-Tensin aproximada Bits del SAR afectados

0, inicio 10000000 (128/256)*10=5>3,7 Q7=0 y Q6=1 1 01000000 (64/256)*10=2,53,7 Q5=0 y Q4=1 3 01010000 (80/256)*10=3,125

Palabra digital

unidad, la salida del CDA supera a la entrada y, as sucesivamente. Es decir, el circuito entra en un ciclo de indecisin digital, oscilando la cuenta en

1, e n torno a l va lor corre cto. Es de cir, una ve z la salida del CDA haya alcanzado a la entrada, cualquier pequeo cambio que se produzca en sta es seguido con rapidez por el circuito, contando o descontando; de ah la analoga con el funcionamiento de un servosistema. Como en estas situaciones se produce un seguimiento (tracking) de la entrada, no hace falta introducir como etapa previa un circuito de muestreo y retencin (S&H).

clk

U/D

Contador ascendente- descendente MSB

... ...

- CDA LSB

+ Vref

Va Fig. 8. Servoconvertidor o CAD de arrastre.

El tiempo de conversin aumenta proporcionalmente al nmero de cuentas. Es

decir, existe un compromiso entre resolucin y rapidez. Sin embargo, para pequeas variaciones en la entrada, el circuito es rpido; por ello suele emplearse como CAD de arrastre. La mxima velocidad de la seal de entrada que puede seguir el circuito (SR; Slew Rate) viene limitada por el periodo del reloj (Tclk) y responde a la siguiente expresin:

SR = 1 LSB

Tclk

1.6. CAD con comparadores en paralelo Este convertidor es muy rpido, ya que la conversin se realiza de forma simultnea y casi instantnea. La figura 9 muestra el esquema interno de un CAD de comparadores en paralelo de 3 bits. Sus elementos esenciales son la cadena de comparadores analgicos de alta velocidad y un codificador de prioridad. El tiempo de conversin viene determinado por la velocidad de los compradores y el codificador. Entre el codificador de prioridad y los comparadores suele intercalarse un registro (puede ser de biestables D) cuando la entrada vara rpidamente. El reloj que controla la transferencia de datos a travs de los registros determina pues la velocidad de la salida.

11

Codificador de prioridad

S

0

Obsrvese que el circuito se complica conforme aumenta el nmero de bits. En el esquema de la figura 8, para 3 bits de salida se requieren 7 comparadores. Es decir, para N bits se requieren 2N-1 comparadores; por lo que la adicin de un bit casi duplica el nmero de comparadores. Adems, al aumentar el nmero de bits tambin es mayor la complejidad del codificador de prioridad.

Un codificador es un dispositivo combinacional con n entradas y m salidas, tal que en un instante cualquiera slo una entrada toma el valor 1, para la que el circuito genera su cdigo digital de salida. El cdigo de salida ms frecuente es el binario. Los codificadores de prioridad prevn la posibilidad de que ms de una entrada o tecla de activacin estn activas simultneamente. Generalmente el circuito decide entre dos entradas simultneas escogiendo la mayor de ellas. La figura 10 muestra el smbolo de este dispositivo, que forma parte el CAD de comparadores para m=7 y n=3.

Vre f

R

(7/8)Vref

- E7

R +

(6/8)Vref -

E6 R +

(5/8)Vref - E5

R + S2 (4/8)Vref - E4

1

R + S (3/8)Vref -

E3 R +

(2/8)Vref -

E2 R +

(1/8)Vref - E1

R +

Va Fig. 9. Esquema interno de un CAD de comparadores en paralelo (CAD de tipo flash).

12

m ... ... n

Fig. 10. Smbolo de un codificador.

Esta configuracin suele emplearse para la linealizacin de transductores, empleando la caracterstica esttica del CAD.

La tabla de verdad para el codificador de prioridad de CAD de la figura 10 (con 7 entradas y 3 salidas) se muestra en la tabla 2.

E7 E6 E5 E4 E3 E2 E1 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 1 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1

Tabla 2. Tabla de verdad del codificador de prioridad del CAD; 7 entradas y 3 salidas.

La operacin de este comparador es sencilla de mostrar mediante un

ejemplo. Supongamos: Vref=8 V y Va=3,5 V. Entonces E1= E2= E3=1 (nivel lgico), con el resto a cero. Entonces, segn la tabla 2, S0=S2=1 y S1=0, que corresponde al cdigo binario del nmero decimal 3.

Este mtodo de conversin suele denominarse por secciones, al quedar clasificada la entrada analgica en un margen determinado por las tensiones umbrales de los comparadores. Obviamente, la conversin es ms fina, posee ms resolucin, cuantas ms pequeas sean las secciones.

Estos CAD suelen denominarse de tipo flash, por la velocidad que suelen alcanzar, hasta cientos de MHz los ms rpidos actualmente. En los modelos comerciales, la salida de cada uno de los comparadores se almacena en un circuito de cerrojos (latches), antes de pasar al codificador de prioridad. La adicin de un bit duplica aproximadamente el nmero de comparadores. Adems, el nmero de puertas que requiere la lgica digital aumenta con el nmero de comparadores en un orden de Nlog (N), siendo N el nmero de comparadores. En consecuencia, estos modelos se emplean slo en aplicaciones que requieran alta velocidad.

13

1.7. Convertidores sigma-delta

Son apropiados para aplicaciones con requisitos de resolucin elevados (hasta 21 bits en algunos modelos) que involucren frecuencias bajas-medias (audio y voz entre 10 Hz y 100 kHz). El esquema de la figura 11 muestra la estructura interna de este circuito.

Entrada +

Mix

-

Integrador +

-

Filtro y

diezmador N bits

clk

CDA

Fig. 11. Diagrama de bloques de un convertidor sigma-delta.

El comparador de alta velocidad compara la salida del integrador con cero. El CDA de 1 bit toma el 0 el 1 de la salida del comparador y genera una tensin analgica que se resta a la seal de inters. La diferencia es integrada y comparada con cero. Por ejemplo, para una entrada positiva, la salida del comparador es una secuencia de 1 hasta que la salida del comparador pasa por cero. Cuanto ms positiva sea la entrada mayor es la serie de 1 producida. Para entrada nula, en la salida del comparador se alternan los 1 con los 0.

En este circuito la frecuencia de muestreo puede ser muy elevada comparada con la de la seal de entrada, por lo que el filtro antialiasing es muy simple. Tampoco es necesario el circuito S&H.

1.8. Comparativa de los convertidores ADC segn velocidad y

resolucin

14

1.9. Conclusiones

Los sistemas ADC y DAC son necesarios cuando se realiza procesamiento digital de seales, permiten el nexo entre ambos espacios, del mundo real y el digital. Son muy utilizados en sistemas de instrumentacin y adquisicin de datos. Cada convertidor posee su propia caracterstica y parmetros que lo definen. Estos parmetros y medidas se toman con respecto a curvas ideales de transferencia, o sea, cuando ms se ajuste un determinado modelo en su funcionamiento a estas curvas, ms preciso ser para obtener un buen funcionamiento de cada convertidor, es importante destacar los parmetros que aporta el fabricante de cada dispositivo y las condiciones de trabajo en que fueron medidas.

En todo ADC el conjunto de bits obtenidos a la salida sea un reflejo lo ms exacto posible del valor analgico correspondiente. Si el ADC, est situado a la salida de un sensor (que habitualmente aporta una seal de amplitud dbil) es esencial que en la etapa de conversin no se genere un nivel de ruido que impida la conversin real de la seal de entrada.

La arquitectura ms extendida entre los ADC es la basada en el mtodo de las aproximaciones sucesivas. Su xito se fundamenta en conseguir tanto una resolucin como una velocidad aceptable para una gran variedad de aplicaciones. Normalmente se trata de redes resistivas conectadas a los bits de entrada, con cada valor de resistencia ajustado al valor del bit de entrada, como estructura bsica. Los conversores se han enfrentado siempre a la dualidad velocidad y resolucin, las diversas estructuras desarrolladas y disponibles comercialmente permiten adaptar un modelo para cada aplicacin. Las configuraciones ms frecuentes, atendiendo a criterios de velocidad, son: conversores lentos (de 1 a 100ms), que incluyen dispositivos de rampa y de escalera; los conversores medios (de 1s a 1ms) abarcan los denominados aproximaciones sucesivas; y los rpidos (entre 25 Mhz), flash

15

111-+t

- +SAR...... ...... ...U/D... ...Rm ... ... nclk