BiCS FLASH™開発ご説明

2016年12月7日 株式会社 東芝 ストレージ & デバイスソリューション社 メモリ事業部 先端メモリ開発センター長 丸山 徹

アナリスト・機関投資家向け四日市工場見学会

2 © 2016 Toshiba Corporation

東芝のファイルメモリ歩み フラッシュメモリの歴史 2D⇒３D化へのモチベーション 3次元フラッシュ(64層BiCS FLASHTM)寸法イメージ 3次元技術(64層BiCS FLASHTM)によるイノベーション 2D/3Dフラッシュ性能比較 BiCS FLASHTM開発加速への施策 東芝メモリ技術者のDNA BiCS FLASHTM開発加速 3次元フラッシュメモリへの移行戦略 3次元フラッシュメモリ開発

3 © 2016 Toshiba Corporation

2001年 汎用DRAMから撤退 フラッシュメモリを核に事業再編

東芝フラッシュメモリの歴史 1987年 NAND型 フラッシュメモリを開発⇒東芝発明 2000年 SanDisk社とJV事業スタートSDメモリカードを開発

2011年 世界最小寸法 19nmNAND型フラッシュを出荷開始 2010年 世界最高集積度 24nmNAND型フラッシュを出荷開始

2013年 世界最高集積度19nm第二世代多値NAND型 フラッシュを量産開始 2014年 世界最小15nm NAND型フラッシュを量産開始

2007年 3次元フラッシュメモリを世界に先駆け学会発表⇒東芝発明

2015年 世界最高集積度48層BiCS FLASHTM(MLC)を出荷開始

2016年 世界最高集積度64層BiCS FLASHTM(TLC)を出荷開始

NAND型フラッシュメモリ

東芝が1987年に世界に 先駆けて発明

不揮発性記憶素子のフラッシュメモリの一種。NOR型フラッシュメモリと比べて回路規模が小さく、安価で大容量。書き込みや消去も高速。

2015年 世界最高集積度48層BiCS FLASHTM (TLC)を出荷開始

4 © 2016 Toshiba Corporation

3次元フラッシュ製品化へのモチベーション

2次元微細化⇒3次元構造化により大容量、高信頼性の要求される市場開拓を推進

大

小 ≦16GB

64GB

32GB

128GB

容量

≧256GB

低 高 100 1,000 数万

書き換え回数（信頼性）

3次元フラッシュ

タブレット スマートフォン

カード

フラッシュメモリ

ウェアラブル デバイス

データセンター用SSD

大容量化追求

高性能・ 高信頼追求

PC用等 SSD

5 © 2016 Toshiba Corporation

3次元フラッシュ(BiCS FLASH™)の寸法イメージ

3次元フラッシュ(BiCS FLASHTM)には超微細構造形成から超厚膜加工までの幅広いプロセス技術の連携が必要

1m 100mm 10mm 100μm 10μm 100nm 10nm 100pm 1mm 1μm 1nm

スギ花粉 ～30μm

ミツバチ ～15mm

ミジンコ ～2mm DNA 幅 ～2nm

髪の毛 60μm

1nm（ナノメートル）は、 10億分の1ｍ（メートル）

300mm

ウエハ

水素原子 ～0.1nm

2-3nmの機能膜を積層

単一メモリセル

4~5μm 100nm

インフルエンザウイルス ～100nm

BiCS FLASHTMメモリセル

6 © 2016 Toshiba Corporation

3次元技術(64層BiCS FLASH™)によるイノベーション

直径100nm、深さ4.5umの孔をウエハ上に

1.7兆個同時形成が出来る超微細加工技術

微細加工技術

単一セル

4.5umに64層のメモリセル

BiCS3断面

セル構造

634m

68m アスペクト比にするとスカイツリー®

５棟相当の深穴加工が必要

２D比較

7 © 2016 Toshiba Corporation

2D/3Dフラッシュ性能比較 2次元 (15nm) 3次元 (48層)

記憶素子密度 1 2.3倍

書き換え回数(信頼性) 1 10倍

プログラム速度(性能) 1 2倍

消費電力 １ 0.5倍

チップ像

128GbTLCチップ 256GbTLCチップ

256Gb(ギガビット) = 32GB(ギガバイト) ・ 新聞 朝刊 1部200,000文字として約220年分 ・音楽CD(650MB) 約50枚分 ・映画DVD(8.5GB) 4枚弱

8 © 2016 Toshiba Corporation

BiCS FLASHTM開発加速への施策 東芝メモリ技術者のDNA BiCS FLASHTM開発加速 3次元フラッシュメモリへの移行戦略 3次元フラッシュメモリ開発

9 © 2016 Toshiba Corporation

東芝メモリ技術者のDNA

A19nm 15nm

48層 64層 多層化~

2014 2016 2018

各世代における東芝独自の 「世界初」技術を積極導入し 「最小」、「最多層」を実現してきた ⇒ 大容量化をリード

BiCS FLASHTM

世界初の技術を用いての量産化技術経験が蓄積

127mm2

最小

2014/2Q 15nm (128Gb)

D2

D2

100mm2

2014/3Q 15nm (128Gb) 最小

2015/2Q 3D 48層(128Gb) 最多層

2016/1Q 3D 48層(256Gb)

2016/3Q 64層(256Gb)

最多層

技術開発力強化により 市場での先行性を確保

2D NAND

出典: 東芝推定

* サンプル時期

10 © 2016 Toshiba Corporation

53% 64%93%

0%

10%

20%

30%

40%

50%

60%

70%

80%

90%

100%

2013年度 2014年度 2015年度

0

50

100

150

200

250

300

10 11 12 1 2 3 4 5 6 7 8 9 10 11 12 1 2 3

13B 14A 14B

開発ライン規模

BiCS FLASHTM開発加速

13下 14上 14下

開発ライン能力

試作工期短縮

メモリ開発陣の強みの更なる強化

◆技術者リソース強化 ・FG開発で世界と競争し続けてきた技術者の大胆なシフト 世界に先んじるフラッシュ技術開発を遂行する勘所がわかった技術者を一括/集団でシフト。 ・設備メーカ協業開発体制の促進

◆短TAT開発ライン構築 ・ライン規模増強、試作平均工期半減化

◆短TAT化に向けた流品システム改良 ・超短工期試作 対従来最大1/4化

フラッシュ開

発リソース比率

BiCS FLASH™

他共通 技術

11 © 2016 Toshiba Corporation

3次元フラッシュメモリへの移行戦略 1. 2Dにおける高いコスト競争力を実現 2. 48層 : 3D市場の種まき・ 量産技術の確立 3. 64層：生産拡大・コスト競争力の強化

64層

世界最小 2D NAND

15年 16年 17年

15nm

32層

48層

GBコスト

N-Y2 量産立ち上げ

世界初のサンプル出荷 →量産開始、生産拡大

東芝は64層からの 本格的な規模拡大を目指す

12 © 2016 Toshiba Corporation

3次元フラッシュメモリの開発 さらなる3D技術の深化で高集積度化・コスト競争力強化

長期的な 高集積度化・コスト競争力強化を実現

256Gb TLC

3D技術の深化 超積層化技術 (100層を超える積層技術) 縦方向縮小技術 チップ縮小技術 (周辺回路とメモリアレイの効率配置)

3D製造イノベーション ナノインプリント(NIL)技術による微細化、 コスト削減

高生産性生産技術 (成膜・エッチング加工) 高効率生産 (全棟統合生産）

ReRAM

BiCS FLASHTM

Gen.3

16年7月 サンプル出荷開始

48層

BiCS FLASHTM

Gen.2

BiCS FLASHTM

Gen.4

64層

量産中 量産ウエハ 投入済み

13 © 2016 Toshiba Corporation

・ 3D 世界初の技術を積極導入 ・ 2D開発で世界と競争し先頭を走り続けた技術陣が ３D開発に参加。3Dでも先頭を走る！