Arquitectura RISC & CISC y DSP
description
Transcript of Arquitectura RISC & CISC y DSP
![Page 1: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/1.jpg)
Arquitectura RISC & CISC y DSP
![Page 2: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/2.jpg)
Integrantes:
Arzola Torijano Hugo Jiménez Rosendo Gabriel López Guarneros Raymundo Mendoza Cabañas Alejandro Muñoz López Magnolia
![Page 3: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/3.jpg)
INTRODUCCION
Veamos primero cual es el significado de los términos CISC y RISC:
CISC (complex instruction set computer) . RISC (reduced instruction set computer) .
![Page 4: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/4.jpg)
Los atributos complejo y reducido describen las diferencias entre los dos modelos de arquitectura para microprocesadores
![Page 5: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/5.jpg)
un procesador RISC típico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC.
Esto hace suponer que RISC reemplazará al CISC
![Page 6: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/6.jpg)
Para aplicar una determinada arquitectura: condiciones de realización técnica y
sobre todo la rentabilidad. Existían y existen razones de
compatibilidad de estructura compleja.
![Page 7: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/7.jpg)
La meta principal es incrementar el rendimiento del procesador.
Para esto se deben considerar tres áreas principales.
![Page 8: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/8.jpg)
La arquitectura. La tecnología de proceso. El encapsulado.
![Page 9: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/9.jpg)
La tecnología de proceso, se refiere a los materiales y técnicas utilizadas en la fabricación del circuito integrado.
el encapsulado se refiere a cómo se integra un procesador con lo que lo rodea en un sistema funcional.
es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU
![Page 10: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/10.jpg)
![Page 11: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/11.jpg)
![Page 12: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/12.jpg)
ARQUITECTURAS CISC
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC.
significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria
![Page 13: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/13.jpg)
microprogramación
En los sesentas era la técnica más apropiada permitía desarrollar también procesadores con compatibilidad ascendente.
![Page 14: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/14.jpg)
Las instrucciones compuestas son decodificadas internamente y ejecutadas en una ROM interna.
![Page 15: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/15.jpg)
ARQUITECTURAS RISC
Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas resultaban ser mas eficientes
![Page 16: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/16.jpg)
Debido a un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU
![Page 17: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/17.jpg)
a mediados de la década de los setentas, con respecto a la frecuencia de utilización de una instrucción en un CISC y al tiempo para su ejecución, se observó lo siguiente:
![Page 18: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/18.jpg)
20% de las instrucciones ocupa el 80% del tiempo total de ejecución
Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas
![Page 19: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/19.jpg)
Las características de una arquitectura RISC.
siguen tomando el esquema de Von Neumann.
Las instrucciones, aunque con otras características, siguen divididas en tres grupos:
![Page 20: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/20.jpg)
a) Transferencia.b) Operaciones.c) Control de flujo.
![Page 21: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/21.jpg)
Reducción del conjunto de instrucciones Arquitectura del tipo load-store(“Las
únicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro ”).
ejecución de instrucciones. Pipeline
![Page 22: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/22.jpg)
El hecho de que la estructura simple de un procesador RISC conduzca a una notable reducción de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:
![Page 23: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/23.jpg)
Unidad para el procesamiento aritmético de punto flotante.
Unidad de administración de memoria. Funciones de control de memoria cache. Implantación de un conjunto de registros
múltiples.
![Page 24: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/24.jpg)
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos.
![Page 25: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/25.jpg)
Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.
![Page 26: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/26.jpg)
Por otra parte, es necesario considerar también que:
La disponibilidad de memorias. Módulos SRAM. Tecnologías de encapsulado.
![Page 27: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/27.jpg)
Esto ha hecho cambiar, en la segunda mitad de la década de los ochentas, esencialmente las condiciones técnicas para arquítecturas RISC.
![Page 28: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/28.jpg)
Analizar las aplicaciones. Diseñar un bus de datos. Diseñar instrucciones. Agregar nuevas instrucciones sólo si no
hacen más lenta a la máquina. Repetir este proceso para otros
recursos.
![Page 29: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/29.jpg)
PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC
el compilador asume la función de un mediador inteligente entre el programa de aplicación y el microprocesador.
![Page 30: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/30.jpg)
CAPACIDAD DE PROCESAMIENTO DE LOS SISTEMAS DESDE EL PUNTO DE VISTA DEL USUARIO:
Sistema reprogramable. Sistema incluido o dedicado.
![Page 31: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/31.jpg)
DSP
los D.S.P. (Digital Signal Processor) se están convirtiendo en elementos muy comunes en el diseño electrónico.
encontraremos D.S.P. en circuitos relacionados con:
![Page 32: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/32.jpg)
las telecomunicaciones. sistemas de audio. y en algoritmos avanzados de control de
motores
![Page 33: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/33.jpg)
Tarjetas con múltiples puertos serie en servidores para proveedores de acceso a Internet
Compresión de voz en telefonía móvil Filtros complejos de sonido Líneas de retardo Generadores de eco Reconocimiento de señales DTMF Decodificación de canales en telefonía celular
(GSM)
![Page 34: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/34.jpg)
Los D.S.P. son sistemas programables que nos permiten implementar muchos tipos de aplicaciones en función de las posibilidades del sistema
![Page 35: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/35.jpg)
Esta optimización se consigue mediante algunos aspectos principales:
![Page 36: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/36.jpg)
implementación de operaciones por hardware
instrucciones poco comunes que ejecutan varias operaciones en un solo ciclo
modos de direccionamiento especiales memoria de programa ``ancha'', con más
de 8 bits
![Page 37: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/37.jpg)
La ejecución de varias operaciones en un sólo ciclo es posible ya que están implementadas como circuitería adicional y no como código microprogramado en la propia unidad central.
![Page 38: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/38.jpg)
Arquitectura Típica de un D.S.P.
Los D.S.P. abandonan la arquitectura clásica de Von Neumann y apuestan por la denominada ``Arquitectura Hardvard''
![Page 39: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/39.jpg)
En una arquitectura Hardvard existen bloques de memoria físicamente separados para datos y programas.
![Page 40: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/40.jpg)
![Page 41: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/41.jpg)
Con este diseño se consigue acelerar la ejecución de las instrucciones, ya que el sistema puede ejecutar simultáneamente la lectura de datos de la instrucción ``n'' y comenzar a decodificar la instrucción ``n+1'', disminuyendo el tiempo total de ejecución de cada instrucción.
![Page 42: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/42.jpg)
Para ver esto más claro, pensemos en un microprocesador clásico, cuyo ciclo de trabajo es:
leer la posición de memoria apuntada por el contador de programa
decodificar la instrucción ejecutar la instrucción
![Page 43: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/43.jpg)
En la ejecución de la instrucción se dan estos pasos:
leer los datos de memoria operar con ellos dejarlos en la RAM
![Page 44: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/44.jpg)
Normalmente en los D.S.P. se usa una arquitectura Hardvard modificada con 3 buses: uno de programa y dos de datos
![Page 45: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/45.jpg)
![Page 46: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/46.jpg)
La unidad aritmético-lógica de los D.S.P.
![Page 47: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/47.jpg)
Tiene dos unidades las cuales son: La unidad central aritmético - lógica La unidad generadora de direcciones
![Page 48: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/48.jpg)
La unidad central aritmético-lógica se encarga de todos los cálculos, excepto los referentes a direcciones efectivas en direccionamiento indexado
![Page 49: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/49.jpg)
el D.S.P. incorpora una segunda UAL que se encarga solamente de hacer las sumas de la dirección base con el registro índice
![Page 50: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/50.jpg)
Además de las instrucciones aritméticas habituales, la unidad central aritmético-lógica puede realizar operaciones booleanas
![Page 51: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/51.jpg)
un D.S.P. realiza la multiplicación en un solo ciclo ya que incorpora un multiplicador construido a base de puertas lógicas.
![Page 52: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/52.jpg)
Con la llegada de los D.S.P. se abre un nuevo campo para el diseñador de sistemas, ya que podemos implementar sistemas que requieren una gran capacidad de proceso con un coste mucho menor que cualquiera de las soluciones existentes. No obstante, no tenemos que lanzarnos alocadamente a programar D.S.P. para todas las aplicaciones, sino que debemos escoger el sistema más adecuado a nuestras necesidades, aunque ello implique el tener que desarrollar una rutina de multiplicación en ensamblador.
![Page 53: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/53.jpg)
CONCLUSIONES
![Page 54: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/54.jpg)
REFERENCIAS
1. Tanembaum, Andrew S. (1992)"Organización de Computadoras. Un Enfoque Estructurado"Ed. Prentice Hall.
2. Rolf Jurgen B."Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores"Revista Siemens Año 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA.
![Page 55: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/55.jpg)
3. Hernández, Luis."¿RISC O CISC?"PC/TIPS BYTE. Año 5 No. 50 Marzo de 1992.
José Ignacio Vega Luna / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
![Page 56: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/56.jpg)
Roberto Sánchez González / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
Gerardo Salgado Guzmán / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
Luis Andrés Sánchez GonzálezHewlett Packard de México
![Page 57: Arquitectura RISC & CISC y DSP](https://reader035.fdocument.pub/reader035/viewer/2022081416/56814f68550346895dbd1e49/html5/thumbnails/57.jpg)