ANALIZA TTL, DTL I ECL LOGICKIH KOLA

Zadatak 1

Za DTL logicko kolo sa slike 1.1, odrediti:

a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoana ulazu kola.

b) Odrediti karakteristiku prenosa logickog kola, kao i margine suma u slucaju visestrukogizvora suma.

c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima naizlazu kola VOL i VIH .

Poznato je: VBE = VD = 0.7V, Vγ = VγD = 0.6V, VCES = 0.2V, VBES = 0.8V, 30 ≤ βF ≤70.

A

B

D1

D2

R1

R2 R4

D3

Q1

Q2

R3

2k

1k75 6k

5k

Y

VCC = 5V

Slika 1.1: Dvoulazno DTL logicko kolo

RESENJE:

a) Za A = 0, B = 0, diode D1 i D2 vode, pa je napon VB1 = VγD, tj. nedovoljan daprovedu tranzistor T1 i dioda D3, pa je napon VB2 = 0V, tj. i T2 je zakocen. Izlaz jena visokom logickom nivou, tj. VY = VCC = VOH obzirom da izlaz kola nije opterecen.Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slucaj A = 0, B = 0, osimsto samo odgovarajuca dioda D1, odnosno D2 vodi.

Za A = 1, B = 1, diode D1 i D2 su zakocene, tranzistor T1 vodi u DAR-u (kroz R1

tece struja IB1, kroz R2 tece struja (1 + βF )IB1, dioda D3 vodi, dok tranzistor T2 radiu zasicenju. Izlaz je na niskom logickom nivou, tj. VY = VCE2 = VCES = VOL.Dakle, rec je dvoulaznom NI kolu. Logicka funkcija izlaza je data izrazom:

Y = AB

b) Uzecemo da je ulaz B na neaktivnom logickom nivou, tj. B = 1, dok ce se vrednostnapona na ulazu A kretati od 0V do VCC .Za VA = 0V, dioda D1 vodi, napon na izlazu kola je VY = VCC . Pri naponu VA =VγD + Vγ − VD, provesce dioda D3 i tranzistor T1. Kako je struja tranzistora T1 malai nedovoljna da polarise tranzistor T2, on ce ostati zakocen, tj. VB2 < Vγ.Povecavamo dalje napon VA, tranzistor T1 preuzima sve veci deo struje ID1, i kadanapon VB2 dostigne vrednost Vγ, ukljucuje se tranzistor T2. Dalje povecanje ulaznognapona dovodi do pada izlaznog napona, pa vrednost napona na ulazu kola, pri kojojse ukljucuje tranzistor T2 odreduje napon VIL koji predstavlja maksimalnu vrednostulaznog napona koji odgovara logickoj nuli na ulazu kola. U trenutku ukljucenjatranzistora T2 vazi da je:

IE1 = (1 + βF )IB1 = ID3 =Vγ

R3

= 120µA

Dakle, dioda D1 u trenutku ukljucenja tranzistora T2 vodi veci deo struje IR1.Vrednost napona VIL odredujemo prema jednacini:

VIL = VBE2 + VD3 + VBE1 − VD1 = Vγ + VD + VBE − VD = 1.3V

Kako je vrednost napona VBE = VBE(IC) i VD = VD(ID), uzeto je da naponi na direk-tno polarisanim spojevima VBE1 i VD3 iznose VBE, odnosno VD, obzirom na vrednostiodgovarajucih struja.Tranzistor T2 ulazi u zasicenje pri struji IC2 =

VCC−VCES

R4

= 0.8mA, odnosno pri strujiIB2 = 16µA. Za βF je uzeta srednja vrednost parametra, tj βF = 50.Vrednost ulaznog napona VA u trenutku kada tranzistor T2 ulazi u zasicenje odgo-vara vrednosti VIH , odnosno minimalnom naponu na ulazu kola koji odgovara logickojjedinici na ulazu kola.Obzirom na malu promenu struje IE1 = (1 + βF )IB1 = ID3 = VBES

R3

+ IB2 = 176µA,mozemo uzeti da naponi direktno polarisanih spojeva VBE1 i VD3 iznose VBE odnosnoVD.Vrednost napona VIH odredujemo prema jednacini:

VIH = VBE2 + VD3 + VBE1 − VD1 = VBES + VD + VBE − VD = 1.5V

U grubljoj analizi kola moze se odrediti vrednosti napona VIL kao trenutak kada seukljucuje tranzistor T2, pod predpostavkom da je struja tranzistora T1, koji radi uDAR-u i dalje mala, tj., VBE1 = Vγ, odnosno VD3 = VγD cime se dobija

VIL = VBE2 + VD3 + VBE1 − VD1 = Vγ + VγD + Vγ − VD = 1.2V

Takode, vrednost napona VIH u grubljoj aproksimaciji se moze odrediti kao trenutakpri kome ce provesti dioda D1, odnosno kada ce struja tranzistora T1 poceti da pada,

cime ce se naknadno (nakon daljeg smanjenja napona na ulazu kola) tranzistor T2 docina granicu zasicenja. Na ovaj nacin se dobija:

VIH = VBE2 + VD3 + VBE1 − VD1 = VBES + VD + VBE − VγD = 1.6V

Greska u slucaju grubljeg odredivanja vrednosti napona VIL i VIH , iznosi 0.1V.Karakteristika prenosa logickog kola sa slike 1.1 imace izgled dat na slici 1.2:

vY [V]

vA[V]VIL VIH

VOH

VOL

Slika 1.2: Karakteristika prenosa logickog kola sa slike 1.1.

Vrednosti margina suma, u slucaju visestrukog izvora suma, odredujemo prema jed-nacinama:

NM0 = VIL − VOL = 1.1VNM1 = VOH − VIH = 3.5V

c) Strujni kapacitet kola za logicku jedinicu na izlazu kola, odreden je sa:

ICAP1 =VCC − VIH

R4

= 0.58mA

Strujni kapacitet kola za logicku nulu na izlazu kola, odreden je sa:

ICAP0 = βF min(IB1 + IC1 − IR3)− IR4

Vrednost struje IR4 odredujemo na osnovu izraza:

IR4 =VCC − VIL

R4

Obzirom da je ICAP0 maksimalna struja koju kolo sigurno (uzet je parametar βF min)moze da primi, vrednost struje IB1, samim tim i struje IC1 (βF IB1) odredujemo naosnovu jednacine:

VCC = VBE2+VD3+VBE1+R1IB1+R2(IC1+ IB1) ≈ VBES +VD+VBE +R2(IC1+ IB1)

Obzirom da je R1 ≈ R2, dok je IC1 ≫ IB1.

Napomena: Pri odredivanju strujnog kapaciteta uzima se da su vrednosti napona naulazu kola razlicite od vrednosti VIL i VIH koje predstavljaju granicne vrednosti napona

logicke nule i logicke jedinice na izlazu kola. Npr. mozemo uzeti da su vrednosti naponana ulazu kola VOL i VOH .Dakle, dobijamo da je IC1 + IB1 ≈ 1.6mA.

ICAP0 = βF min(IB1 + IC1 − IR3) = 43.2mA

Iako je strujni kapacitet ICAP0 ≫ ICAP1 faktor grananja na izlazu kola je odreden savrednosti ICAP0 obzirom da je ulazna struja u logicko kolo istog tipa koje opterecujeizlaz posmatranog kola 0, kada je na izlazu posmatranog kola logicka jedinica, pa jeN1 = ∞.Faktor grananja na izlazu kola odredujemo kao:

N = [min(N1, N0)] =[

ICAP0

IUL0

]

=

ICAP0

VCC−VOL−VD

R1+R2

= 39

Zadatak 2

Za TTL logicko kolo sa slike 2.1 odrediti:

a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoana ulazu kola.

b) Odrediti karakteristiku prenosa logickog kola, kao i margine suma u slucaju visestrukogizvora suma.

c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima naizlazu kola VIL i VIH .

d) Odrediti kasnjenja rastuce i opadajuce ivice, tpLH i tpHL, ako je ekvivalentna parazitnakapacitivnost na izlazu kola Cp = 10pF

e) Ako su ova logicka kola povezana kao na slici 2.2, odrediti opseg ulaznih vrednostiotpornika R tako da sva kola rade ispravno.

Poznato je: VBE = VD = 0.7V, Vγ = VγD = 0.6V, VCES = 0.2V, VBES = 0.8V, βF = 50,βR = 0.1.

A

B

R1 R3 R4

R2

Q1

Q2

Q3

Q4

D1

Y

VCC = 5V

4k 1k6 130

1k

Slika 2.1: Dvoulazno TTL logicko kolo

5V

1k

R

1

2

3

4

Slika 2.2: Primer povezivanja datih logickih kola

RESENJE:

a) Za A = 0, B = 0, multiemitorski tranzistor T1 ce raditi u zasicenju (IC1 = 0), pa jenapon VB2 = VCES, tj. nedovoljan da provede tranzistor T2. Napon VB3 = 0V, tj. itranzistor T3 ce biti zakocen. Tranzistor T4 i D1 su direktno polarisani ali vode malustruju curenja tranzistora T4, obzirom da izlaz nije opterecen. Izlaz je na visokomlogickom nivou, tj.

VY = VCC − VBE4 − VD1 −R3IB4 = VCC − Vγ − VγD = VOH = 3.6V

Obzirom da izlaz kola nije opterecen, struja tranzistora T4 je mala, pa je pad naponana otporniku R3 zanemarljiv.Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slucaj A = 0, B = 0.Za A = 1, B = 1, tranzistor T1 radi u inverznom aktivnom rezimu (IAR-u), doktranzistori T2 i T3 rade u zasicenju. Izlaz je na niskom logickom nivou, tj. VY =VCES = VOL = 0.2V. Razlika napona:

VC2 − VC3 = VBE3 + VCE2 − VCE3 = VBES + VCES − VCES < VD1 + VBE4 = Vγ + VγD

Ovime je obezbedeno da tranzistor T4 i dioda D1 budu zakoceni kada vode tranzistoriT2 i T3, sto je ujedno i uloga diode D1 koja se nalazi u izlaznom stepenu logickog kola.Dakle, rec je dvoulaznom NI kolu. Logicka funkcija izlaza je data izrazom:

Y = AB

b) Uzecemo da je ulaz B na neaktivnom logickom nivou, tj. B = 1 (ulaz A odredujerezime rada svih tranzistora u kolu), dok ce se vrednost napona na ulazu A kretati od0V do VCC .Za VA = 0V, tranzistor T1 radi u zasicenju, napon na izlazu kola je VY = VOH .Pri vrednosti napona na ulazu kola, VA = Vγ − VCES, provesce tranzistor T2. Zaulazne napone iznad ove vrednosti struja baze IB1 se deli i tece kroz spojeve BC i BE,odnosno tranzistor T1 se ponasa kao konfiguracija sa slike 2.3, obzirom da su oba PN

spoja tranzistora direktno polarisana. Sve dok je struja IB2 mala, ulazni tranzistor T1

ce voditi u zasicenju.

B B

E E CC

Slika 2.3: Ekvivalentna sema tranzistora T1

Sada je napon VCE1 odreden naponima direktno polarisanih spojeva tj. VCE1 = VBE1−VBC1, dok su vrednosti napona spojeva funkcije struja spojeva tj, VBE1 = VBE1(IBE1),tj. VBC1 = VBC1(IBC1), pri cemu vazi da je IB1 = IBC1 + IBE1.Nakon sto je proveo tranzistor T2, izlazni napon VY krece da pada, uporedo sa daljimporastom napona na ulazu (VA). Obzirom da raste struja IC2, pad napona na otpornikuR3 direktno obara napon na izlazu preko spoja BE tranzistora T4 i diode D1 koji radena granici provodenja. Dakle, prva prelomna tacka u prenosnoj karakteristici odredenaje pocetkom provodenja tranzistora T2

Za napon VY u tom trenutku dobijamo:

V(1)Y = VBE2 − VCE1 = Vγ − VCES = 0.4V ili

V(1)Y = VBE2 + VBC1 − VBE1 = Vγ + Vγ − VBES = 0.4V

Daljim povecavanjem napona na ulazu, VA, povecava se struja tranzistora T2 i rastenapon VB3 koji u jednom trenutku dostize napon Vγ kada se ukljucuje i tranzistor T3.

U trenutku ukljucenja tranzistora T3 struja emitera tranzistora T2 iznosi: IE2 =Vγ

R2

=0.6mA, dok je struja IB2 = 12µA.Kako je struja IB1 = VCC−VBE3−VBE2−VBC1

R1

= VCC−Vγ−VBE−Vγ

R1

= 0.77mA, zakljucujemoda veci deo struje baze tranzistora T1 (skoro sva struja IB1) ide kroz spoj BE tranzistoraT1. Napon na izlazu kola u trenutku ukljucenja tranzistora T3 iznosice:

VY = VCC −R3IC2 − VBE4 − VD1 = VCC −R3IC2 − Vγ − VγD ≈ 2.8V = V(2)Y

, obzirom da je IC2 ≈ IE2.Daljim povecanjem napona na ulazu kola, vrednost izlaznog napona brze pada (malapromena napona VA dovodi do velike promene napona VY ), obzirom da svi tranzistoriu izlaznom stepenu rade u DAR-u. Pad napona na otporniku R3 ce se brze povecavati.Na karakteristici prenosa imamo i drugu prelomnu tacku koja je odredena naponomna ulazu:

V(2)A = VBE3 + VBE2 + VBC1 − VBE1 ≈ Vγ + VBE + Vγ − VBES = 1.1V

Posmatranjem koeficijenta pravca prave odredene prelomnim tackama (V(1)A , V

(1)Y ) i

(V(2)A , V

(2)Y ), vidi se da je vrednost koeficijenta ∼ −1.14, tj. dovoljno bliska vrednosti

−1. Odatle sledi da za karakteristicnu tacku VIL mozemo uzeti tacku (V(2)A , V

(2)Y ), tj.

VIL = 1.1V.Povecanje ulaznog napona iznad vrednosti VIL dovodi tranzistor T3 u rezim zasicenja,dok se vrednost napona na izlazu postavlja na VOL. Dalje povecanje ulaznog naponane dovodi do premene izlaznog napona.Vrednost napona VIH , ako posmatramo trenutak prelaska tranzistora T3 iz DAR-au zasicenje (prilikom povecanja ulaznog napona), je komplikovano tacno odrediti,obzirom da su ukljuceni i tranzistor T4 i dioda D1. Medutim, vrednost napona semoze priblizno odrediti kao trenutak kada se tranzistor T4 i dioda D1 ukljucuju, pri-likom smanjivanja ulaznog napona od vrednosti VCC ka 0V, obzirom da tranzistor T3

moze izaci iz zasicenja samo pod uslovom da tranzistori T4 i dioda D1 pocnu da vode.Da bi se ukljucio tranzistor T4 neophodno je, da prethodno tranzistor T2 izade izzasicenja.Dakle, u trenutku ukljucenja tranzistora T4 vazice:

IC2 =VCC − VCE3 − VD1 − VBE4

R3

=VCC − VCES − VγD − Vγ

R3

= 2.25mA

Kako je T2 u DAR-u, vazice:

IB2 =IC2

βF

= 45µA

Dakle, zakljucujemo da veci deo struje IB1 tece kroz spoj BE.Vrednost ulaznog napona VIH odredena sa:

VIH = VBE3 + VBE2 + VBC1 − VBE1 ≈ VBES + VBE + Vγ − VBES = 1.3V

Napomena: Problem oko odredivanja vrednosti napona PN spoja je posledica diskret-nih vrednosti napona direktno polarisanih spojeva (Vγ, VBE, VBES), dok se struja spojakontinualno menja, tj. moze imati proizvoljnu vrednost. Dakle, modeli tranzistora zarazlicite rezime rada DAR, ZAS (zasicenje), IAR, IZAS (inverzno zasicenje), ZAK

(zakocenje) su dati sa konstantnim parametrima, pa se pri prelazu iz jednog u drugirezim rada tranzistora, prema datim modelima, vrednost napona PN spoja skokovitomenja.Vrednost napona VIH se moze grubo odrediti i kao trenutak kada tranzistor T1 prelaziiz inverznog zasicenja u IAR. Tako odredena vrednost napona VIH imala bi vrednost:

VIH = VBE3 + VBE2 + VBC1 − VBE1 = 3VBES − Vγ = 1.8V

Vidi se da je greska odredivanja vrednosti napona VIH u ovom slucaju veoma velika,tj. 0.4V.Karakteristika prenosa logickog kola sa slike 2.1 data je na slici 2.4.

vY [V]

vA[V]VIL VIH

VOH

VOL

VY (VIL)

Slika 2.4: Karakteristika prenosa logickog kola sa slike 2.1

Vrednosti margina suma, u slucaju visestrukog izvora suma, odredujemo prema jednacinama:

NM0 = VIL − VOL = 0.9VNM1 = VOH − VIH = 2.3V

c) Strujni kapacitet kola za logicku jedinicu na izlazu odreden je sa:

ICAP1 = IE4 = IB4+IC4 =(

VCC − VIH − VD − VBES

R3

+VCC − VIH − VD − VCES

R4

)

= 21mA

Izracunavanjem clanova u predhodnom izrazu, je ujedno proverena predpostavka datranzistor T4 radi u zasicenju, obzirom da vazi βF IB4 > IC4.Strujni kapacitet kola za logicku nulu dat je izrazom:

ICAP0 = βF IB3 = βF (IB2 + IC2 − IR2)

tj.

ICAP0 = βF

(

(1 + βR)VCC − VBE − VBES − VBE

R1

+VCC − VBE − VCES

R3

−VBE

R2

)

= 131mA

Napomena: Prema tekstu zadatka, kada racunamo ICAP0, napon na izlazu kola imavrednost VIL, sto znaci da tranzistor T3 radi u DAR-u.Iako je strujni kapacitet ICAP0 ≫ ICAP1 faktor grananja na izlazu kola je odreden savrednosti ICAP0 obzirom da, ulazna struja u logicko kolo istog tipa koje opterecuje izlazposmatranog kola, za slucaj logicke jedinice na ulazu kola, malo utice na opterecenjeizlaznog stepena posmatranog kola, tj.:

IUL1 =βRIB1

2= βR

VCC − 2VBES − VBE

2R1

= 33µA (2.1)

Prema izrazu 2.1, tranzistor T1, radi u IAR-u, tako da ulazna struja IUL1, predstavljastruju kolektora tranzistora T1 i zavisi od broja emitera multiemiterskog tranzistora,obzirom da je drugi ulaz multiemitorskog tranzistora takode na visokom logickomnivou. U protivnom bi tranzistor T1 radio u zasicenju.Faktor grananja na izlazu kola odredujemo kao:

N = [min(N1, N0)] =[

ICAP0

IUL0

]

=

ICAP0

VCC−VOL−VBES

R1

= 131

d) Kasnjenje rastuce i opadajuce ivice se definise kao vreme koje protekne od trenutkapocetka promene signala do trenutka 50% promene vrednosti signala. Dakle, u slucajusilazne ivice to je vreme za koje se napon na izlazu promeni od VOH do VOH+VOL

2, a

u slucaju uzlazne ivice to je vreme za koje se napon na izlazu promeni od VOL doVOH+VOL

2.

Da bismo odredili tpHL, posmatrajmo situaciju kada je napon na kondenzatoru Cp

na nivou logicke jedinice (VOH) i trenutak postavljanja logicke nule na izlaz kola. Utom slucaju tranzistor Q3 vodi u direktnom aktivnom rezimu struju IC3 = βF IB3 kojaprazni kapacitivnost Cp, a Q4 i D1 su zakoceni. Ekvivalentna sema prikazana je naslici 2.5.

IC3 Cp

vY

Slika 2.5: Ekvivalentna sema prilikom odredivanja tpHL

U pocetnom trenutku je vY (0) = VOH , pa je vY (t) = VOH − IC3

Cpt. Kasnjenje opadajuce

ivice zadovoljava vY (tpHL) = VOH+VOL

2, pa je VOH − IC3

CptpHL = VOH+VOL

2, odakle je

tpHL = Cp

IC3

VOH−VOL

2. Zamenom brojnih vrednosti, dobija se tpHL = 0.13ns.

Da bismo odredili tpLH , posmatrajmo situaciju kada je napon na kondenzatoru Cp nanivou logicke nule (VOL) i trenutak postavljanja logicke jedinice na izlaz kola. Tada jetranzistor Q3 zakocen, a tranzistor Q4 vodi u zasicenju struju punjenja kapacitivnostiCp. Ekvivalentna sema je data na slici 2.6.

+

−

+

−

+

−

VCC

R3 R4

VBES VCES

VD

Cp

Y

10pF

1301k6

Slika 2.6: Ekvivalentna sema prilikom odredivanja tpLH

U pocetnom trenutku je vY (0) = VOL. Vremenski oblik napona za kolo na slici2.6 mozemo odrediti koriscenjem asimptotske formule vY (t) = vY (∞) + (vY (0

+) −vY (∞))e−

tτ , gde je τ vremenska konstanta koju vidi Cp, a vY (∞) napon u stacionarnom

stanju. Vremenska konstanta je τ = CpRp = 1.2ns, gde je Rp = R3||R4 ekvivalentnaotpornost koju vidi Cp. Napon u stacionarnom stanju se odreduje resavajuci kolo ukome je Cp otvorena veza. Resavanjem kola se dobija

vY (∞) = VCC −R3VBES − VCES

R3 +R4

− VBES − VD = 2.95V

Sada je

vY (tpLH) = vY (∞) + (vY (0+)− vY (∞))e

tpLH

τ =VOH + VOL

2

pa je

e−tpLH

τ =vY (∞)− VOH+VOL

2

vY (∞)− vY (0)

odakle je

tpLH = τ lnvY (∞)− vY (0)

vY (∞)− VOH+VOL

2

= 1.15ns

e) Posmatrajuci semu datu na slici 2.2 moze se primetiti da u zavisnosti od vrednostiotpornosti R moze doci do toga da izracunati uslovi za strujne kapacitete ne buduzadovoljeni.Ukoliko se posmatra trenutak kada je na izlazu prvog kola napon na granicnom niskomnivou (VIL), imamo da je struja koja ulazi u to kolo

I1 = IR1 − IR + 3IU0 =VCC − VIL

R1

−VIL

R+ 3IU0 < ICAP0

Resavanjem date nejednakosti dobija se

ICAP0 = 131mA > 3.98mA−1.1V

R

sto je zadovoljeno za bilo koje R.Ako posmatramo trenutak kada je na izlazu prvog kola napon na visokom nivou (VOH),imamo da je struja koja izlazi iz tog kola

I1 = IR − IR1 + 3IU1 =VCC

R−

VCC − VOH

R1

+ 3IU1 < ICAP1

Resavanjem date nejednakosti dobija se

ICAP1 = 22.92mA >3.8V

R− 1.2mA + 0.1mA

odnosno3.8V

R< 24mA

Odavde se dobijaR > 158mA

Zadatak 3

a) Za dvoulazno TTL logicko kolo sa slike 3.1 nacrtati karakteristiku prenosa i odreditirezime rada svih elemenata u kolu za sve segmente na prenosnoj karakteristici. Sta sedesava sa statickim, a sta sa dinamickim karakteristikama kola ako je VD1 = 0.55V?

b) Naci strujne kapacitete kola (ICAP0 i ICAP1) pri naponima VIH i VIL na izlazu kola.Koliki se maksimalan stujni kapacitet moze postici promenom otpornosti R5. Kolikesu tada vrednosti za R5, ICAP0 i ICAP1?

c) Koliko su vrednosti vremena kasnjenja opadajuce i rastuce ivice signala na izlazu kola,tpHL i tpLH , ako je ekvivalentna parazitna kapacitivnost na izlazu kola Cp = 10pF?

d) Ukoliko se izmedu tacaka Y i VCC veze otpornik R = 33Ω, odrediti vrednosti naponaVY za sve kombinacije logickih nivoa ulaznih prikljucaka A i B.

Poznato je: VBE = 0.65V, VBES = 0.7V, VCES = 0.2V, VD = 0.75V, Vγ = 0.6V, 20 ≤βF ≤ 40, 0.1 ≤ βR ≤ 0.4.

VCC = 5V

A

B

Q1

Q2

Q3

Q4

Q7

Q8

Q5

Q6

D1

D2

R1 R2 R3 R5 R7

R6R4

4k 4k 2k5 1k6 130

1k1k

Y

Slika 3.1: Dvoulazno TTL logicko kolo

RESENJE:

a) Za A = 0 i B = 0, tranzistori T1 i T2 rade u zasicenju, tranzistori T3, T4, T5 i T7 suzakoceni, D1 vodi, dok tranzistori T8 i T6 rade u zasicenju, tako da je na izlazu kolanizak logicki nivo. Izlazni napon odreden je sa:

VY = VOL = VCES = 0.2V

Za A = 0 i B = 1, tranzistor T1 radi u zasicenju, tranzistor T3 je zakocen, dok T2 vodiu inverznom aktivnom rezimu (IAR-u), pa ce tranzistori T4 i T7 biti zasiceni. DiodaD1 je zakocena (VC4 = 0.9V, dok je VC7 = 0.2V). Tranzistori T8 i T6 bice zakoceni,dok tranzistor T5 radi na granici provodenja u direktnom aktivnom rezimu. Na izlazukola je visok logicki nivo, tj.

VY = VOH = VCC − VD2 − Vγ5 = 3.65V

Za A = 1 i B = 0, tranzistor T1 radi u IAR-u, T3 i T2 u zasicenju, dok je tranzistorT4 zakocen. Ostali tranzistori nalaze se u istim rezimima rada kao u slucaju A = 0,B = 1.Za A = 1 i B = 1, tranzistor T1 i T2 rade u IAR-u, T3 i T4 u zasicenju. Ostalitranzistori nalaze se u istim rezimima rada kao u slucaju A = 0, B = 1.Logicka funkcija izlaza Y kola sa slike 3.1 data je izrazom:

Y = A+B

Dakle, kolo sa slike 3.1, predstavlja dvoulazno I logicko kolo. Napon VIL mozemo gruboodrediti na vise nacina. Na primer, posmatracemo trenutak kada se (prilikom rastaulaznog napona) ukljucuje tranzistor T7 obzirom da trenutak ukljucenja tranzistoraT3 ili T4 sigurno ne odreduje vrednost napona VIL, obzirom da se tranzistor T8 i daljenalazi u zasicenju. Dakle u trenutku provodenja tranzistora T7 imamo da je njegovastruja data izrazom:

IE3 =Vγ7

R4

= 0.6mA

Kako tranzistori T8 i T6 vode u DAR-u i dioda D1 je provodna, struja kroz otpornikR3 bice jednaka:

IR3 =VCC − (VBE6 + VBE8 + VD1)

R3

=VCC − 2VBES − VD1

R3

= 1.14mA (3.1)

Kako tranzistor T3, u trenutku ukljucenja tranzistora T7 radi u DAR-u, struja bazetranzistora T3 ce imati vrednost:

IB3 <IE3

1 + βF min

= 28µA

Ukoliko bi napisali izraz za napon VIL, dobili bi izraz:

VIL = VBE7 + VBE3 + VBC1 − VBE1 = 2Vγ + VBE − VBES = 1.15V (3.2)

U izrazu 3.2, uzeto je da je napon VBC1 ≈ Vγ, dok je napon VBE1 ≈ VBES ili VBE,obzirom da skoro sva struja koja tece kroz otpornik R1, tece kroz spoj BE tranzistoraT1 (struja IB3 < 28µA). Takode uzeto je da je tranzistor T7 na granici provodenja(VBE7 = Vγ), dok tranzistor T3 vodi u DAR-u.Medutim, ukoliko zelimo da preciznije odredimo trenutak kada ce izlazni napon pocetida raste, uporedo sa povecavanjem ulaznog napona, potrebno je da zakljucimo kadauopste napon na izlazu kola, moze da raste. Da bi izlazni napon, pri promeni (povecanju)ulaznog napona, poceo da raste, neophodno je da tranzistor T6 izade iz zasicenja, tj.neophodno je da tranzistor T5 provede, kako bi kolektorska struja tranzistora T6 po-rasla na vrednost IC6 = βF IB6. Da bi doslo do ukljucenja tranzistora T5, neophodno

je da napon u kolektoru tranzistora T8 dovoljno poraste (kako bi se ukljucili tranzistorT5 i dioda D2), odnosno da on izade iz zasicenja. Sa druge strane, da bi tranzistor T5

izasao iz zasicenja, neophodno je da njegova bazna struja padne ispod vrednosti dateizrazom:

IB8|T8:ZAS→DAR ≈VBES6

(1 + βF max)R6

= 17µA

Prakticno, tranzistori T3, T4 i T7 treba da preuzmu prakticno svu struju datu izrazom3.1. Dakle i tranzistor T7 i tranzistor T3 treba da rade u DAR-u (trazistor T3 se nenalazi u zasicenju, obzirom da dioda D1 jos uvek vodi). Dakle precizniji izraz za naponVIL imace oblik:

VIL = VBE7 + VBE3 + VBC1 − VBE1 = 2VBE + Vγ − VBES = 1.2V (3.3)

U izrazu 3.3, uzeto je da je napon VBC1 ≈ Vγ, dok je napon VBE1 ≈ VBES ili VBE,obzirom da skoro sva struja koja tece kroz otpornik R1, tece kroz spoj BE tranzistoraT1 (struja IB3, u najboljem slucaju kada posmatramo maksimalnu vrednost, u situacijii da sva struja IR3 ide kroz kolektor tranzistora T3, je manja od ≈ 50µA). Poredenjemizraza 3.2 i 3.3, zakljucujemo da se grubom aproksimacijom, u ovom slucaju ne praviveca greska pri izracunavanju vrednosti napona VIL.Prilikom odredivanja vrednosti VIH , uzecemo grubu aproksimaciju da je VIH odredenprelaskom tranzistora T1 iz inverznog aktivnog rezima u inverzno zasicenje. Za vred-nost VIH dobijamo:

VIH = VBE7 + VBE3 + VBC1 − VBE1 = 3VBES − Vγ = 1.5V

Naravno da je ovo veoma gruba aproksimacija obzirom da je VIH odreden ukljucenjemtranzistora T8.Obzirom na otpornik R6 i R5, na prenosnoj karakteristici cemo imati prelomnu tacku,odredenu trenutkom ukljucenja (ili iskljucenja) tranzistora T6 pri smanjivanju ulaznognapona.Kao sto smo predhodno videli, u trenutku ukljucenja tranzistora T6, bazna strujatranzistora T8 je priblizno jednaka nuli, tj.:

IB8|T6:ZAK→DAR ≈Vγ

βFR6

Sa druge strane, D1 je ukljucena pa tranzistori T3 (i/ili T4) i T7 rade u DAR-u, pa jevrednost napona VAPT odredena izrazom:

VAPT ≈ VBE7 + VBE4 + VBC1 − VBE1 = 1.3V (3.4)

U izrazu 3.4, uzeli smo da su struje spojeva BE i BC, tranzistora T1, priblizno jednake.

VY PT = VCC − VBE6R5

R6

− VBE5 − VD2 = VCC − VBE6R5

R6

− Vγ − VD2 = 2.69V

Karakteristika prenosa logickog kola iz postavke zadatka data je na slici 3.2.

vY [V]

vA[V]VIL VIH

VOH

VOL

PT (VAPT , VY PT )

Slika 3.2: Karakteristika prenosa logickog kola sa slike 3.1

Ukoliko se dioda D1 zameni sa diodom kod koje je VD1 = 0.55V, imacemo situacijuda dioda D1 bez obzira na kombinaciju ulaznih logickih nivoa uvek vodi. TranzistorT7, ce sada, kada vodi, raditi u DAR-u i nece ici u zasicenje, cime ce se ubrzatinjegovo kocenje. Dakle, kako ce se skratiti vreme kocenja tranzistora T7, odnosno,smanjiti vreme eliminacije viska manjinskih nosilaca iz podrucja baze tranzistora T7,skratice se i vreme tpHL. Kako je sada pad napona na diodi D1 manji, vece su strujetranzistora T8, cime se povecava strujni kapacitet izlaza kola (u slucaj kada je izlazna niskom logickom nivou). Margine suma kola, u slucaju visestrukog izvora suma,zadrzace priblizno istu vrednost.

b) Strujni kapacitet izlaza kola, pri naponu VIH , na izlazu logickog kola, dat je izrazom:

ICAP1 =VCC − VIH − VD2 − VBE5

R5

+VCC − VIH − VCE5

R7

(3.5)

Prvi, odnosno drugi clan u izrazu 3.5,predstavljaju struju baze, odnosno kolektoratranzistora T5, respektivno. Izraz je posledica pretpostavke da tranzistor T5 radi uzasicenju pri naponu VIH na izlazu kola. Izracunavanjem izraza 3.5, dobija se da je:

IB5 ≈ 1.3mAIC5 ≈ 16mA < βF minIB5

Dakle, potvrdena je predpostavka da je tranzistor T5 u zasicenju, pa se za vrednoststrujnog kapaciteta dobija:

ICAP1 = 17.3mA

Vrednost strujnog kapaciteta, kada je na izlazu kola logicka nula dat je izrazom:

ICAP0 = βF min

[

VCC − VBE6 − VBE8 − VD1

R3

+VCC − VBE6 − VCE8

R5

−VBE6

R6

]

tj.

ICAP0 = βF min

[

VCC − VBE − VBES − VD

R3

+VCC − VBE − VCES

R5

−VBE

R6

]

Minimalnu vrednost otpornosti R5 mozemo grubo odrediti kao vrednost kada tranzistorT8 izlazi iz zasicenja. Za vrednost otpornosti R5min imacemo:

IC8 =VCC − VBE6 − VCE8

R5min

=VCC − VBES − VCES

R5min

= βF minIB8 =

= βF min

VCC − VBE6 − VBE8 − VD1

R3

Dakle, dobijamo da je:

R5min =R3(VCC − VBES − VCES)

βF min(VCC − VBE6 − VBE8 − VD1)=

VCC − VBES − VCES

VCC − VBES − VBES − VD1

R3

βF min

Sa druge strane, minimalna vrednost otpornosti R5 moze se odrediti kao vrednost zakoju ce provesti tranzistor T5 i dioda D2, u situaciji kada je na izlazu kola logicka nula(tranzistor T6 je ukljucen). Sada je R5min dato izrazom:

VCC −R5minβF minIB8 = VOL + VD2 + VBE5 = VOL + VD2 + Vγ

c) Obzirom na konfiguraciju izlaznog stepena logickog kola sa slike 3.1, vreme kasnjenjaopadajuce ivice odredujemo jednostavno, obzirom na konstantnu izlaznu struju kojomse prazni ekvivalentna parazitna kapacitivnost na izlazu kola. Izraz iz koga odredujemovreme tpHL dat je jednacinom:

VY (tpHL) = VY (0+)−

βF IB6

Cp

tpHL (3.6)

Kako je prema definiciji vremena kasnjenja silazne ivice, napon na izlazu u trenutkutpHL (ista je vrednost izlaznog napona u trenutku tpLH), nakon promene signala naulazu (smatramo da je pobudni impuls na ulazu kola idealan) jednak polovini logickeamplitude, tj.: VOH

VY (tpHL) = VY (tpLH) = VOH −VOH − VOL

2=

VOH + VOL

2(3.7)

Zamenom izraza 3.7 u izraz 3.6, dobijamo:

VOH + VOL

2= VOH − βF

IB6

Cp

tpHL

Odredivanje izraza za vrednost vremena kasnjenja uzlazne ivice, zasniva se na analiziekvivalentnog elektricnog kolo datog na slici 3.3.

+

−

+

−

+

−

VCC

R7R5

VBES VCES

VD

Cp

Y

I

Slika 3.3: Ekvivalentno kolo za odredivanje vremena tpLH

Na osnovu kola sa slike 3.3, imamo da je vrednost napona na izlazu kola u beskonacnosti(kada su zavrseni svi prelazni procesi, odnosno struja kondenzatora jednaka nuli)odredena izrazom:

VY (∞) = VCC +R5I − VBES − VD

Vrednost struje I, sa slike 3.3, je odredena izrazom:

I =VBES − VCES

R5 +R7

Sada za vreme kasnjenja silazne ivice signala na izlazu kola, dobijamo izraz:

tpLH = CpR5||R7lnVY (∞)− VOL

VY (∞)− VY (tpLH)= CpR5||R7ln

VY (∞)− VOL

VY (∞)− VOH+VOL

2

Proverom je potvrdeno, da se tranzistor T5, sve vreme trajanja procesa punjenja ekvi-valentne parazitne kapacitivnosti na izlazu kola, do vrednosti napona na izlazu datogizrazom 3.7, nalazi u zasicenju, odnosno:

βF min

VCC − VY (tpLH)− VD2 − VBE5

R5

>VCC − VY (tpLH)− VD2 − VCE5

R7

(3.8)

U izrazu 3.8, vrednosti napona VBE5 i VCE5 su VBES i VCES respektivno.d) U slucaju kada je na ulazu kola A = 0, B = 1, odnosno A = 1, B = 0, ili A = 1,

B = 1, vrednost izlaznog napona bice VY = VCC , odnosno izlazni tranzistor T5 i diodaD2 ce biti zakoceni.U slucaju kada je na ulazu logickog kola A = 0 i B = 0, izlazni tranzistor T6 biceukljucen. Da bi smo odredili vrednost izlaznog napona, potrebno je da odredimorezim rada ovog tranzistora.Pretpostavicemo da tranzistor T6 radi u zasicenju, izlazni napon bi u tom slucaju bioVY = VCES.Medutim, u tom slucaju bi izlazna struja (struja kolektora tranzistora T6) imala vred-nost:

IC6 =VCC − VCES

R= 150mA > βF maxIB6 (3.9)

U izrazu 3.9, struja baze tranzistora T6 ima vrednost IB6 = 3.2mA. Obzirom nanejednakost 3.9, zakljucujemo da tranzistor T5 vodi u DAR-u, pa je izlazni naponodreden izrazom:

VY = VCC − βF IB6R

Zadatak 4

Za logicko kolo, sa sotki tranzistorima, iz 74AS familije, dato na slici 4.1 odrediti:

a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoana ulazu kola.

b) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima naizlazu kola VIL i VIH .

c) Objasniti ulogu diode D3 i tranzistora T2.

Za sve tranzistore osim za tranzistor T2 vazi: VBE = 0.7V, Vγ = 0.6V, 30 ≤ βF ≤ 70. Zatranzistor T2 vazi: VBE = VBET2 = 0.6V, Vγ = Vγ2 = 0.5V. Poznato je: VDS = 0.3V iVCC = 5V.

VCC

R2

900R1

2k7

R6

50

R5

3k5

R3

500

R4

300

A

B

D1

D2

D3

Q1

Q2

Q3

Q4

Q5

Y

Slika 4.1: Dvoulazno kolo iz 74AS familije

RESENJE:

a) Za A = 0, B = 0, sotki diode D1 i D2 vode, pa je napon VB1 = VDS, tj. nedovoljanda provedu tranzistori T1, T2 i T3 (T1, T2 i T3 tranzistori provode istovremeno ako Vγ

tranzistora T3 i T2 ima istu vrednost). Tranzistor T4 vodi u DAR-u struju otpornika R5,dok tranzistor T5 radi na granici provodenja u DAR-u (vodi struju curenja tranzistoraT3). Izlaz je na visokom logickom nivou, tj.

Vγ = VCC − VBE5 − VBE4 −R2IB4 = VCC − Vγ − VBE −R2IB4 = VOH (4.1)

Vrednost struje IB4 odredujemo na osnovu jednacine:

VCC = R5(1 + βF )IB4 + VBE4 +R2IB4

Kako je R2 < R5 i βF ≫ 1, zanemarujemo clan R2IB4, pa se za struju baze tranzistoraT4 dobija:

IB4 =VCC − VBE

(1 + βF )R5

= 24µA

Za βF uzeta je srednja vrednost parametra, tj. vrednost 50. Pad napona na otpornikuR2 iznosi 21.6mV.Na osnovu jednacine 4.1 dobijamo da je VOH ≈ 3.7V.Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slucaj A = 0, B = 0, osimsto samo odgovarajuca dioda, D1, odnosno dioda D2, vodi.Za A = 1, B = 1, diode D1 i D2 su zakocene, tranzistori T1, T3 vode u sotki zasicenju.Kako je dato da tranzistori T3 i T2 imaju razlicite vrednosti napona Vγ i VBE, baznai kolektorska struja tranzistora T2 se ne mogu zanemariti. Tranzistor T2 vodi u sotkizasicenju, dok su vrednosti struja IB2 i IC2 date izrazima:

IB2 =VBE3 − VBE2

R3

=VBE − VBET2

R3

= 200µA

IC2 =VBE3 − VBE2 − VBC2

R4

=VBE − VBET2 − VDS

R4

= 1mA

Vrednost napona na izlazu kola je Vγ = VOL = VBE − VDS = 0.4V, tj. izlaz je naniskom logickom nivou.Dakle rec je dvoulaznom NI kolu. Logicka funkcija izlaza je Y = AB.

b) Vrednost napona VIH odredujemo, priblizno (pogledati zadatak 2), kao vrednost ulaznognapona pri kojem tranzistor T3 prelazi iz zasicenja u DAR. Da bi tranzistor T3 presao uDAR, potrebno je da tranzistor T5 provede struju βF IB3. Sa druge strane, tranzistor T5

moze provesti, samo ako tranzistor T1 predhodno prede iz zasicenja u DAR. Prelazaktranzistora T1 iz zasicenja u DAR je uslovljen provodenjem ulazne sotki diode. Ovadioda mora da provodi struju cija je vrednost odredena izrazom:

ID =VCC − VBE3 − VBE1

R1

−VCC − VOL − VBE5 − VBE4

βFR2

= (4.2)

=VCC − 2VBE

R1

−VCC − VOL − Vγ − VBE

βFR2

Obzirom na date vrednosti napona direktno polarisanih PN spojeva sotki diode itranzistora u razlicitim rezimima rada, jednacina 4.2 nema uticaja na vrednost naponaVIH .Za vrednost napona VIH dobijamo:

VIH = VBE3 + VBE1 − VDS = 2VBE − VDS = 1.1V

Vrednost napona VIL odredujemo kao trenutak kada provede tranzistor T2 (premapostavci zadatka dato je VBET2 < VBET3), pa ce tranzistor T2 provesti pre tranzistoraT3. Sa povecanjem struje tranzistora T1 i T2 povecavace se pad napona na otpornikuR2, odnosno doci ce do pada izlaznog napona. Dakle, napon VIL odredujemo na osnovuizraza:

VIL = VBE2 + VBE1 − VDS = Vγ2 + Vγ − VDS = 0.8V

Strujni kapacitet za logicku jedinicu odredujemo na osnovu jednacine:

ICAP1 = IR2 + IR6 − IR5

Vrednosti struja IR2, IR6 i IR5 date su izrazima:

IR2 =VCC − VIH − VBE5 − VBE4

R2

=VCC − VIH − 2VBE

R2

= 2.78mA

IR6 =VCC − VIH − VBE5 − VBE4 + VBC4

R6

=VCC − VIH − 2VBE + VDS

R6

= 56mA

IR5 =VIH + VBE5

R5

=VIH + VBE

R5

= 0.51mA

Dakle, dobijamo da je strujni kapacitet za logicku jedinicu na izlazu kola, pri naponuVY = VIH jednak:

ICAP1 = 58.26mA

Pretpostavljeno je da se tranzistor T4 nalazi u sotki zasicenju. Obzirom da je strujaIR6 data izrazom:

IR6 = IC4 + IC5

Kako vazi da je:IR2 = IB4

ispunjena je nejednakost βF IB4 > IR6, tako da ce sigurno vaziti βF IB4 > IC4, odnosno,potvrdena je pretpostavka da tranzistor T4 radi u sotki zasicenju.Tranzistor T5 nije sotki tranzistor, obzirom da ne moze raditi u zasicenju, obziromda bi tada tranzistor T4 bio zakocen. Vrednost napona na izlazu logickog kola, kadaracunamo strujni kapacitet za logicku jedinicu iznosi VIH , prema postavci zadatka.Strujni kapacitet ICAP0 odredujemo prema jednacini:

ICAP0 = βF min(IR1 + IR2 − IB4 − IR3 − IR4)

gde su vrednosti struja odredene izrazima:

IR1 =VCC − VBE3 − VBE1

R1

=VCC − 2VBE

R1

IR2 =VCC − VBE3 − VBE1 + VBC1

R2

=VCC − 2VBE + VDS

R2

Struje IR3, IR4 i IB4 su ranije odredene.Vrednosti ulaznih struja date su jednacinama:

IUL1 = 0

IUL0 =VCC − VIL − VDS

R1

Faktor grananja na izlazu kola odredujemo kao:

N = [min(N1, N0)] =[

ICAP0

IUL0

]

c) Dioda D3 sluzi za poboljsanje dinamickih karakteristika, tj. ukljucuje se pri prelazuizlaza sa nivoa logicke jedinice na nivo logicke nule. Uloga diode D3, ogleda se ucinjenici da dioda ubrzava praznjenje parazitnih kapacitivnosti na izlazu kola, prekotranzistora T1, cime skracuje vremena tpHL i tf .

Uloga tranzistora T2, koji za razliku od osnovne konfiguracije TTL kola, predstavljazamenu za otpornik vezan izmedu baze i emitera izlaznog tranzistora, jeste da poboljsai staticke i dinamicke karakteristike kola. Ubacivanjem tranzistora T2 povecana jevrednost napona VIL cime je povecana margina suma za logicku nulu. Sa druge strane,ubrzava se proces kocenja tranzistora T3, prilikom prelaska izlaza sa logicke nule najedinicu, tako sto se visak nosilaca iz baze tranzistora T3 prazni preko struje tranzistoraT2, cime se skracuju vremena tpLH i tr.

Zadatak 5

Za dvoulazno logicko kolo iz ECL 10K familije, dato na slici 5.1 odrediti:

a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoana ulazu kola.

b) Nacrtati karakteristike prenosa logickog kola (VY 1(VU) i VY 2(VU)) i odrediti marginesuma kola u slucaju visestrukog izvora suma.

Poznato je: VBE = VD = 0.75V, Vγ = VγD = 0.7V, VCES = 0.2V, VBES = 0.8V, βF = 100.

VCC2 = GND2

VCC1 = GND1

R7

907

R2

245220

R1

50k

R5

50k

R4

779

R3

6k1

R6

4k98

R8

Q3 Q1 Q2

Q4

Q6Q5

VEE = −5.2V

Y1

B AVR

Y2

D1

D2

Slika 5.1: Dvoulazno logicko kolo iz ECL 10K familije

RESENJE:

a) Za A = 0, B = 0, tranzistori T1 i T3 su zakoceni, tranzistor T2, koji radi u DAR-u,vodi svu struju otpornika R3. Napon na izlazu Y1 dat je izrazom 5.1, obzirom da izlazY1 nije opterecen.

VY 1 = VCC1 − VBE5 = VCC1 − Vγ = VOH1 (5.1)

Dakle, izlaz Y1 je na visokom logickom nivou, tj. Y1 = 1.Napon na izlazu Y2 dat je izrazom 5.2, dok je struja IR2 odredena izrazom 5.3, obziromda tranzistor T2 radi u DAR-u.

VY 2 = VCC1 −R2IR2 − VBE6 = VCC1 −R2IR2 − Vγ = VOL2 (5.2)

IR2 ≈ IR3 =VR − VBE2 − VEE

R3

(5.3)

Referentni napon VR odredujemo na osnovu jednacine:

VR = VEE + 2VD +VCC1 − VEE − 2VD

R8 +R9

R8 − VBE

Dakle, izlaz Y2 je na niskom logickom nivou, tj. Y2 = 0.Za A = 0, B = 1, tranzistori T1 i T2 su zakoceni, tranzistor T3, koji radi u DAR-u ilizasicenju u zavisnosti od vrednosti ulaznog napona VB (pogledati resenje iz tacke b),vodi svu struju otpornika R3.Napon na izlazu Y1 bice:

VY 1 = VCC1 −R1IR1 − VBE5 = VOL1

IR1 ≈ IR3 =VB − VBE3 − VEE

R3

(5.4)

U izrazu 5.4, VB predstavlja vrednost napona na ulazu B logickog kola sa slike.Dakle, dobijamo da izlaz Y1 na niskom logickom nivou, tj. Y1 = 0.Kako je tranzistor T2 zakocen, vrednost izlaznog napona VY 2 data je izrazom:

VY 2 = VCC1 − VBE6 = VCC1 − Vγ = VOH2

Dakle, izlaz Y2 je na visokom logickom nivou, tj. Y2 = 1.Vrednosti napona VOH1 i VOH2 su iste, dok se vrednosti napona VOL1 i VOL2, izracunatena ovaj nacin razlikuju, obzirom da se otpornosti R1 i R2 razlikuju.Za A = 1, B = 0 i za A = 1, B = 1, situacija je ista kao i u slucaju A = 0, B = 1,osim sto vodi tranzistor T1, odnosno tranzistori T1 i T3. Izlaz Y1 je na niskom logickomnivou, a izlaz Y2 je na visokom logickom nivou.Logicka funkcija izlaza Y1 je NILI funkcija, tj. Y1 = A+B. Logicka funkcija izlazaY2 je ILI funkcija, tj. Y2 = A+B.

b) Za odredivanje karakteristike prenosa izlaza Y1 i Y2 menjacemo napona na ulazu A uopsegu od napona VEE do napona VCC = VCC1 = VCC2. Ulaz B je na neaktivnomlogickom nivou, tj B = 0. Za vrednost ulaznog napona VA ≈ VEE izlaz Y1 = 1, dok jeY2 = 0. Pri naponu VA = VR−VBE2+VBE1 = VR−VBE+Vγ provesce tranzistor T1. Sadaljim povecanjem napona na ulazu A, tranzistor T1 ce preuzimati sve veci deo strujekoja tece kroz otpornik R3, odnosno, napon na izlazu Y1 ce padati, dok ce napon naizlazu Y2 rasti. Kada napon na ulazu dostigne vrednost VA = VR − VBE2 + VBE1 =VR − Vγ + VBE, ulazni tranzistor T1 ce voditi svu struju koja tece kroz otpornik R3,dok ce tranzistor T2 biti zakocen. Izlaz Y1 = 0, izlaz Y2 = 1.

Daljim povecavanjem napona na ulazu A, opadace napon na izlazu Y1, obzirom da cese povecavati struja IR3, tj. IR1, odnosno pad napona na otporniku R1. Izlazni naponVY 1 bice, funkcija ulaznog napona VA, definisan izrazom:

VY 1 = VCC1 −R1VA − VBE1 − VEE

R3

− VBE5 = −R1VA − VBE − VEE

R3

− Vγ

Daljim povecavanjem ulaznog napona napon VE1 ce rasti, dok ce napon VC1 padati,sve do granice DAR-zasicenje tranzistora T1. Kada napon VA dostigne vrednost VA1

definisanu izrazom:

VA1 = VCC1 −R1

R1 +R3

(VCC1 − VCE1 − VEE)− VCE1 + VBE1 =

= −R1

R1 +R3

(−VCES − VEE)− VCES + VBES

tranzistor T1 ce raditi u zasicenju.Sa daljim povecavanjem ulaznog napona, naponski nivo na izlazu Y1 ce rasti, premaizrazu:

VY 1 = VA − VBES + VCES − Vγ

Karakteristike prenosa logickog kola sa slike 5.1 date su na slici 5.2.

VOH

VOL

VY 1

VY 2

VIL VIH VA1

VA

Slika 5.2: Karakteristika prenosa logickog kola sa slike 5.1

Zadatak 6

a) Za dvoulazno ECL logicko kolo dato na slici 6.1, odrediti logicke funkcije izlaza Y1 iY2 i rezime rada svih tranzistora.

b) Odrediti vrednosti otpornika R9 i R4 tako da margine suma, u slucaju visestrukogizvora suma, za logicku nulu i jedinicu, budu jednake, a logicki nivoi na ulazu i izlazukola kompatibilni.

Poznato je: VBE = VD = 0.7V, Vγ = VγD = 0.6V, VCES = 0.2V, VBES = 0.8V, βF = 50.

D1

D2

D3

D4

D5

R1

50k

R2

50k

Cp

1n

R3

2k

R4 R5

1k7 2k

R6

R10

250

R9 R8

1k

R7

4k2Q1

Q6 Q7

Q4 Q5Q2 Q3

Q8 Q9

Q11

Q12

Q10

Y1 Y2

B

A

VCC = 0V

VEE = −5.2V

Slika 6.1: Dvoulazno ECL logicko kolo

RESENJE:

a) Za A = 0 i B = 0, tranzistori T1, T6, T2 i T4 bice zakoceni. Tranzistor T7 vodi svustruju strujnog izvora, tj. tranzistora T10. Tranzistori T3 i T5 su polarisani da vode,preko kola u bazi tranzistora T5, pa ce tranzistor T3 voditi svu struju tranzistora T7,odnosno tranzistora T10. Naponski nivo na izlazu Y1 odreden je izrazom:

VY 1 = VCC −R10IC3 − VBE8 (6.1)

Obzirom na veliko strujno pojacanje i cinjenicu da tranzistori T3, T7 i T10 rade uDAR-u, struja IC3 imace vrednost:

IC3 ≈ IC7 ≈ IC10 ≈ IR4

Sa druge strane, struja strujnog izvora, tj. struja IR4 data je izrazom:

IR4 =VB10 − VEE − VBE10

R4

=VB10 − VEE − VBE

R4

(6.2)

Vrednost napona VB10 odredujemo, sa zanemarivanjem baznih struja tranzistora T12 iT11, prema izrazu:

VB10 = VEE +R6VCC − VEE − VD4 − VD5

R8 +R7 +R6

+ VD4 + VD5 − VBE12 =

= VEE +R6VCC − VEE − 2VD

R8 +R7 +R6

+ VD

Dakle, izlaz Y1 ce biti na niskom logickom nivou. Vrednost napona na izlazu Y1, premaizrazu 6.1, bice jednaka:

VY 1 = VCC −R10IR4 − Vγ = VOL

Napon VBE9 uzimamo da je kod neopterecenog logickog ECL kola jednak Vγ. Inace,prilikom odredivanja naponskih nivoa logicke jedinice i nule na izlazu ECL kola, uzimase da je kolo na izlazu optereceno ulazom kola istog tipa. U nasem slucaju posmatramokao da je na izlazu kola vezan otpornik R = 50kΩ, sto povlaci da je struja izlaznogtranzistora koji radi u DAR-u mala, pa uzimamo da je vrednost napona izmedu bazei emitera izlaznog tranzistora bliska prekidnom naponu Vγ (u literaturi se uzima ivrednost VBE).Izlaz Y2 je na visokom logickom nivou, obzirom da su tranzistori T4 i T6 zakoceni, dokje struja tranzistora T5 zanemarljiva, obzirom da je tranzistor T6 zakocen.

VY 2 = VCC − VBE9 = VCC − Vγ = VOH

Za A = 0 i B = 1, tranzistori T1, T6, T3 i T5 bice zakoceni. Tranzistor T7 vodi svustruju strujnog izvora i preko tranzistora T4 obara izlaz Y2 na vrednost VOL. Sa drugestrane, izlaz Y1 bice na visokom logickom nivou, obzirom da su zakoceni tranzistori T6

i T3. Dakle VY 1 = VOH .Za A = 1 i B = 0, tranzistori T7, T2 i T4 bice zakoceni. Tranzistor T6 vodi svu strujustrujnog izvora i preko tranzistora T5 obara izlaz Y2 na vrednost VOL. Sa druge strane,izlaz Y1 bice na visokom logickom nivou.Za A = 1 i B = 1, tranzistori T7, T3 i T8 bice zakoceni. Tranzistor T6 vodi svu strujustrujnog izvora i preko tranzistora T2 obara izlaz Y1 na vrednost VOL. Sa druge strane,izlaz Y2 bice na visokom logickom nivou jer su tranzistori T7 i T5 zakoceni.Logicke funkcije izlaza Y1 i Y2 bice date izrazima:

Y1 = A⊕ B

Y2 = A⊕ B

Dakle, logicko kolo sa slike 6.1 predstavlja EXILI /EXNILI kolo u ECL tehnologiji.b) Da bi logicki nivoi na oba izlaza bili isti, neophodno je odrediti karakteristicne tacke na

karakteristikama prenosa za oba izlaza u odnosu na oba ulaza. Kod posmatranog kola,ulazi A i B nisu isti sa stanovista konfiguracije ulaznog kola, pa je potrebno odreditivrednosti ulaznih napona VIL i VIH u odnosu na ulaz A i posebno u odnosu na ulaz B.Naponski nivoi na izlazu Y1 kola dati su izrazima:

VOL|Y 1 = VCC −R10IR4 − Vγ

VOH |Y 1 = VCC − Vγ

Slicno, naponski nivoi na izlazu Y2 kola dati su izrazima:

VOL|Y 2 = VCC −R9IR4 − Vγ

VOH |Y2= VCC − Vγ

Dakle, naponski nivoi na oba izlaza bice isti u slucaju ako je vrednost otpornika R10 =R9 = 250Ω.Sada posmatramo vrednost napona VIL racunatu prema ulazu A ili B.U opstem slucaju, ukoliko se vrednosti VIL razlikuju u zavisnosti koji se ulazni prikljucakposmatra, za relevantnu vrednost uzima se najrestriktivniji slucaj, odnosno najmanjaizracunata vrednost napona VIL, odnosno:

VIL = minVIL|A, VIL|B, . . .

Slicno, ukoliko odredujemo relevantnu vrednost napona VIH , uzecemo, takode, najre-striktivniji slucaj, koji sada odgovara najvecoj vrednosti VIH za sve ulazne prikljuckelogickog kola. Dakle, bice:

VIH = maxVIH |A, VIH |B, . . .

U slucaju kola sa slike 6.1, za vrednost napona VIL (odreden trenutkom ukljucivanjatranzistora T6), racunatu u odnosu na ulazni prikljucak A, imacemo:

VIL|A = VB7 − VBE7 + VBE6 + VD1 + VBE1 = VB7 − VBE + Vγ + VD + VBE (6.3)

Za vrednost napona VBE1 uzeta je vrednost VBE obzirom da tranzistor T1 pocinje davodi vec pri naponu:

VA|T1:ZAK→DAR = VEE + VD1 + VBE1 = VEE + VD1 + Vγ

Slicno, napon VIL (odreden trenutkom ukljucivanja tranzsitora T2), u odnosu na ulazniprikljucak B, imace vrednost datu izrazom:

VIL|B = VB5 − VBE5 + VBE2 = VB5 − VBE + Vγ (6.4)

Sa druge strane za vrednosti referentnih napona VB7 i VB5 imamo da vazi:

VB5 = VB7 + 2VD (6.5)

Obzirom da je VBE = VD, zamenom izraza 6.5 u jednacinu 6.4, dobijamo da vazi:

VIL|A = VIL|B = VIL

Na slican nacin za vrednosti VIH dobijamo:

VIH |A = VB7 − VBE7 + VBE6 + VD1 + VBE1 = VB7 − Vγ + VBE + VD + VBE

VIH |B = VB5 − VBE5 + VBE2 = VB5 − Vγ + VBE

Na osnovu izraza 6.5, zakljucujemo:

VIH |A = VIH |B = VIH

Uslov iz teksta zadatka, svodi se na izraz:

NM1 = VOH − VIH = NM0 = VIL − VOL (6.6)

Izraz 6.6, ekvivalentan je izrazu:

VOH + VOL = VIL + VIH

Odnosno:2VCC −R10IR4 − 2Vγ = 2VB5 (6.7)

Napon VB5 odredujemo na osnovu izraza:

VB5 = VCC −R8VCC − VEE − VD4 − VD5

R8 +R7 +R6

+ VBE11 = (6.8)

VCC −R8VCC − VEE − 2VD

R8 +R7 +R6

+ VBE

Na osnovu izraza 6.2, 6.7 i 6.8, odredujemo vrednost otpornosti R4.