AD8421: 3 nV/√Hz、低消費電力の計装アンプ3 nV/√Hz、低消費電力の...

3 nV/√Hz、低消費電力の計装アンプ

データシート AD8421

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2012 Analog Devices, Inc. All rights reserved.

本社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー電話 06（6350）6868

特長低消費電力

最大電源電流: 2.3 mA 低ノイズ

最大入力電圧ノイズ: 1 kHzで 3.2 nV/√Hz 電流ノイズ: 1 kHzで 200 fA/√Hz

優れた AC仕様帯域幅: 10 MHz (G = 1) 帯域幅: 2 MHz (G = 100) 0.001%へのセトリング・タイム: 0.6 µs (G = 10) CMRR: 20 kHzで 80 dB (G = 1) スルーレート: 35 V/μs

高精度 DC性能(AD8421BRZ) CMRR:最小 94 dB (G = 1) 最大入力オフセット電圧ドリフト: 0.2 µV/°C 最大ゲイン・ドリフト: 1 ppm/°C (G = 1) 最大入力バイアス電流: 500 pA

反対側電源から 40 Vまでの入力保護両電源動作: ±2.5 V～±18 V (単電源動作: 5 V～36 V) 1 本の抵抗でゲイン設定(G = 1～10,000)

アプリケーション医療計測機器高精度データ・アクイジションマイクロフォンのプリアンプ振動解析マルチプレクス入力アプリケーション ADCドライバ

ピン接続

TOP VIEW(Not to Scale)

–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8421

1012

3-00

1

図 1.

10µ

1n100 1M

TOTA

L N

OIS

E D

ENSI

TY A

T 1k

Hz

(V/√

Hz)

SOURCE RESISTANCE, RS (Ω) 1012

3-07

8

1µ

100n

10n

1k 10k 100k

G = 100

AD8421

BEST AVAILABLE1mA LOW POWER IN-AMP

BEST AVAILABLE7mA LOW NOISE IN-AMP

RS NOISE ONLY

図 2.ソース抵抗対ノイズ密度

概要 AD8421 は、広範囲なシグナル・コンデショニング・アプリケー

ションとデータ・アクイジション・アプリケーションに最適な

低価格、低消費電力、超低ノイズ、超低バイアス電流、高速の計

装アンプです。この製品は、極めて高い CMRR を持つため、広

い温度範囲で高周波同相モード・ノイズが存在する中で低いレ

ベルの信号を取り出すことができます。 AD8421 は、10 MHz の帯域幅、35 V/µs のスルーレート、0.6 µsのセトリング・タイム(G = 10、0.001%へのセトリング)を持つた

め、高速信号を増幅することができ、チャンネル数の多いマル

チプレクス・システムを必要とするアプリケーションに優れて

います。高いゲインであっても、電流帰還アーキテクチャによ

り高性能を維持します。例えば、G = 100 で、帯域幅は 2 MHz、セトリング・タイムは 0.8 µs です。AD8421 は優れた歪み性能を

持つため、振動解析のような厳しいアプリケーションに適してい

ます。

AD8421 は、3 nV/√Hzの入力電圧ノイズを持ち、わずか 2 mAの

静止電流で 200 fA/√Hz の電流ノイズであるため、低レベル信号

の測定に最適です。高いソース・インピーダンスを持つアプリ

ケーションに対しては、AD8421 は技術革新的な製造プロセス

技術とデザイン技術を採用して、センサーのみによって制限さ

れるノイズ性能を提供します。 AD8421 は独自の保護方法を採用して、強固な入力を実現する

と同時に非常に低いノイズを維持します。この保護機能により、

デバイスに損傷を与えることなく反対側電源レールから 40 V ま

での入力電圧を可能にしています。 1 本の抵抗により 1～10,000 のゲインを設定します。リファレン

ス・ピンを使って、出力電圧へ高精度のオフセットを与えるこ

とができます。 AD8421 の仕様は−40°C～+85°C で規定され、125°C の代表値性

能カーブを持っています。この製品は 8 ピンの MSOP パッケー

ジまたは SOIC パッケージを採用しています。

日本語参考資料最新版英語データシートはこちら

http://www.analog.com/jp

http://www.analog.com/jp/AD8421








Akiko

長方形

http://www.analog.com/jp/specialty-amplifiers/instrumentation-amplifiers/ad8421/products/data-sheets/resources.html?display=popup


Rev. 0 － 2/27 －

目次特長 ....................................................................................................1 アプリケーション .............................................................................1 ピン接続 ............................................................................................1 概要 ....................................................................................................1 改訂履歴 ............................................................................................2 仕様 ....................................................................................................3

AR グレードおよび BRグレード ................................................3 ARMグレードおよび BRMグレード ..........................................5

絶対最大定格 .....................................................................................8 熱抵抗 ............................................................................................8 ESDの注意 ....................................................................................8

ピン配置およびピン機能説明 ..........................................................9 代表的な性能特性 ...........................................................................10 動作原理 ..........................................................................................20

アーキテクチャ ...........................................................................20

ゲインの選択 .............................................................................. 20 リファレンス・ピン .................................................................. 21 入力電圧範囲 .............................................................................. 21 レイアウト .................................................................................. 21 入力バイアス電流のリターン・パス ....................................... 22 電源レールを超える入力電圧 ................................................... 22 無線周波数干渉(RFI).................................................................. 23 入力ステージ・ノイズの計算 ................................................... 23

アプリケーション情報 .................................................................. 25 差動出力構成 .............................................................................. 25 ADC の駆動 ................................................................................. 26

外形寸法 .......................................................................................... 27 オーダー・ガイド ...................................................................... 27

改訂履歴 5/12—Revision 0: Initial Version


Rev. 0 － 3/27 －

仕様特に指定がない限り、VS = ±15 V、VREF = 0 V、TA = 25°C、G = 1、RL = 2 kΩ。

AR グレードおよび BR グレード表 1.

Parameter Test Conditions/ Comments

AR Grade BR Grade Unit Min Typ Max Min Typ Max

COMMON-MODE REJECTION RATIO (CMRR)

CMRR DC to 60 Hz with 1 kΩ Source Imbalance

VCM = −10 V to +10 V

G = 1 86 94 dB G = 10 106 114 dB G = 100 126 134 dB G = 1000 136 140 dB Over Temperature, G = 1 T = −40°C to +85°C 80 93 dB

CMRR at 20 kHz VCM = −10 V to +10 V G = 1 80 80 dB G = 10 90 100 dB G = 100 100 110 dB G = 1000 110 120 dB

NOISE Voltage Noise, 1 kHz1 VIN+, VIN− = 0 V

Input Voltage Noise, eni 3 3.2 3 3.2 nV/√Hz Output Voltage Noise, eno 60 60 nV/√Hz

Peak to Peak, RTI f = 0.1 Hz to 10 Hz G = 1 2 2 2.2 µV p-p G = 10 0.5 0.5 µV p-p G = 100 to 1000 0.07 0.07 0.09 µV p-p

Current Noise Spectral Density f = 1 kHz 200 200 fA/√Hz Peak to Peak, RTI f = 0.1 Hz to 10 Hz 18 18 pA p-p

VOLTAGE OFFSET2 Input Offset Voltage, VOSI VS = ±5 V to ±15 V 60 25 µV

Over Temperature TA = −40°C to +85°C 86 45 µV Average TC 0.4 0.2 µV/°C

Output Offset Voltage, VOSO 350 250 µV Over Temperature TA = −40°C to +85°C 0.66 0.45 mV Average TC 6 5 µV/°C

Offset RTI vs. Supply (PSR) VS = ±2.5 V to ±18 V G = 1 90 120 100 120 dB G = 10 110 120 120 140 dB G = 100 124 130 140 150 dB G = 1000 130 140 140 150 dB

INPUT CURRENT Input Bias Current 1 2 0.1 0.5 nA

Over Temperature TA = −40°C to +85°C 8 6 nA Average TC 50 50 pA/°C

Input Offset Current 0.5 2 0.1 0.5 nA Over Temperature TA = −40°C to +85°C 2.2 0.8 nA Average TC 1 1 pA/°C


Rev. 0 － 4/27 －



DYNAMIC RESPONSE Small Signal Bandwidth −3 dB

G = 1 10 10 MHz G = 10 10 10 MHz G = 100 2 2 MHz G = 1000 0.2 0.2 MHz

Settling Time to 0.01% 10 V step G = 1 0.7 0.7 µs G = 10 0.4 0.4 µs G = 100 0.6 0.6 µs G = 1000 5 5 µs

Settling Time to 0.001% 10 V step G = 1 1 1 µs G = 10 0.6 0.6 µs G = 100 0.8 0.8 µs G = 1000 6 6 µs

Slew Rate G = 1 to 100 35 35 V/µs

GAIN3 G = 1 + (9.9 kΩ/RG) Gain Range 1 10,000 1 10,000 V/V Gain Error VOUT = ±10 V

G = 1 0.02 0.01 % G = 10 to 1000 0.2 0.1 %

Gain Nonlinearity VOUT = −10 V to +10 V G = 1 RL ≥ 2 kΩ 1 1 ppm RL = 600 Ω 1 3 1 3 ppm G = 10 to 1000 RL ≥ 600 Ω 30 50 30 50 ppm VOUT = −5 V to +5 V 5 10 5 10 ppm

Gain vs. Temperature3 G = 1 5 0.1 1 ppm/°C G > 1 −50 −50 ppm/°C

INPUT Input Impedance

Differential 30||3 30||3 GΩ||pF Common Mode 30||3 30||3 GΩ||pF

Input Operating Voltage Range4 VS = ±2.5 V to ±18 V −VS + 2.3 +VS − 1.8 −VS + 2.3 +VS − 1.8 V Over Temperature TA = −40°C −VS + 2.5 +VS − 2.0 −VS + 2.5 +VS − 2.0 V TA = +85°C −VS + 2.1 +VS − 1.8 −VS + 2.1 +VS − 1.8 V

OUTPUT RL = 2 kΩ Output Swing VS = ±2.5 V to ±18 V −VS + 1.2 +Vs − 1.6 −VS + 1.2 +VS − 1.6 V

Over Temperature TA = −40°C to +85°C −VS + 1.2 +Vs − 1.6 −VS + 1.2 +VS − 1.6 V Short-Circuit Current 65 65 mA

REFERENCE INPUT RIN 20 20 kΩ IIN VIN+, VIN− = 0 V 20 24 20 24 µA Voltage Range −VS +VS −VS +VS V Reference Gain to Output 1 ±

0.0001 1 ±

0.0001 V/V


Rev. 0 － 5/27 －



POWER SUPPLY Operating Range Dual supply ±2.5 ±18 ±2.5 ±18 V Single supply 5 36 5 36 V Quiescent Current 2 2.3 2 2.3 mA

Over Temperature TA = −40°C to +85°C 2.6 2.6 mA

TEMPERATURE RANGE For Specified Performance −40 +85 −40 +85 °C Operational5 −40 +125 −40 +125 °C

1 総合電圧ノイズ = √(eni

2 + (eno/G)2 + eRG2)。詳細については、動作原理のセクションを参照してください。

2 総合 RTI VOS = (VOSI) + (VOSO/G)。 3 これらの規定値には、外付けゲイン設定抵抗 RGの許容誤差は含まれません。 G > 1の場合は、RG 誤差をこの表の規定値に加算してください。 4 AD8421入力ステージの入力電圧範囲。入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存することがあります。詳細については、入力電圧範囲のセクションを参照してください。

5 85°C～125°C での動作予測については、代表的な性能特性のセクションを参照してください。

ARM グレードおよび BRM グレード表 2.


ARM Grade BRM Grade Unit Min Typ Max Min Typ Max

COMMON-MODE REJECTION RATIO (CMRR)

CMRR DC to 60 Hz with 1 kΩ Source Imbalance

VCM = −10 V to +10 V

G = 1 84 92 dB

G = 10 104 112 dB

G = 100 124 132 dB

G = 1000 134 140 dB

Over Temperature, G = 1 TA = −40°C to +85°C 80 90 dB

CMRR at 20 kHz VCM = −10 V to +10 V

G = 1 80 80 dB

G = 10 90 90 dB

G = 100 100 100 dB

G = 1000 100 100 dB

NOISE

Voltage Noise, 1 kHz1 VIN+, VIN− = 0 V

Input Voltage Noise, eni 3 3.2 3 3.2 nV/√Hz

Output Voltage Noise, eno 60 60 nV/√Hz

Peak to Peak, RTI f = 0.1 Hz to 10 Hz

G = 1 2 2 2.2 µV p-p

G = 10 0.5 0.5 µV p-p

G = 100 to 1000 0.07 0.07 0.09 µV p-p

Current Noise

Spectral Density f = 1 kHz 200 200 fA/√Hz

Peak to Peak, RTI f = 0.1 Hz to 10 Hz 18 18 pA p-p

VOLTAGE OFFSET2

Input Offset Voltage, VOSI VS = ±5 V to ±15 V 70 50 µV

Over Temperature TA = −40°C to +85°C 135 135 µV

Average TC 0.9 0.9 µV/°C

Output Offset Voltage, VOSO 600 400 µV

Over Temperature TA = −40°C to +85°C 1 1 mV

Average TC 9 9 µV/°C



Rev. 0 － 6/27 －



Offset RTI vs. Supply (PSR) VS = ±2.5 V to ±18 V

G = 1 90 120 100 120 dB

G = 10 110 120 120 140 dB

G = 100 124 130 140 150 dB

G = 1000 130 140 140 150 dB

INPUT CURRENT

Input Bias Current 1 2 0.1 1 nA

Over Temperature TA = −40°C to +85°C 8 6 nA

Average TC 50 50 pA/°C

Input Offset Current 0.5 2 0.1 1 nA

Over Temperature TA = −40°C to +85°C 3 1.5 nA

Average TC 1 1 pA/°C

DYNAMIC RESPONSE Small Signal Bandwidth −3 dB

G = 1 10 10 MHz G = 10 10 10 MHz G = 100 2 2 MHz G = 1000 0.2 0.2 MHz

Settling Time 0.01% 10 V step G = 1 0.7 0.7 µs G = 10 0.4 0.4 µs G = 100 0.6 0.6 µs G = 1000 5 5 µs

Settling Time 0.001% 10 V step G = 1 1 1 µs G = 10 0.6 0.6 µs G = 100 0.8 0.8 µs G = 1000 6 6 µs

Slew Rate G = 1 to 100 35 35 V/µs

GAIN3 G = 1 + (9.9 kΩ/RG) Gain Range 1 10,000 1 10,000 V/V Gain Error VOUT = ±10 V

G = 1 0.05 0.02 % G = 10 to 1000 0.3 0.2 %

Gain Nonlinearity VOUT = −10 V to +10 V G = 1 RL ≥ 2 kΩ 1 1 ppm RL = 600 Ω 1 3 1 3 ppm G = 10 to 1000 RL ≥ 600 Ω 30 50 30 50 ppm VOUT = −5 V to +5 V 5 10 5 10 ppm

Gain vs. Temperature3 G = 1 5 0.1 1 ppm/°C G > 1 −50 −50 ppm/°C

INPUT

Input Impedance

Differential 30||3 30||3 GΩ||pF

Common Mode 30||3 30||3 GΩ||pF

Input Operating Voltage Range4 VS = ±2.5 V to ±18 V −VS + 2.3 +VS − 1.8 −VS + 2.3 +VS − 1.8 V

Over Temperature TA = −40°C −VS + 2.5 +VS − 2.0 −VS + 2.5 +VS − 2.0 V

TA = +85°C −VS + 2.1 +VS − 1.8 −VS + 2.1 +VS − 1.8 V


Rev. 0 － 7/27 －



OUTPUT RL = 2 kΩ

Output Swing VS = ±2.5 V to ±18 V −VS + 1.2 +VS − 1.6 −VS + 1.2 +Vs − 1.6 V

Over Temperature TA = −40°C to +85°C −VS + 1.2 +VS − 1.6 −VS + 1.2 +Vs − 1.6 V

Short-Circuit Current 65 65 mA REFERENCE INPUT

RIN 20 20 kΩ IIN VIN+, VIN− = 0 V 20 24 20 24 µA Voltage Range −VS +VS −VS +VS V Reference Gain to Output 1 ±

0.0001 1 ±

0.0001 V/V

POWER SUPPLY Operating Range Dual supply ±2.5 ±18 ±2.5 ±18 V Single supply 5 36 5 36 V Quiescent Current 2 2.3 2 2.3 mA

Over Temperature TA = −40°C to +85°C 2.6 2.6 mA TEMPERATURE RANGE

For Specified Performance −40 +85 −40 +85 °C Operational5 −40 +125 −40 +125 °C

1 総合電圧ノイズ = √(eni

2 + (eno/G)2 + eRG2)。詳細については、動作原理のセクションを参照してください。

2 総合 RTI VOS = (VOSI) + (VOSO/G)。 3 これらの規定値には、外付けゲイン設定抵抗 RGの許容誤差は含まれません。 G > 1の場合は、RG 誤差をこの表の規定値に加算してください。 4 AD8421入力ステージの入力電圧範囲。入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存することがあります。詳細については、入力電圧範囲のセクションを参照してください。

5 85°C～125°C での動作予測については、代表的な性能特性のセクションを参照してください。



Rev. 0 － 8/27 －

絶対最大定格表 3.

Parameter Rating Supply Voltage ±18 V Output Short-Circuit Current Duration Indefinite Maximum Voltage at −IN or +IN1 −VS + 40 V Minimum Voltage at −IN or +IN +VS − 40 V Maximum Voltage at REF2 +VS + 0.3 V Minimum Voltage at REF −VS − 0.3 V Storage Temperature Range −65°C to +150°C Operating Temperature Range −40°C to +125°C Maximum Junction Temperature 150°C ESD

Human Body Model 2 kV Charged Device Model 1.25 kV Machine Model 0.2 kV

1 これらの規定値を超える電圧に対しては、入力保護抵抗を使用してください。

詳細については、動作原理のセクションを参照してください。 2 リファレンス入力と各電源との間に ESD 保護ダイオードが付いているため、

+IN と−IN の場合と同様に REFを電源電圧を超えて駆動することはできま

せん。詳細については、REFピンのセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒

久的な損傷を与えることがあります。この規定はストレス定格

の規定のみを目的とするものであり、この仕様の動作のセクシ

ョンに記載する規定値以上でのデバイス動作を定めたものでは

ありません。デバイスを長時間絶対最大定格状態に置くとデバ

イスの信頼性に影響を与えます。

熱抵抗 θJAは、自然空冷で 4 層 JEDEC プリント回路ボード(PCB)に実装

したデバイスに対して規定します。

表 4.

Package θJA Unit 8-Lead SOIC 107.8 °C/W 8-Lead MSOP 138.6 °C/W

ESD の注意

ESD（静電放電）の影響を受けやすいデバイスで

す。電荷を帯びたデバイスや回路ボードは、検知さ

れないまま放電することがあります。本製品は当社

独自の特許技術である ESD 保護回路を内蔵してはい

ますが、デバイスが高エネルギーの静電放電を被っ

た場合、損傷を生じる可能性があります。したがっ

て、性能劣化や機能低下を防止するため、ESD に対

する適切な予防措置を講じることをお勧めします。


Rev. 0 － 9/27 －

ピン配置およびピン機能説明


–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8421

1012

3-00

2

図 3.ピン配置

表 5.ピン機能の説明

ピン番号記号説明 1 −IN 負の入力端子。 2、3 RG ゲイン設定端子。RGピンの両端に抵抗を接続してゲインを設定します。G = 1 + (9.9 kΩ/RG)。 4 +IN 正の入力端子。 5 −VS 負の電源端子。 6 REF リファレンス電圧端子。この端子を低インピーダンス電圧源で駆動して出力をレベル・シフトします。 7 VOUT 出力端子。 8 +VS 正の電源端子。


Rev. 0 － 10/27 －

代表的な性能特性特に指定がない限り、TA = 25°C、VS = ±15 V、VREF = 0 V、RL = 2 kΩ。

600

0

100

200

300

400

500

–60 –40 –20 20 400 60

UN

ITS

INPUT OFFSET VOLTAGE (µV)

1012

3-00

3

図 4.入力オフセット電圧の分布

1800

0

300

600

900

1200

1500

–2.0 –1.5 1.51.0–1.0 –0.5 0 0.5 2.0

UN

ITS

INPUT BIAS CURRENT (nA) 1012

3-00

4

図 5.入力バイアス電流の分布

1400

0

200

400

600

800

1200

1000

–20 –15 1510–10 –5 0 5 20

UN

ITS

PSRR (µV/V) 1012

3-00

5

図 6.PSRRの分布(G = 1)

600

0

100

200

300

400

500

–400 –300 300200–200 –100 0 100 400

UN

ITS

OUTPUT OFFSET VOLTAGE (µV)

1012

3-00

6

図 7.出力オフセット電圧の分布

800

1000

1200

600

0

200

400

–2.0 –1.5 –1.0 –0.5 0.5 1.0 1.50 2.0

UN

ITS

INPUT OFFSET CURRENT (nA) 1012

3-00

7

図 8.入力オフセット電流の分布

600

800

1000

1200

1400

1600

0

200

400

–120 1209060300–30–60–90

UN

ITS

CMRR (µV/V) 1012

3-00

8

図 9.CMRRの分布、G = 1


Rev. 0 － 11/27 －

15

10

5

0

–15

–10

–5

–15 15105–5–10 0

CO

MM

ON

-MO

DE

VOLT

AG

E (V

)

OUTPUT VOLTAGE (V)

VS = ±15V

VS = ±12V

1012

3-00

9

G = 1

図 10.出力電圧対入力同相モード電圧 VS = ±12 Vおよび±15 V (G = 1)

4

3

2

0

1

–3

–2

–1

–4 4321–3 –2 –1 0

CO

MM

ON

-MO

DE

VOLT

AG

E (V

)

OUTPUT VOLTAGE (V)

VS = ±5V

VS = ±2.5V

1012

3-01

0

G = 1

図 11.出力電圧対入力同相モード電圧 VS = ±2.5 Vおよび±5 V (G = 1)

15

10

5

0

–15

–10

–5

–15 15105–5–10 0

CO

MM

ON

-MO

DE

VOLT

AG

E (V

)

OUTPUT VOLTAGE (V)

VS = ±15V

VS = ±12V

1012

3-01

1

G = 100

図 12.出力電圧対入力同相モード電圧 VS = ±12 Vおよび±15 V (G = 100)

4

3

2

0

1

–3

–2

–1

–4 4321–3 –2 –1 0

CO

MM

ON

-MO

DE

VOLT

AG

E (V

)

OUTPUT VOLTAGE (V)

VS = ±5V

VS = ±2.5V

1012

3-01

2

G = 100

図 13.出力電圧対入力同相モード電圧 VS = ±2.5 Vおよび±5 V (G = 100)

40

–40–35 40

INPU

T C

UR

REN

T (m

A)

INPUT VOLTAGE (V)

–30

–20

–10

0

10

20

30

–30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35

VS = 5VG = 1

1012

3-01

3

図 14.入力過電圧性能; G = 1、+VS = 5 V、−VS = 0 V

30

–30–25 25

INPU

T C

UR

REN

T (m

A)

INPUT VOLTAGE (V)

–20

–10

0

10

20

–20 –15 –10 –5 0 5 10 15 20

VS = ±15VG = 1

1012

3-01

4

図 15.入力過電圧性能、G = 1、VS = ±15 V


Rev. 0 － 12/27 －

40

–40–35 40

INPU

T C

UR

REN

T (m

A)

INPUT VOLTAGE (V)

–30

–20

–10

0

10

20

30

–30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35

VS = 5VG = 100

1012

3-01

5

図 16.入力過電圧性能; +VS = 5 V、−VS = 0 V、G = 100

30

–30–25 25

INPU

T C

UR

REN

T (m

A)

INPUT VOLTAGE (V)

–20

–10

0

10

20

–20 –15 –10 –5 0 5 10 15 20

VS = ±15VG = 100

1012

3-01

6

図 17.入力過電圧性能; VS = ±15 V、G = 100

2.5

–2.5–12 14

BIA

S C

UR

REN

T (n

A)

COMMON-MODE VOLTAGE (V)

–2.0

–1.5

–1.0

–0.5

0

0.5

1.0

1.5

2.0

–10 –8 –6 –4 –2 0 2 4 6 8 10 12

1012

3-01

7

図 18.同相モード電圧対入力バイアス電流

160

140

120

100

80

60

40

20

00.1 1 10 100 1k 10k 100k 1M

FREQUENCY (Hz)

POSI

TIVE

PSR

R (d

B)

GAIN = 100

GAIN = 10

GAIN = 1

GAIN = 1000

1012

3-01

8

図 19.正 PSRRの周波数特性

160

140

120

100

80

60

40

20

00.1 1 10 100 1k 10k 100k 1M

FREQUENCY (Hz)

NEG

ATI

VE P

SRR

(dB

)GAIN = 100

GAIN = 10

GAIN = 1

GAIN = 1000

1012

3-01

9

図 20.負 PSRRの周波数特性

70

–30100 1k 10k 100k 1M 10M

GA

IN (d

B)

FREQUENCY (Hz)

–20

–10

0

10

20

30

40

50

60

GAIN = 100

GAIN = 10

GAIN = 1

GAIN = 100010

123-

020

図 21.ゲインの周波数特性


Rev. 0 － 13/27 －

40

60

80

100

CM

RR

(dB

)

120

140

160

0.1 1 10 100 1k 10k 100k

FREQUENCY (Hz)

GAIN = 1000

GAIN = 100

GAIN = 10

GAIN = 1

1012

3-02

1

図 22.CMRRの周波数特性

40

60

80

100

CM

RR

(dB

)

120

140

160

0.1 1 10 100 1k 10k 100k

FREQUENCY (Hz)

GAIN = 1000

GAIN = 100

GAIN = 10

GAIN = 1

1012

3-02

2

図 23.CMRRの周波数特性、1 kΩソース不平衡

2.0

1.5

0.5

0

1.0

–0.50 50

CH

AN

GE

IN IN

PUT

OFF

SET

VOLT

AG

E (µ

V)

WARM-UP TIME (Seconds)5 10 15 20 25 30 35 40 45

1012

3-02

3

図 24.ウォームアップ時間対入力オフセット電圧(VOSI)変化

6

–8–40 125

BIA

S C

UR

REN

T (n

A)

TEMPERATURE (°C)

–6

–4

–2

0

2

4

–25 –10 5 20 35 50 65 80 95 110

REPRESENTATIVE SAMPLES

1012

3-02

4

図 25.入力バイアス電流の温度特性

100

–80–40 125

GA

IN E

RR

OR

(µV/

V)

TEMPERATURE (°C)

–60

–40

–20

0

20

40

60

80

–25 –10 5 20 35 50 65 80 95 110

REPRESENTATIVE SAMPLESGAIN = 1

1012

3-02

5

図 26.ゲインの温度特性(G = 1)

15

10

5

–15

–10

–5

0

–40 125

CM

RR

(µV/

V)

TEMPERATURE (°C)–25 –10 5 20 35 50 65 80 95 110

REPRESENTATIVE SAMPLESGAIN = 1

1012

3-07

4

図 27.CMRRの温度特性(G = 1)


Rev. 0 － 14/27 －

3.0

2.5

2.0

1.5

1.0

0.5

0–40 125

SUPP

LY C

UR

REN

T (m

A)

TEMPERATURE (°C)–25 –10 5 20 35 50 65 80 95 110

VS = ±15V

VS = ±5V

1012

3-02

6

図 28.電源電流の温度特性、G = 1

80

–120–40 110

SHO

RT-

CIR

CU

IT C

UR

REN

T (m

A)

TEMPERATURE (°C)

–100

–80

–60

–40

–20

0

20

40

60

–25 –10 5 20 35 50 65 80 95 125

ISHORT+

ISHORT–

1012

3-02

7

図 29.短絡電流の温度特性、G = 1

40

0–40 125

SLEW

RA

TE (V

/µs)

TEMPERATURE (°C)

5

10

15

20

25

30

35

–25 –10 5 20 35 50 65 80 95 110

–SR

+SR

1012

3-02

8

図 30.スルーレートの温度特性、VS = ±15 V、G = 1

40

0–40 125

SLEW

RA

TE (V

/µs)

TEMPERATURE (°C)

5

10

15

20

25

30

35

–25 –10 5 20 35 50 65 80 95 110

–SR

+SR

1012

3-02

9

図 31.スルーレートの温度特性、VS = ±5 V、G = 1

+VS

–VS2 18

INPU

T VO

LTA

GE

(V)

REF

ERR

ED T

O S

UPP

LY V

OLT

AG

ES

SUPPLY VOLTAGE (±VS)4 6 8 10 12 14 16

–0.5

–1.0

–1.5

–2.0

–2.5

+0.5

+1.0

+1.5

+2.0

+2.5

–40°C+25°C+85°C+105°C+125°C

1012

3-03

0

図 32.電源電圧対入力電圧制限値

+VS

–VS0 2 2018

OU

TPU

T VO

LTA

GE

(V)

REF

ERR

ED T

O S

UPP

LY V

OLT

AG

ES


–0.5

–1.0

–1.5

–2.0

–2.5

+0.5

+1.0

+1.5

+2.0

+2.5

–40°C+25°C+85°C+105°C+125°C

1012

3-03

1

図 33.電源電圧対出力電圧振幅、RL = 10 kΩ


Rev. 0 － 15/27 －

+VS

–VS0 2 2018

OU

TPU

T VO

LTA

GE

(V)

REF

ERR

ED T

O S

UPP

LY V

OLT

AG

ES


–0.5

–1.0

–1.5

–2.0

–2.5

+0.5

+1.0

+1.5

+2.0

+2.5

–40°C+25°C+85°C+105°C+125°C

1012

3-03

2

図 34.電源電圧対出力電圧振幅、RL = 600 Ω

15

10

–15

–10

–5

5

0

100 100k

OU

TPU

T VO

LTA

GE

SWIN

G (V

)

LOAD (Ω)1k 10k

–40°C+25°C+85°C+105°C+125°C

1012

3-03

3

図 35.負荷抵抗対出力電圧振幅

+VS

–VS0 0.01 0.100.09

OU

TPU

T VO

LTA

GE

SWIN

G (V

)R

EFER

RED

TO

SU

PPLY

VO

LTA

GES

OUTPUT CURRENT (A)0.02 0.03 0.04 0.05 0.06 0.07 0.08

–2

–4

–6

–8

+2

+4

+6

+8

–40°C+25°C+85°C+105°C+125°C

1012

3-03

4

図 36.出力電流対出力電圧振幅

5

4

3

–5

–4

–3

–2

–1

0

1

2

–10 –8 –6 –4 –2 0 2 4 6 8 10

NO

NLI

NEA

RIT

Y (p

pm)

OUTPUT VOLTAGE (V)

GAIN = 1

RL = 2kΩRL = 10kΩ

1012

3-03

5

図 37.ゲイン非直線性、G = 1、RL = 10 kΩ、2 kΩ

5

4

3

–5

–4

–3

–2

–1

0

1

2

–10 –8 –6 –4 –2 0 2 4 6 8 10

NO

NLI

NEA

RIT

Y (p

pm)

OUTPUT VOLTAGE (V)

GAIN = 1

RL = 600Ω

1012

3-03

6

図 38.ゲイン非直線性、G = 1、RL = 600 Ω

100

80

60

–100

–80

–60

–40

–20

0

20

40

–10 –8 –6 –4 –2 0 2 4 6 8 10

NO

NLI

NEA

RIT

Y (p

pm)

OUTPUT VOLTAGE (V)

GAIN = 1000

RL = 600Ω

1012

3-07

2

図 39.ゲイン非直線性、G = 1000、RL = 600 Ω、VOUT = ±10 V


Rev. 0 － 16/27 －

100

80

60

–100

–80

–60

–40

–20

0

20

40

–5 –4 –3 –2 –1 0 1 2 3 4 5

NO

NLI

NEA

RIT

Y (p

pm)

OUTPUT VOLTAGE (V)

GAIN = 1000

RL = 600Ω

1012

3-07

3

図 40.ゲイン非直線性、G = 1000、RL = 600 Ω、VOUT = ±5 V

VOLT

AG

E N

OIS

E SP

ECTR

AL D

ENSI

TY (n

V/√H

z)

1

100

10

1k

1 10 100 1k 10k 100k

FREQUENCY (Hz)

GAIN = 1

GAIN = 10

GAIN = 100

GAIN = 1000

1012

3-03

7

図 41.RTI電圧ノイズ・スペクトル密度の周波数特性

1s/DIV

G = 1000, 40nV/DIV

G = 1, 1µV/DIV

1012

3-03

8

図 42.0.1 Hz～10 Hzでの RTI電圧ノイズ、G = 1、G = 1000

10k

1k

100

100.1 1 10 100 1k 10k 100k

CU

RR

ENT

NO

ISE

(fA/√

Hz)

FREQUENCY (Hz) 1012

3-03

9

図 43.電流ノイズ・スペクトル密度の周波数特性

1s/DIV5pA/DIV

1012

3-04

0

図 44.0.1 Hz～10 Hzでの電流ノイズ

30

25

0

5

10

15

20

10 100 1k 10k 100k 1M 10M

OU

TPU

T VO

LTA

GE

(V p

-p)

FREQUENCY (Hz) 1012

3-04

5

図 45.大信号周波数応答


Rev. 0 － 17/27 －

1µs/DIV

5V/DIV

0.002%/DIV

720ns TO 0.01%1.12µs TO 0.001%

1012

3-04

1

図 46.大信号パルス応答とセトリング・タイム(G = 1)、 10 Vステップ、VS = ±15 V、RL = 2 kΩ、CL = 100 pF

1µs/DIV

5V/DIV

0.002%/DIV

420ns TO 0.01%604ns TO 0.001%

1012

3-04

2


1µs/DIV

5V/DIV

0.002%/DIV

704ns TO 0.01%764ns TO 0.001%

1012

3-04

3


4µs/DIV

5V/DIV

0.002%/DIV

3.8µs TO 0.01%5.76µs TO 0.001%

1012

3-04

4

図 49.大信号パルス応答とセトリング・タイム、G = 1000、 10 Vステップ、VS = ±15 V、RL = 2 kΩ、CL = 100 pF

2500

02 20

SETT

LIN

G T

IME

(ns)

STEP SIZE (V)

500

1000

1500

2000

4 6 8 10 12 14 16 18

SETTLED TO 0.01%

SETTLED TO 0.001%

1012

3-05

4

GAIN = 1

図 50.ステップ・サイズ対セトリング・タイム、G = 1、 RL = 2 kΩ、CL = 100 pF

50mV/DIV

GAIN = 1

1µs/DIV

1012

3-04

6

図 51.小信号パルス応答(G = 1)、RL = 600 Ω、CL = 100 pF


Rev. 0 － 18/27 －

50mV/DIV

GAIN = 10

1µs/DIV

1012

3-04

7


20mV/DIV

GAIN = 100

1µs/DIV

1012

3-04

8


20mV/DIV

GAIN = 1000

2µs/DIV

1012

3-04

9


1012

3-05

3

G = 1

NO LOAD20pF 50pF

100pF

50mV/DIV 1µs/DIV

図 55.様々な容量負荷での小信号応答、G = 1、RL = ∞

–40

–15010 10k1k100

AM

PLIT

UD

E (d

Bc)

FREQUENCY (Hz) 1012

3-05

5

–140

–130

–120

–110

–100

–90

–80

–70

–60

–50RL ≥ 600Ω VOUT = 10V p-p

図 56.2次高調波歪みの周波数特性、G = 1

–40

–15010 10k1k100

AM

PLIT

UD

E (d

Bc)

FREQUENCY (Hz) 1012

3-05

6

–140

–130

–120

–110

–100

–90

–80

–70

–60

–50NO LOADRL = 2kΩRL = 600Ω

VOUT = 10V p-p



Rev. 0 － 19/27 －

–40

–12010 10k1k100

AM

PLIT

UD

E (d

Bc)

FREQUENCY (Hz) 1012

3-07

5

–110

–100

–90

–80

–70

–60

–50

VOUT = 10V p-pNO LOADRL = 2kΩRL = 600Ω


–40

–12010 10k1k100

AM

PLIT

UD

E (d

Bc)

FREQUENCY (Hz) 1012

3-07

6

–110

–100

–90

–80

–70

–60

–50

VOUT = 10V p-pRL ≥ 600Ω


–20

–14010 10k1k100

AM

PLIT

UD

E (d

Bc)

FREQUENCY (Hz) 1012

3-07

7

–110

–120

–130

–100

–90

–80

–70

–60

–50

–40

–30G = 1G = 10G = 100G = 1000

VOUT = 10V p-pRL = 2kΩ

図 60.各周波数での THD


Rev. 0 － 20/27 －

動作原理

A3

A1 A2

Q2Q1

C1 C2

+IN–IN

+VS

–VS

10kΩ

10kΩ

10kΩ

+VS

–VS

OUTPUT

REF

NODE 1

NODE 2

IBCOMPENSATION

IBCOMPENSATION

RG

VBI I

+VS+VS

+VS

10kΩR1

4.95kΩR24.95kΩ

DIFFERENCEAMPLIFIER STAGEGAIN STAGE

II

ESD ANDOVERVOLTAGE

PROTECTION

ESD ANDOVERVOLTAGE

PROTECTIONsuperβ

NODE 3 NODE 4

superβ

–VS

1012

3-05

7

図 61.簡略化した回路図

アーキテクチャ AD8421 は従来型 3オペアンプ構成を採用しています。この構成

は、差動増幅用のプリアンプと、それに続く同相モード電圧除

去用ディファレンス・アンプの 2 ステージから構成されていま

す。図 61 に、AD8421 の簡略化した回路図を示します。回路的には、Q1、A1、R1 および Q2、A2、R2 は、高精度な電

流帰還アンプと見なすことができます。入力トランジスタ Q1と Q2 は固定電流でバイアスされているため、入力信号に従っ

て A1 と A2 の出力電圧が変化します。入力に加えられた差動信

号は、RGピンの両端に複製されます。RGを流れる電流と R1 と

R2 も通過するため、ノード 1 とノード 2 の間に増幅された差動

電圧が発生します。増幅された差動モード信号と同相モード信号は、同相モード電

圧を除去しかつ増幅された差動電圧を維持するディファレン

ス・アンプに入力されます。このディファレンス・アンプでは、

オフセット電圧やドリフト、様々な負荷での歪み、出力ノイズの

ような非常に小さい出力誤差を実現する革新的な技術を採用して

います。抵抗のレーザ・トリムにより、0.01%以下のゲイン誤差

と 94 dB (G = 1)以上の CMRR を持つ非常に正確な計装アンプが

可能になっています。高性能ピン配置とデザインおよびレイア

ウトに対する特別な注意により、広い周波数範囲と広い温度範

囲で高い CMRR 性能が可能になります。 AD8421 はスーパーβ 入力トランジスタとバイアス電流補償を採

用しているため、極めて高い入力インピーダンス、小さいバイ

アス電流、低オフセット電流、低電流ノイズ、3 nV/√Hz の極め

て小さい電圧ノイズを提供します。電流制限保護方式および過

電圧保護方式により、すべてのゲインでノイズ性能を損なうこ

となく反対側電源レールから 40 Vまでの入力が可能になってい

ます。 AD8421 の伝達関数は次式で表されます。

VOUT = G × (V+IN − V−IN) + VREF

ここで、G = 1 + GRkΩ9.9

1 個の標準抵抗を使ってゲインを容易かつ正確に設定すること

ができます。

ゲインの選択 RG ピン間に抵抗を接続すると、AD8421 のゲインが設定されま

す。ゲインは、表 6 から、または次のゲイン式から計算するこ

とができます。 RG =

1kΩ9.9−G

ゲイン抵抗を使わない場合は、AD8421 は G = 1(デフォルト)に設

定されます。システムの総合ゲイン精度を求めるときは、RG 抵

抗の許容誤差とゲイン・ドリフトを AD8421 の規定値に加算して

ください。ゲイン抵抗を使用しない場合は、ゲイン誤差とゲイ

ン・ドリフトが小さくなります。

表 6.1%抵抗を使った場合のゲイン

1% Standard Table Value of RG Calculated Gain 10 kΩ 1.99 2.49 kΩ 4.98 1.1 kΩ 10.00 523 Ω 19.93 200 Ω 50.50 100 Ω 100.0 49.9 Ω 199.4 20 Ω 496.0 10 Ω 991.0 4.99 Ω 1985

RGの消費電力 AD8421 は、入力の差動電圧を RG抵抗の両端に再生します。RG

の抵抗サイズは、周囲温度での予想消費電力を処理できるよう

に選択する必要があります。










Rev. 0 － 21/27 －

リファレンス・ピン AD8421 の出力電圧は、リファレンス・ピンの電位を基準にして

発生されます。この機能は負荷でのグラウンド検出に使うこと

ができるため、CMRR を利用してグラウンド・ノイズを除去す

ることができます。あるいは出力での信号に正確なオフセット

を与えることができます。例えば、電圧源を REF ピンに接続し

て、AD8421 から単電源 ADC を駆動できるように、出力をレベ

ル・シフトさせることができます。REF ピンは ESD ダイオード

で保護されているため、+VSまたは−VSを 0.3 V 以上超えること

はできません。最適性能を得るためには、REF ピンへ接続するソース・インピ

ーダンスを 1 Ωより低くする必要があります。図 61に示すよう

に、リファレンス・ピン(REF)は 10 kΩ の片側端子に接続され

ています。リファレンス・ピンにインピーダンスを追加接続す

ると、この 10 kΩ の抵抗に加算されるため、正入力に接続され

た信号が増幅されます。RREF の追加によるゲインは、次のよう

に計算することができます。 2(10 kΩ + RREF)/(20 kΩ + RREF)

正信号パスのみが増幅されて、負信号パスは影響を受けません。

増幅率が平坦でない場合、CMRR が低下します。

INCORRECT

V

CORRECT

AD8421

OP1177+

–

V REFAD8421

REF

1012

3-05

8

図 62.リファレンス・ピンの駆動

入力電圧範囲 AD8421 の 3 オペアンプ・アーキテクチャでは、ディファレン

ス・アンプで同相モード電圧が除去される前に、初段ステージ

のゲインが適用されます。初段ステージと 2 段目ステージの間

の内部ノード(図 61 のノード 1 とノード 2)には、増幅された信

号、同相モード信号、ダイオード電圧降下の組み合わせが加わ

ります。個々の入力信号と出力信号が制限されない場合でも、こ

の組み合わせた信号が電圧電源により制限されることがありま

す。図 10 ～図 13にこの制限機能の詳細を示します。

レイアウト PCB レベルで AD8421 の最適性能を確保するためには、ボー

ド・レイアウトのデザインに注意が必要です。AD8421 のピンは、

このために論理的に配置されています。

8

7

6

5

1

2

3

4

–IN

RG

RG

+VS

VOUT

REF

–VS+IN


AD8421

1012

3-05

9

図 63.ピン配置

全周波数での同相モード除去比レイアウトが正しくないと、同相モード信号が差動信号に変換

されて計装アンプに到達することがあります。このような変換

は、入力パス相互の周波数応答が異なる場合に発生します。周

波数に対して CMRR を高く維持するためには、各パスの入力ソ

ース・インピーダンスと容量が一致している必要があります。

入力パスへソース抵抗(例えば入力保護抵抗)を追加するときは、

計装アンプ入力の近くに接続して、PCB パターンの寄生容量と

この抵抗との相互作用を小さくする必要があります。ゲイン設定ピン(RG)の寄生容量も、周波数に対する CMRR に影

響を与えます。ボード・デザインでゲイン設定ピンに部品(例え

ばスイッチまたはジャンパ)を接続する場合は、できるだけ寄生

容量の小さい部品を選ぶ必要があります。

電源とグラウンド接続計装アンプの電源には安定な DC 電圧を使用してください。電

源ピンのノイズは性能に悪影響を与えることがあります。 0.1 µF のコンデンサを各電源ピンのできるだけ近くに配置する

必要があります。バイパス・コンデンサのリード長は高周波で

クリティカルになるため、表面実装型コンデンサの使用が推奨

されます。バイパス・グランディング内の寄生インダクタンス

は、バイパス・コンデンサにより形成される低インピーダンス

とは反対の働きをします。図 64 に示すように、10 µF のコンデ

ンサをデバイスから離れたところに接続することができます。

低い周波数での効果をねらった大きな値のコンデンサの場合は、

電流リターン・パスの長さは問題になりません。多くの場合、

10 µF のコンデンサは他の高精度 IC と共用することができます。

AD8421

+VS

+IN

–INLOAD

RG

REF

0.1µF 10µF

0.1µF 10µF

–VS

VOUT

1012

3-06

0

図 64.電源デカップリング、REF、ローカル・グラウンド基準

の出力

グラウンド・プレーン層は、寄生インダクタンスを小さくする

ために役立ち、電流変化による電圧降下が小さくなります。電

流パスの面積は寄生インダクタンスの大きさに比例するため、

高周波でパスのインピーダンスにも比例します。誘導デカップ

リング・パスまたはグラウンド・リターンで電流が大きく変化

すると、このような変化がアンプ入力に混入するため悪影響を

受けます。負荷電流は電源から流れるため、負荷はバイパス・コンデン

サ・グラウンドと同じ場所に接続する必要があります。







Rev. 0 － 22/27 －

リファレンス・ピン AD8421 の出力電圧は、リファレンス・ピンの電位を基準にして

発生されます。REF を該当するローカル・グラウンドへ確実に

接続してください。

入力バイアス電流のリターン・パス AD8421 の入力バイアス電流には、グラウンドへのリターン・

パスが必要です。熱電対のように信号源にリターン電流パスが

ない場合には、図 65に示すように設ける必要があります。

THERMOCOUPLE

+VS

REF

–VS

AD8421

CAPACITIVELY COUPLED

+VS

REF

C

C

–VS

AD8421

TRANSFORMER

+VS

REF

–VS

AD8421

INCORRECT

CAPACITIVELY COUPLED

+VS

REF

C

R

R

C

–VS

AD84211fHIGH-PASS = 2πRC

THERMOCOUPLE

+VS

REF

–VS

10MΩ

AD8421

TRANSFORMER

+VS

REF

–VS

AD8421

CORRECT

1012

3-06

1

図 65.入力バイアス電流リターン・パスの追加

電源レールを超える入力電圧 AD8421 は非常に堅固な入力を持っています。図 66 に示すよう

に、一般に入力保護機能の追加は不要です。

MOST APPLICATIONS

+VS

AD8421

–VS

I

VIN++

–

VIN++

–

1012

3-06

2

図 66.代表的アプリケーション―入力保護機能不要

AD8421 の入力は電流制限されるため、すべてのゲインで入力保

護機能を追加することなく、反対側電源レールから 40 V までの

入力電圧が可能です。例えば、+VS = +5 Vかつ−VS = −8 Vの場合、

デバイスは安全に−35 V～+32 Vの電圧に耐えることができます。 AD8421 の残りのピンは、電源電圧以内に維持する必要がありま

す。AD8421のすべてのピンが ESDに対して保護されています。

最大定格を超える入力電圧絶対最大定格の表に記載する規定値を超える電圧が AD8421 に加

わるアプリケーションでは、外付けの保護機能が必要です。この

外付けの保護機能は、過電圧の継続時間と必要とされるノイズ

性能に依存します。過電圧が短時間の場合は、過渡電圧保護素子で十分です(例えば

メタル・オキサイド・バリスタ(MOV))。 +VS

AD8421

–VS

VIN++

–

VIN–+

–

+VS

AD8421

RPROTECT

RPROTECT

–VS

IVIN++

–

VIN–+

–

+VS+VS

AD8421

RPROTECT

RPROTECT

–VS

–VS

IVIN+

+

–

VIN–+

–

+VS

–VS

+VS

AD8421

RPROTECT

RPROTECT

–VS

IVIN++

–

VIN–+

–

I

SIMPLE CONTINUOUS PROTECTIONTRANSIENT PROTECTION

LOW NOISE CONTINUOUSOPTION 2

LOW NOISE CONTINUOUSOPTION 1 10

123-

063

図 67.絶対最大定格を超える入力電圧に対する入力保護オプシ

ョン

過電圧が長い場合は、入力に直列な抵抗とダイオードの組み合

わせを使用してください。バイアス電流性能の低下を防止する

ため、BAV199 や FJH1100 のような低リーク・ダイオードの使用

が推奨されます。ダイオードは、アンプ入力の電圧が最大定格を

超えるのを防止し、抵抗はダイオードの電流を制限します。多く

の外付けダイオードは 100 mA 以上を容易に処理できるため、抵

抗値を大きくする必要がないので、ノイズ性能への影響は小さ

くて済みます。ノイズ性能を少し犠牲にしますが、別のソリューションでは直

列抵抗を使います。過電圧の場合、AD8421 への入力電流は内部

で制限されます。AD8421 入力は絶対最大定格のセクションに記

載する規定値以内に維持する必要がありますが、保護抵抗の電

圧降下 I × Rにより、システムが耐えることができる最大電圧が

次式のように高くなります。正入力信号の場合

VMAX_NEW = (40 V +負電源電圧) + IIN × RPROTECT

負入力信号の場合

VMIN_NEW = (正電源電圧− 40 V) − IOUT × RPROTECT











Rev. 0 － 23/27 －

過電圧性能を、図 14、図 15、図 16、図 17 に示します。AD8421入力は、室温で最小 1 日間 40 mA の電流に耐えることができま

す。この時間は、デバイスの寿命中に累積されます。過電圧の

時間が長い場合は、外付け保護機能の使用が推奨されます。極端

な入力条件では、アンプ出力が反転します。

無線周波数干渉(RFI) アンプが強い RF 信号が存在するアプリケーションで使われる

場合には、RF の整流がしばしば問題になります。アンプと信号

源を接続するリードまたは PCB パターンが長い場合にはこの問

題が大きくなります。外乱は、DC オフセット電圧またはパルス

列として現れます。高周波信号は、計装アンプ入力でローパス・フィルタ回路によ

り除去することができます(図 68 参照)。

R

R

AD8421

+VS

+IN

–IN

0.1µF 10µF

10µF0.1µF

REF

VOUT

–VS

CD10nF

CC1nF

CC1nF

33Ω

33Ω

1012

3-06

7

L*

L*

*CHIP FERRITE BEAD.

図 68.RFI の除去

抵抗値とコンデンサ値の選択は、ノイズ、高周波での入力イン

ピーダンス、CMRR、信号帯域幅、RFI 耐性の間のトレードオフ

に依存します。RC 回路は、差動モードと同相モードの帯域幅を

次式のように制限します。

)2(π2

1

CDDIFF CCR

uencyFilterFreq

CCM RC

uencyFilterFreqπ2

1

ここで、CD 10 CC。 CD は差動信号に有効で、CC は同相モード信号に有効です。正入

力の R×CCと負入力の R×CCとの不一致は、AD8421 の CMRR 性

能を低下させます。CC の値より 1 桁大きい CD の値を使うと、

不一致の影響が小さくなるので、カットオフ周波数近くで

CMRR 性能が改善されます。

低ノイズと十分な RFI フィルタリングを実現するため、チッ

プ・フェライト・ビーズの使用が推奨されます。フェライト・

ビーズのインピーダンスは、周波数とともに増加するため、注目

する信号に影響を与えることはなく、RF 干渉がアンプに到達す

るのを防止します。また、フィルタでの大きな抵抗値も不要に

なるのに役立つので、システムの入力換算ノイズが小さくなり

ます。適切なフェライト・ビーズ値とコンデンサ値の選択は、

干渉周波数、入力リード長、RF 電力によって決まります。最適な結果を得るためには、RFI フィルタ回路をアンプのでき

るだけ近くに配置してください。RF 信号をフィルタの後ろのパ

ターンで拾わないようにするためレイアウトは非常に重要で。

RF 干渉が強すぎて十分にフィルタできない場合は、シールドの

使用が推奨されます。 RFI フィルタに使用する抵抗は、入力保護に使用する抵抗と同

じにすることができます

入力ステージ・ノイズの計算アンプ・フロント・エンドの総合ノイズは、このデータシート

の 3.2 nV/√Hz 規定値より遥かに大きい影響を受けます。ノイズ

の主要成分としては、ソース抵抗、計装アンプの電圧ノイズ、

計装アンプの電流ノイズの 3 つがあります。次の計算では、ノイズは入力換算です(RTI)。言い換えると、す

べてノイズ源がアンプ入力に存在するかのように計算されます。

アンプ出力換算(RTO)のノイズを計算するときは、RTI ノイズに

計装アンプのゲインを乗算します。

ソース抵抗ノイズ

AD8421 に接続されるすべてのセンサーには出力抵抗があります。

過電圧または無線周波の干渉から保護するため入力に直列に抵

抗が接続されていることもあります。この組み合わせ抵抗は、

図 69 では R1 と R2 で表してあります。いかなる抵抗でも、固有

なレベルのノイズが発生します。このノイズは、抵抗値の平方

根に比例します。室温で、この値は 4 nV/√Hz × √ ( kΩ抵抗値)にほぼ等しくなります。

R2

RGR1

SENSOR

AD842110

123-

065

図 69.センサーのソース抵抗と保護抵抗

例えば、センサーと保護抵抗の組み合わせを正の入力で 4 kΩと

し、負の入力で 1 kΩとすると、入力抵抗からの総合ノイズは、

1664144422

8.9 nV/√Hz





Rev. 0 － 24/27 －

計装アンプの電圧ノイズ

計装アンプの電圧ノイズは、デバイスの出力ノイズ、入力ノイ

ズ、RG 抵抗ノイズの 3 つのパラメータを使って計算されます。

次のように計算されます。

総合電圧ノイズ=

222/ ResistorRofNoiseNoiseInputGNoiseOutput G

例えば、ゲイン= 100、ゲイン抵抗= 100 Ω とすると、計装アン

プの電圧ノイズは次のようになります。

2221.042.3100/60 = 3.5 nV/√Hz

計装アンプの電流ノイズ

電流ノイズは、ソース抵抗により電圧に変化されます。電流ノ

イズの影響は、計装アンプの規定電流ノイズにソース抵抗値を

乗算して計算することができます。

例えば、図 69 の R1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を

1 k Ωとすると、電流ノイズの総合効果は次のように計算されま

す。

222.012.04 = 0.8 nV/√Hz

総合ノイズ密度の計算

計装アンプの入力換算総合ノイズを求めるときは、ソース抵抗

ノイズ、電圧ノイズ、電流ノイズの各成分の 2 乗和の平方根を

とります。例えば、図 69 の R1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を

1 k Ωとし、計装アンプのゲインを 100 とすると、入力換算総合

ノイズは次のように計算されます。

2228.05.39.8 = 9.6 nV/√Hz


Rev. 0 － 25/27 －

アプリケーション情報

差動出力構成図 70 に、AD8421に差動信号を出力させる方法を示します。

+IN

–IN

REF

AD8421

VBIAS

+–OP AMP

+OUT

–OUT 1012

3-06

612pF

10kΩ

10kΩ

図 70.オペアンプを使用した差動出力構成

差動出力電圧は、次式で決定されます。

VDIFF_OUT = V+OUT − V−OUT =ゲイン× (V+IN − V−IN)

同相モード出力は、次式で決定されます。 VCM_OUT = (V+OUT + V−OUT)/2 = VBIAS

この回路の利点は、DC 差動精度がオペアンプまたは抵抗に依存

するのではなく AD8421 に依存することです。さらに、この回

路では、AD8421 がリファレンス電圧を基準とする出力電圧とな

るように正確に制御しています。

オペアンプの DC 性能と抵抗一致度により DC 同相モード出力精

度が影響を受けますが、このような誤差はシグナル・チェーン

内の次のデバイスで除去されるため、一般に全体システム精度

には影響がありません。この回路は不安定になりやすいため、オペアンプの実効帯域幅

を制限するためにコンデンサを内蔵しています。アンプ対が安

定している場合、このコンデンサを削除することができます。すべてのアンプのオープン・ループ・ゲインと位相は、製造プ

ロセスの変動と温度により変化します。抵抗負荷または容量負

荷により位相遅れが増加することがあります。安定性を保証す

るため、回路のサンプルを使って、出力ダイナミックレンジの

端で負荷を持つ回路の小信号パルス応答を評価することにより図

70 のコンデンサ値を求める必要があります。また、周囲温度も安定性の影響を評価する予想範囲で変化させる

必要があります。AD8421 出力アンプはオペアンプより高速で応

答するため、回路を調整した後に+OUT 電圧にオーバーシュート

が残ることがあります。12 pF のコンデンサは良いスタート点に

なります。最適な大信号 AC 性能を得るためには、AD8421 の 35 V/µs 性能

に合わせて高いスルーレートを持つオペアンプを使ってくださ

い。RC 帰還によりシステム帯域幅が制限されるため、広い帯域

幅は必須ではありません。オペアンプの選択肢としては、

AD8610、ADA4627-1、AD8510、ADA4898-1 があります。







http://www.analog.com/jp/ADA4627-1


http://www.analog.com/jp/ADa4898-1


Rev. 0 － 26/27 －

ADC の駆動 AD8421 は、クラス AB 出力ステージ、低ノイズ、低歪み、広い

帯域幅、高速スルーレートを持つため、フロントエンド・ゲイ

ン、高い CMRR、高い DC 精度を必要とするデータ・アクイジ

ション・システムでの ADC 駆動用に最適です。図 71 に、ゲイ

ン＝10 の AD8421 により、16 ビット 250 kSPS の擬似差動 SAR ADC AD7685 を駆動する構成を示します。AD8421 と AD7685 の

間にある RC ローパス・フィルタには複数の目的があります。こ

のフィルタはダイナミック ADC 入力による大きな負荷からアン

プ出力をアイソレーションし、アンプのノイズ帯域幅を狭くし、

AD7685 アナログ入力に対する過負荷保護機能を提供します。こ

のフィルタのカットオフは経験的に求めることができます。最適

な AC 性能を実現するためには、インピーダンスを最大入力信

号周波数で 1 kΩ より大きく維持し、フルスケールのステップに

対して 1 サンプリング周期以内に½ LSB に安定するようにフィ

ルタ・カットオフを設定してください。その他の考慮事項については、使用する ADC のデータシートを

参照してください。ゲイン＝10 の設定で、AD8421 の電圧ノイズ RTI は約 8 nV/√Hzです(入力ステージ・ノイズの計算のセクション参照)。フロン

トエンド・ゲインにより、入力信号に対するシステムの感度は

10 倍になり、SNR の低下はわずか 7.5 dB です。ADR435 の高い

電流出力と負荷レギュレーションを使うと、別のアナログ電源

を設けることなく、AD7685 の電源を直接リファレンスから得る

ようにすることができます。リファレンス・ピンのバッファとし

ては、低消費電力でユニティ・ゲイン安定な、約 25 nV/√Hz以下

の広帯域ノイズを持つ高 DC 精度オペアンプ(例えば OP1177)を使用することができます。図 71 には、適切なすべてのデカップ

リングを表示していません。アンプと ADR435 のデカップリン

グ・ガイドラインに準拠するように注意してください。

AD7685

REF

GND

VDD

IN–

IN+VIO

SDI

SCK

SDO

CNV

3- OR 4-WIRE INTERFACE

0.1µF+12V ADR435

3nF

+IN

–IN

AD8421

G = 10

+12V

–12V

1.1kΩ

±250mV

+5V

1µF2.5V

2.5V

10kΩ

10kΩ

10Ω

REF

10µF

5kΩ 1012

3-07

0

100Ω

図 71.AD8421による ADCの駆動

0

–20

–40

–160

–140

–120

–100

–80

–60

0 25 50 75 100 125

AM

PLIT

UD

E (d

B O

F FU

LL S

CA

LE)

FREQUENCY (kHz) 1012

3-07

1

SNR 81.12dBTHD –100.91dBSFDR 90.71dB

図 72.AD7685を駆動する AD8421 (G = 10)の代表的なスペクトル








http://www.analog.com/jp/ADR435


http://www.analog.com/jp/op1177

http://www.analog.com/jp/ADR435





Rev. 0 － 27/27 －

外形寸法

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

COMPLIANT TO JEDEC STANDARDS MS-012-AA

0124

07-A

0.25 (0.0098)0.17 (0.0067)

1.27 (0.0500)0.40 (0.0157)

0.50 (0.0196)0.25 (0.0099) 45°

8°0°

1.75 (0.0688)1.35 (0.0532)

SEATINGPLANE

0.25 (0.0098)0.10 (0.0040)

41

8 5

5.00 (0.1968)4.80 (0.1890)

4.00 (0.1574)3.80 (0.1497)

1.27 (0.0500)BSC

6.20 (0.2441)5.80 (0.2284)

0.51 (0.0201)0.31 (0.0122)

COPLANARITY0.10

図 73.8ピン標準スモール・アウトライン・パッケージ[SOIC_N] ナローボディ

(R-8) 寸法: mm (インチ)

COMPLIANT TO JEDEC STANDARDS MO-187-AA

6°0°

0.800.550.40

4

8

1

5

0.65 BSC

0.400.25

1.10 MAX

3.203.002.80

COPLANARITY0.10

0.230.09

3.203.002.80

5.154.904.65

PIN 1IDENTIFIER

15° MAX0.950.850.75

0.150.05

10-0

7-20

09-B

図 74.8ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-8)

寸法: mm

オーダー・ガイド Model1 Temperature Range Package Description Package Option Branding AD8421ARZ −40°C to +85°C 8-Lead SOIC_N, standard grade R-8 AD8421ARZ-R7 −40°C to +85°C 8-Lead SOIC_N, standard grade, 7” Tape and Reel, R-8 AD8421ARZ-RL −40°C to +85°C 8-Lead SOIC_N, standard grade, 13” Tape and Reel R-8 AD8421BRZ −40°C to +85°C 8-Lead SOIC_N, high performance grade R-8 AD8421BRZ-R7 −40°C to +85°C 8-Lead SOIC_N, high performance grade, 7” Tape and Reel R-8 AD8421BRZ-RL −40°C to +85°C 8-Lead SOIC_N, high performance grade, 13” Tape and Reel R-8 AD8421ARMZ −40°C to +85°C 8-Lead MSOP, standard grade RM-8 Y49 AD8421ARMZ-R7 −40°C to +85°C 8-Lead MSOP, standard grade, 7” Tape and Reel RM-8 Y49 AD8421ARMZ-RL −40°C to +85°C 8-Lead MSOP, standard grade, 13” Tape and Reel RM-8 Y49 AD8421BRMZ −40°C to +85°C 8-Lead MSOP, high performance grade RM-8 Y4A AD8421BRMZ-R7 −40°C to +85°C 8-Lead MSOP, high performance grade, 7” Tape and Reel RM-8 Y4A AD8421BRMZ-RL −40°C to +85°C 8-Lead MSOP, high performance grade, 13” Tape and Reel RM-8 Y4A 1 Z = RoHS 準拠製品。*

AD8421: 3 nV/√Hz、低消費電力の計装アンプ3 nV/√Hz、低消費電力の...

Documents

Transcript of AD8421: 3 nV/√Hz、低消費電力の計装アンプ3 nV/√Hz、低消費電力の...