9.6 Potpuni matemati čki model NMOS...
Transcript of 9.6 Potpuni matemati čki model NMOS...
1
9.6 Potpuni matematički model NMOS tranzistora
Jednačine od (9.18) do (9.21) prikazane su u tabelarno u tabelama T 9.1 i T 9.2 i
predstavljaju kompletan model i-u ponašanja NMOS tranzistora, gdje vrijedi :
Tabela T 9.1
ZA SVE OBLASTI RADA
L
WC
L
WKK oxnnn ′′=′= µ
Jednačine (9.18)
iG=0 iB=0
Tabela T 9.2
RADNE OBLASTI iDS uvjet
odreza (cutoff)
Jednačine (9.19)
0 uGS ≤ VTN
linearna
Jednačine (9.20) DS
DSTNGSnDS u
uVuKi )
2( −−= (uGS- VTN) ≥ uDS ≥ 0
zasićenja
Jednačine (9.21) )1()(
2
2DSTNGSnDS uVu
L
WKi λ+−′= uDS ≥ (uGS- VTN ) ≥0
ZADATAK: Odrediti radne oblasti i izračunati struju odvoda za NMOSFET, koji
radi :
a) sa VGS=0V, VDS =1 V,
b) sa VGS=2 V, VDS =0,5 V,
c) sa VGS=2 V, VDS =2 V,
ako je VTN =1 V, Kn=1mA/V2 i λ=0,02 .
RJEŠENJE:
a) za VGS=0V, VDS =1 V i VTN =1 V slijedi:
uGS ≤ VTN jer je 0V <1 V : radna oblast odreza i iDS=0
b) za VGS=2 V, VDS =0,5 V slijedi:
(uGS- VTN) ≥ uDS jer je (2-1) V > 0,5 V : linearna radna oblast i
Auu
VuKi DSDS
TNGSnDS µ3755,0)2/5,012(10)2
( 3 =−−=−−= −
c) za VGS=2 V, VDS =2 V slijedi
uDS ≥ (uGS- VTN ) jer je 2>(2-1) : radna oblast zasićenja i
AuVuL
WKi DSTNGSnDS µλ 52004,1105,0)202,01()12(
2
10)1()(
2
323
2 =⋅⋅=⋅+−=+−′= −−
2
9.7 Prenosna karakteristika i rad MOSFET-a u smanjujućem režimu
(MOSFET sa ugrađenim kanalom)
Moguće je proizvesti MOSFET trazistore sa ugrađenim kanalom n-tipa [slika 9.8
a)], koji fizički povezuje izvor i odvod, kao drugi tip MOSFET-a, nazvan
NMOSFET smanjujućeg tipa (depletion- mode device).
Slika 9.8. a) NMOSFET sa ugrađenim kanalom (MOSFET smanjujućeg tipa) b) simbol za isti; prenosne karakteristike NMOSFET-a: c) povećavajući
tip; d) smanjujući tip
Ovdje se dovođenjem negativnog napona između vrata i podloge, stvara takva
polarizacija u dielektrikumu (SiO2), da se strana dielektrikuma do kanala nabija
3
negativno (vezani naboji). Kao posljedica ovoga, nastupa povlačenje elektrona iz
n-tipa kanala prema p podlozi. Time se površina poprečnog presjeka kanala, koji učestvuje u provođenju struje odvoda, smanjuje, što stvara veću otpornost kanala. Dovoljno veliki negativni napon vrata, u tom slučaju dovodi do prekida kanala i kočenja MOSFET-a.
Tako se napon vrata koristi kao upravljački napon, jer njegovo povećanje
(negativno) dovodi do smanjenja provodnosti kanala u odnosu na slučaj kada je napon
vrata uGS=0 i kada je provodnost kanala značajno veća.
I-u karakteristike se mogu nacrtati i na drugačiji način nego do sada, crtajući
zavisnost struje odvoda od napona vrata, pri fiksnom naponu odvoda, a koje su
nazvane prenosne karakteristike (transfer caracteristic ) - slika 9.8 c) i d) :
* jedna je nacrtana za napon praga (threshold voltage)VTN >0 [slika c)]
* druga je nacrtana za napon praga (threshold voltage)VTN <0 [slika d)]
Kriva sa slike 9.8 c) odgovara tranzistoru povećavajućeg tipa (enhancement- mode
device) – tranzistoru sa induciranim kanalom, a kriva sa slike 9.8 d) odgovara
tranzistoru smanjujućeg tipa (depletion-mode device) - tranzistoru sa ugrađenim kanalom.
Sa slike 9.8 d) se primjećuje se da i pri uGS=0, egzistira neka struja koja nije jednaka nuli, jer je tada u potpunosti uspostavljen kanal između izvora i odvoda.
Međutim MOSFET sa ugrađenim kanalom može da radi i pri pozitivnom naponu vrata. Pod dejstvom pozitivnog napona vrata, sloj dielektrikuma uz ivicu kanala
postaje pozitivno polariziran (vezani naboji), pod čijim se dejstvom „izvlače“ elektroni iz podloge (p tipa), tako da broj slobodnih nosilaca (elektroni) u kanalu raste, što daje manju otpornost kanala i veću struju odvoda [slika 9.8 d) za uGS>0 ].
Iz prethodnog slijedi, da NMOSFET sa ugrađenim kanalom može da provodi struju i u povećavajućem i u smanjujućem režimu, dok NMOSFET sa induciranim kanalom može da provodi struju isključivo u povećavajućem režimu rada.
NMOSFET sa induciranim kanalom je već pri naponu uGS=0 zakočen, a pri
povećanju negativnog napona vrata, NMOSFET ulazi u oblast akumulacije pozitivnog naboja i ne može da provodi struju između izvora i odvoda.
4
9.8. PMOS tranzistori
Tranzistori sa p-tipom kanala (PMOS) se takođe mogu lako fabrički realizirati.
Ustvari, tehnologija PMOS tranzistora i integriranih krugova, koji su koristili PMOS
tranzistore se i pojavila prva, jer je bilo lakše upravljati procesom proizvodnje PMOS
krugova.
PMOS tranzistori su formirani u podlozi n-tipa, gdje dvije jako dopirane oblasti p-tipa
poluvodiča čine odvod i izvor. Slika poprečnog presjeka PMOS-a je ista kao i kod
NMOS-a, samo su p i n slojevi zamijenili mjesta [slika 9.9 a)].
Kvalitativno ponašanje PMOS tranzistora je u biti isto kao i NMOS tranzistora, samo
su naponi normalne polarizacije ovih tranzistora, a i struje kroz njih suprotnog znaka. Tako, kod PMOS tranzistora struja ulazi u izvor a izlazi iz odvoda. Da bi se
privukle šupljine i stvorio p-tip inverznog (induciranog) kanala, napon na vratima
kanala treba biti negativan (uGS<0).
Da bi PMOS tranzistor povećavajućeg tipa počeo da vodi, napon između njegovih
vrata i izvora mora biti negativniji od njegovog napona praga, koji je sada označen sa
VTP (oznaka „P“ je zbog p-tipa kanala) a napon VTP , kod koga nastupa invertovanje n
tipa poluvodiča u p tip poluvodiča je manji od nule (VTP <0).
Da bi spojevi izvor-podloga, kao i odvod-podloga. bili inverzno polarizirani, naponi
uDB i uSB moraju biti manji od nule, što je zadovoljeno ako je napon uDS<0.
Potpuni matematički model za PMOS tranzistor se može napisati slično kao i za
NMOS tranzistor, preko jednačina od (9.22) do (9.25) koje su date tabelarno u
tabelama T 9.3 i T 9.4.
Tabela T 9.3
ZA SVE OBLASTI RADA
L
WC
L
WKK oxppp ′′=′= µ
Jednačine (9.22)
iG=0 iB=0
Tabela T 9.4
RADNE OBLASTI iDS uvjet
Prekida(cutoff) Jednačine (9.23)
0 uGS ≥VTP
linearna
Jednačine (9.24) SD
SDTPSGpSD u
uVuKi )
2( −+=
(uSG+ VTP) ≥uSD ≥ 0
zasićenja
Jednačine (9.25) )1()(
2
2SDTPSGpSD uVu
L
WKi λ++′=
uSD ≥(uSG+VTP )≥0
Jednačine date tabelama T 9.3 i T 9.4 za PMOS tranzistore, razlikuju se od jednačina
za NMOS tranzistore, po indeksima (invertiranje indeksa), kao i po promjeni
predznaka za napon praga. Kvalitativna razlika nastaje u izrazima za Kp u odnosu na
Kn. U PMOS tranzistoru, nosioci elektriciteta u kanalu su šupljine, a struja je
5
proporcionalna pokretljivosti šupljina µp. Tipična pokretljivost šupljina je 40%
pokretljivosti elektrona, tako da za dati set naponskih uslova, PMOS tranzistor provodi samo 40% struje NMOS tranzistora!
Kao i NMOS tranzistori, i PMOS tranzistori se mogu proizvesti sa ugrađenim kanalom da rade u smanjujućem režimu (tada je VTP >0).
Izlazne i-u karakteristike PMOS tranzistora su iste kao i kod NMOS tranzistora,
samo se indeksi uz simbole za struju i napon, na apscisi i ordinati invertiraju: napon
odvod-izvor u napon izvor-odvod i struja odvod-izvor u struju izvor-odvod.
a)
b)
Slika 9.9.a) Poprečni presjek PMOS tranzistora sa induciranim kanalom b) Prenosne
karakteristike NMOS i PMOS tranzistora c) i f) simboli za iste
6
Prenosne karakteristike u povećavajućem režimu rada NMOS tranzistora, prikazane
su u prvom kvadrantu (VGS >0 i IDS >0).
Prenosne karakteristike u smanjujućem režimu rada NMOS tranzistora, prikazane su
u prvom i drugom kvadrantu (VGS >0 i VGS <0 a IDS >0)
Prenosne karakteristike PMOS tranzistora se mogu prikazati u trećem i četvrtom kvadrantu za rad u smanjujućem režimu odnosno u trećem kvadrantu za rad u
povećavajućem režimu, kao što je to urađeno na slikama 9.9 b).
Ovakav način prikazivanja prenosnih karakteristika PMOS tranzistora je ilustrativan
stoga što je struja PMOS tranzistora suprotno usmjerena od struje NMOS tranzistora
(-IDS).
9.9. Polarizacija MOSFETA-a
Kod MOSFET-a postoje tri osnovne oblasti rada: odreza ili kočenja (cutoff), linearna oblast i oblast zasićenja, u svakoj od kojih se, zavisno od namjene
tranzistorskog sklopa, može naći radna tačka tranzistora. Radna tačka (Q tačka) je
za MOSFET definirana parom vrijednosti (IDS,VDS).
Slika 9.10. a) Konstantna polarizacija napona vrata korištenjem djelitelja napona; b)
ekvivalentna šema zamjenom ulaznog kruga Thevenin-ovim ekvivalentnim
generatorom
7
Kod ručnog proračuna Q tačke, modulacija dužine kanala se obično zanemaruje,
postavljanjem vrijednosti λ=0, što unosi grešku od 5% do 10%. S druge strane, λ ima
vrlo značajnu ulogu u ograničenju pojačanja u analognim pojačavačkim krugovima,
pa se tamo ovaj parametar uključuje u matematičku analizu.
Polarizacija MOSFET-a će biti pokazana na konkretnom primjeru koristeći
matematički model NMOSFET-a. Radi pojednostavljenja analize, zamijenićemo krug
polarizacije vrata sa Thevenin-ovim ekvivalentnim generatorom kako slijedi:
21
21
21
1 ;RR
RRR
RR
RVV EQGGEQ
+=
+= (9.18)
Radna tačka će biti definirana koristeći II Kirhiff-ov zakon za dvije označene konture:
(*)DSDSLDD
GSGEQEQ
VIRV
VIRV
+=
+=
(9.19)
Poznato je da je za MOSFET struja vrata jednaka nuli, pa za ulazne podatke
RL=100 KΩ; R1 =30 KΩ R2=70 KΩ;
VDD = VGG =10 V, VTN =1 V,
dobijemo:
VGS = VEQ =3V
Da bi se odredila struja IDS, treba prvo definirati radnu oblast, pa odrediti Q tačku i
vidjeti da li Q tačka leži u odabranoj radnoj oblasti. Pretpostavimo da je odabrana
radna oblast zasićenja izlaznih karakteristika. Ovaj izbor pojednostavnjuje
matematički pristup, pošto struja IDS ne zavisi od napona VDS. Tada je
VVIRV
VVV
AVVL
WKi
DDDSLDS
TNGS
TNGSnDS
5
2
50)(2
2
=+−=
=−
=−′= µ
(9.20)
Obzirom da je VDS > (VGS - VTN), tranzistor radi u oblasti zasićenja izlaznih
karakteristika. Q tačka je definirana kao (50µµµµA; 5V) uz VGS =3V.
Q tačka se kao i u slučaju bipolarnog tranzistora može naći grafički, u prostoru
izlaznih karakteristika tranzistora, gdje se ucrta prava opterećenja na osnovu
jednačine (*) iz (9.19).
Tranzistorski krug koji je dat slikom 9.10. pretpostavlja fiksni napon između vrata i
izvora. Teoretski, to dobro funkcionira. Treba međutim uzeti u obzir da uvijek postoje
tolerancije otpornika i napona napajanja, kao i promjena vrijednosti ovih komponenti
pri promjeni temperature u realnom krugu. Takođe postoji odstupanje iznosa Kn i
VTN od svojih nominalnih vrijednosti, u tom slučaju.
8
Zato je pogodna polarizacija sa četiri otpornika. Izvor VDD je sada korišten i da
polarizira vrata, kao i da omogući struju odvoda, slično kao kod bipolarnog
tranzistora, što je prikazano na slici 9.11 a).
Slika 9.11. a) Polarizacija MOSFET-a sa četiri otpora, b) ekvivalentne šeme
U ekvivalentnoj šemi se ovaj izvor razdvaja na dva ista izvora, pa je napon vrata
određen Thevenin-ovim ekvivalentnim generatorom i Thevenin-ovim ekvivalentnim
otporom. Ovo se vidi na posljednjem ekvivalentnom krugu tranzistora sa slike 9.11
b).
9
Za primijetiti je da ovaj krug predstavlja prikaz MOSFET-a preko tri izvoda, gdje je
izvod sa tijela (bulk terminal), povezan sa izvorom i uzemljen.
Da bi se odredila Q tačka, za krug sa slike 9.11 b), napisane su dvije jednačine za
označene konture, smatrajući da u prvoj konturi teće struja IG a u drugoj IDS prema
označenim referentnim smjerovima:
(*))(
)(
SDSGDSDSDDD
SDSGGSGEQEQ
RIIVIRV
RIIVIRV
+++=
+++=
(9.21)
Kako je struja vrata jednaka nuli, prethodne jednačine se pojednostavnjuju na:
(*))( DSDSSDDD
SDSGSEQ
VIRRV
RIVV
++=
+=
(9.22)
Ako pretpostavimo da tranzistor radi u oblasti zasićenja njegovih izlaznih
karakteristika, sa strujom
2)(
2TNGSnDS VV
L
WKi −′= (9.23)
jednačina ulazne konture postaje
2)(
2TNGS
SnGSSDSGSEQ VV
L
WRKVRIVV −′+=+= . (9.24)
Uočljivo je da jednačina (9.24) kvadratna jednačina po naponu VGS. Za date
vrijednosti otpora i napajanja : RS=39 KΩ; RD=75 KΩ; R1 =100 KΩ; R2=150 KΩ;
VDD = VGG =10 V, VTN =1 V, Kn=25µA/V2
dobijemo:
VEQ =4V , REQ =60ΩΩΩΩ i VGS=±±±±2,66V.
Za vrijednost VGS=-2,66V tranzistor će biti zakočen jer je VGS< VTN.
Tako vrijednost VGS=+2,66V predstavlja traženo rješenje. Koristeći jednačinu (9.23),
dobije se vrijednost struje odvoda: IDS =34,4 µA.
Iznos napona VDS će se sada naći iz jednačine [9.22 (*)] i iznosi : VDS =6,08 V. Pošto
je zadovoljen uvjet za zasićenu oblast rada izlaznih karakteristika tranzistora:
VDS ≥ (VGS - VTN), to je Q tačka sada definirana kao (34,4µµµµA; 6,08V) uz VGS=2,66V.
Kod polarizacije MOSFET-a sa četiri otpornika sa slike 9.11 b), postiže se vrlo dobra stabilizacija radne tačke. Tako, ako na primjer zbog porasta temperature poraste struja IDS, tada će porasti i pad napona na otporu RS (VS = IDS RS).
10
Kako je VEQ =const, a struja IG =0, tada napon VGS opada. Iz tih razloga sada i struja
IDS opada [ 2)(
2TNGSnDS VV
L
WKi −′= ].
Samim tim opada i pad napona na otporu RS (VS = IDS RS). Ovim se vrši
„samoregulacija“ pomjeranja radne tačke, definirane preko (IDS, UDS).
9.10 Kapaciteti u MOSFET-u
Svi elektronički uređaji imaju interni kapacitet koji ograničava njihove performanse
pri visokim frekvencijama uređaja. U primjeni kod logičkih krugova, ovaj kapacitet
ograničava brzinu prekapčanja krugova, a kod pojačala, kapacitet ograničava
frekvencu pri kojoj uređaj uspješno radi.
a) Kapacitet NMOS tranzistora pri radu u linearnoj oblasti izlaznih karakteristika Različiti kapaciteti, povezan sa MOSFET-om, koji radi u linearnoj oblasti
karakteristika, u kojoj kanal veže izvod i odvod, ilustrirani su slikom 9.12.
Jednostavan model ovih kapaciteta je dao Meyer : ukupni kapacitet između vrata i
kanala CGC je dat kao priozvod kapaciteta vrata-kanal po jedinici površine i površine
vodljivog kanala, definirane preko dužine kanala (L) i debljine kanala (W):
CGC = C˝ox WL (9.25)
Slika 9.12 NMOS kapaciteti pri radu u linearnoj oblasti izlaznih karakteristika
U ovoj oblasti rada, kapacitet CGC je zapravo podijeljen na dva jednaka dijela :
CGS je kapacitet vrata-izvor a
CGD je kapacitet vrata-odvod
11
i svaki od njih predstavlja polovinu ukupnog karaciteta CGC plus preklapajući kapacitet između vrata i područja izvora, odnosno između vrata i područja odvoda
(koji su jednaki za simetričnu izvedbu tranzistora), tako da vrijedi:
CGS = (C˝ox WL)/2+ C´OLW i CGD = (C˝ox WL)/2+ C´OLW (9.26)
Preklapajući kapacitet C´OL je kapacitet po jedinici širine silicijum dioksida.
Nelinearni kapacitet između inverzno polariziranih pn spojeva označen sa CSB i CDB ,
predstavlja kapacitet između izvora i kontakta podloge, odnosno između odvoda i
kontakta podloge, respektivno.
b) Kapaciteti NMOS tranzistora u zasićenoj oblasti izlaznih karakteristika U oblasti zasićenja, dio kanala je „zgnječen“, odnosno nije vodljiv. Prema Meyer-
ovom modelu slijedi da je:
CGS = (C˝ox WL)2/3+ C´OLW i CGD = C´OLW (9.27)
Uočljivo je da kapacitet CGS sadrži 2/3 kapaciteta CGC, dok kapacitet CGD ne zavisi
od CGC. Ovo je ilustrirano slikom 9.13.
Slika 9.13 NMOS kapaciteti pri radu u zasićenoj oblasti izlaznih karakteristika
c) Kapacitet NMOS tranzistora u oblasti odreza (kočenja) izlaznih karakteristika
U oblasti odreza provodni kanal ne postoji. Vrijednost CGS i CGD sada sadrže samo
kapacitete preklapanja:
CGS = C´OLW i CGD = C´OLW (9.28)
Postoji još mali kapacitet CGB između vrata i kontakta podloge.
12
Iz prethodnih jednačina je jasno da kapacitet MOSFET-a zavisi od radne oblasti u
karakteristikama tranzistora i da je nelinearna funkcija napona koji su dovedeni na
tranzistor, te njihov uticaj treba uključiti u analizu ponašanja digitalnih i analognih
krugova koji koriste MOSFET-ove.