微机系统与接口技术

武 汉 大 学 计 算 机 学 院

主讲：吴产乐

本课程在计算机课程体系中的位置本课程在计算机课程体系中的位置

本课程是计算机科学与技术和信息安全等专业本科和专科学生必修的一门专业课。

其前修课程有大规模集成电路、计算机组成原理、计算机系统结构、数据结构等。

为进一步学习和研究计算机网络、分布式系统、大规模并行处理系统、计算机集群、网格系统等打下坚实的基础。

本课程的教学目的本课程的教学目的

系统学习微处理器、内外存储器、各种控制器和输入 /输出接口芯片的结构和原理，掌握构成现代微机系统的硬软件组成和接口技术。

切实掌握切实掌握微型计算机实现技术、计算机主板组成原理、各种接口设计及其驱动编程方法、微机系统的研究和开发。

深入了解深入了解微处理器和微机系统的新发展和新技术，学会系统科学地分析问题和解决问题，提高认知能力和创新能力。

本课程的要求本课程的要求

•同学们不仅要学习 32 位微处理器的原理及微机各种接口电路接口电路的原理与作用，而且还要掌握常用接口的设计与分析方法，并具有一定的动手实验能力动手实验能力和接口应用程序的编写能力接口应用程序的编写能力，为将来的学习与实践打下良好基础。

•请同学们下载电子讲义，在课堂上注意听讲并在讲义中补充课堂笔请同学们下载电子讲义，在课堂上注意听讲并在讲义中补充课堂笔记，认真独立完成作业，做好实验、做好课前预习和课后复习。记，认真独立完成作业，做好实验、做好课前预习和课后复习。

•本课程的所有教学活动都可以在网络上进行，欢迎大家登录本课程的所有教学活动都可以在网络上进行，欢迎大家登录电子学电子学习网站：习网站： http://grid.whu.edu.cn/elearning/elearning 。。电子学习系统电子学习系统平台平台可提供可提供多媒体教室、自主学习、辅导答疑、作业评阅、在线考试和多媒体教室、自主学习、辅导答疑、作业评阅、在线考试和网络课程网络课程服务服务，，教育资源库教育资源库中已集成了本课程的中已集成了本课程的多媒体素材、课件多媒体素材、课件、作业、试卷等、作业、试卷等资料，供教学和学习使用资料，供教学和学习使用。。

本课程的教材本课程的教材

本课程内容组织本课程内容组织

第二章第二章 ----32 位微处理器体系结构与工作原理第三章第三章 ---- 内存储器 : 半导体存储器 、存储器硬件组织、存储器子系统

第五章第五章 ---- 微机与外设数据交换 : 中断方式与 8259 DMA 方式与 8237第六章第六章 ---- 总线技术 : 系统总线 局部总线 外设总线 通信总线第七章第七章 ---- 用户交互接口 : 键盘接口、打印机接口 、显示器接口 第八章第八章 ----外存储器 : 磁记录编码、 EIDE和 SCSI接口、磁盘阵列、光盘

第四章第四章 ----I/O接口 : 计数器 82C54 并行接口 82C55A 串行通信与 8250

第一章第一章 ---- 微机系统和接口的组成原理，典型微处理器简介

第九章第九章——微计算机组成 : IBM PC/XT、 IBM PC/AT、 32位微机系统

第一章 概 论

1.1 微计算机系统组成

微型计算机属于第四代电子计算机产品。一般主机按体积、性能和价格分为巨型机、大型机、中型机、小型机和微型机五类。

起初，中央处理器 CPU 的运算器和控制器集成在一片集成电路芯片上，称为微处理器 MPU。

微处理器是微机系统的核心部分，自 70 年代初出现第一片微处理器芯片以来，微处理器的性能和集成度几乎每两年翻一番，其发展速度大大超过了前几代计算机。

1.1.1 微机系统、微计算机和微处理器

1.2 典型微处理器简介1.2.1 8 位微处理器—特点

产品： Intel 8080 ， Motorola 6800 ， Zilog Z80 ， Rockwell R6502特点： 线宽： 2μm ， NMOS ， 8000 管

主频： 1MHz （ M6800 ）， 2MHz （ 8080 ）， 2.5 ～ 4.0MHz （ Z80 ）

总线： 8DB ， 16AB ， 40DIP

寄存器： 8080 有 9 个： B 、 C 、 D 、 E 、 H 、 L 以及 W 、 Z ，累加器、 SP 、PC

MC6800 有 6 个： PC 、 SP 、 IX 、 Acc.A 、 Acc.B 、 CCR

Z80 有 18 个 8 位寄存器以及 4 个 16 位寄存器 PC 、 SP 、 IX 、 IY

I/O 端口： i8080 和 Z80 是独立编址， M6800 是存储器映像

指令： 70 ～ 80 条 周期为 2μs 时钟：单 / 多相 电源：单 / 多电源， 5v 、 12v

功能：中断、堆栈、微程序控制 语言：汇编，高级语言的解释和编译

应用：商业和实时控制、智能终端、生产 / 进程控制， PC

1.2.1 8 位微处理器— i8080Intel8080：由 8080芯片，系统控制器 8228 ，时钟发生 /驱动器 8224构成。 1973年

Motorola6800： ALU、指令译码和控制、寄存器组、 I/O和数据缓冲。1974 年

1.2.1 8位微处理器— M6800

1.2.1 8位微处理器— Z80Z80：由 ALU、控制部件、寄存器组、总线及其缓冲器组成。 1977年。

两组通用 R、变址 R、中断页面 I、刷新计数器 R，较强中断能力，电源时钟单一， 158条指令、兼容 8080 指令系统

1.2.2 16位微处理器 -i8086/i8088（ 1）

1. Intel 8086/8088 （ 1978/1979 年） 线宽： 1.5μm COMS 工艺 2.9 万管 5MHz ～ 8MHz 主频 DB ：内部： 16 位，外部： 8086 为 16 位， 8088 为 8 位 AB ： 20 位，寻址 1MB 地址空间 EU ： ALU AX 、 BX 、 CX 、 DX ：通用寄存器 SP 、 BP ：指针寄存器 DI 、 SI ：变址寄存器 FLAGS ：状态标志 CF 、 PF 、 AF 、 ZF 、 SF 、 OF 控制状态 DF 、 IF 、 TF 指令译码 控制电路 BIU ： CS 、 DS 、 SS 、 ES 段寄存器 IP 指令指针 内部通信寄存器 20 位地址加法器：∑＝ ∑ REGx16 ＋偏移量 指令队列 FIFO ： 8088 是 4B ， 8086 是 6B 总线控制电路

1.2.2 16位微处理器 -i8086/i8088（ 2）

BIU: 与内存及 I/O 芯片接口，提供总线控制信号，执行外部总线周期，根据 EU 请求完成取指和数据交换 ;

EU ：指令执行，进行数据处理和有效地址计算并管理 R

1.2.2 16位微处理器 -i80186/i80188

2. Intel 80186/80188 单片机：内含 8MHz 主频、 68 引脚的 8086/

8088

时钟发生器 片选和准备好电路 一个中断控制器： PIC(1)

二个 DMA 通道： DMAC(2)

三个定时器 / 计数器： CNT(3)

应用：智能控制器、网卡等

1.2.2 16位微处理器 -i80286 （ 1）

3. Intel 80286 （ 1982 年） (1) 概况 增强 16 位，线宽 1.5 ～ 2μm ， 13.4 万管， 6 ～ 25MHz 主频 DB ： 16 四列直插封装 AB ： 24 片内 MMU ：物理地址 16MB ，虚拟地址 1GB 工作模式：实（地址）模式： 8086 全部功能。 保护（虚拟地址）模式：实模式＋存储管理＋

虚存支持＋保护＋多任务多用户支持， 4 级特权保护：支持 OS 与任务分离，支持任务中程序与数据保护 CS 、 DS 、 SS 、 ES TSS 任务状态段、 DTS 描述符表段（ GDT 、 LDT 、 IDT ）

15 条新指令

1.2.2 16位微处理器 -i80286 （ 2）总线部件 BU 指令部件 IU 执行部件 EU 地址部件 A

U每个部件可与其他部件异步并行操作，运行速度比较快

1.2.2 16位微处理器 -i80286 （ 3）

（ 2 ）内部结构： BU ， IU ， EU ， AUBU ： CPU←→DB 与 80287FPU 接口 预取器和 6B 指令队列

IU ：指令译码器：指令字节→ 69 位微码 已译码指令队列：容纳 3 条指令

EU ： ALU 寄存器组：通用寄存器， FLAGS 控制电路： 69 位微码→控制电位序列

AU ：实地址模式：段基址＋偏移量→ 20 位物理地址 保护模式：存储保护：许可性、段限制 逻辑地址 →线性地址即 24 位物理地址

1.2.3 32位微处理器 -i80386 （ 1）

1. Intel 80386 系列（ 1985.10 ） 全 32 位体系结构 MMU 片内， Cache 片外 1.5~1.0μm ， CHMOS 工艺， 132 引脚， 27.5 万管 主频： 12.5~40MHz 物理地址 4GB 、虚存空间 64TB 段页式虚存 6 级流水线

（ 1 ）内部结构： 6 个部件组成，指令流水线，地址流水线 ① 总线接口部件： CPU ←→ 芯片总线 特权请求控制器 地址驱动器 总线带宽控制器 多路收发器 接收预取部件取指和执行部件传数的请求，并做优先权处理 ; 产生总线

周期地址、数据和控制信号 ; 与其它总线主控设备和协处理器接口。

1.2.3 32位微处理器 -i80386 （ 2）总线接口 指令预取 指令译码 执行 分段 分页部件

1.2.3 32位微处理器 -i80386 （ 3）② 指令预取部件 预取器：总线空闲时，通过 BIU 按序取指送入预取队列。 预取队列（ 16B ）→指令译码部件。③ 指令译码部件 指令译码：指令字节→内部码 已译码指令队列：缓冲深度 3 条指令 ① 、②、③部件组成 80386 的指令流水线④ 执行部件 控制器 数据处理器 保护检测 把已译码指令队列中的内部码转换成时序控制信号、其他部件 协同完成指令操作，还用专用硬件加速某些操作的执行⑤ 分段部件：逻辑地址→线性地址 三输入加法器 描述符寄存器 限长和属性 PLA

经过分段有效性检查，把逻辑地址转换成线性地址

1.2.3 32位微处理器 -i80386 （ 4）

⑥ 分页部件：线性地址→物理地址 加法器 页 Cache

控制和特性 PLA

允许分页时，将从分段部件或指令预取部件得到的线性地址转换成物理地址，并用 TLB 加速地址变换，变换后的物理地址送 BIU ，完成了内存与 I/O 的存取

④ 、⑤、⑥部件组成 80386 的地址流水线 ⑤ 、⑥部件构成存储器管理部件 MMU

1.2.3 32位微处理器 -i80386 （ 5）

（ 2 ）寄存器组 32 位寄存器： EAX 、 EBX 、 ECX 、 EDX 、 ESI 、 EDI 、 EBP 、

ESP 指令指针： EIP(32) 、 IP(16) EFLAGS ： VM 、 RF 、 NT 、 IOPL 、 OF 、 DF 、 IF 、 TF 、

SF 、 ZF 、 AF 、 PF 、 CF VM ：虚拟 8086 模式 RF ：恢复标志 NT ：任务嵌套 IOPL ： I/O 特权级 控制 R CR0 ：定义控制标志 CR1 ：保留 CR2 ：页故障线性地址 CR3 ：页目录表基址 系统地址寄存器 测试寄存器 调试寄存器 段寄存器（ 16 位）： CS 、 SS 、 DS 、 ES 、 FS 、 GS

1.2.3 32位微处理器 -i80386 （ 6）（ 3 ）工作模式 实模式：与 8086 相同，可以处理 32 位数据，增加 FS 、 GS

保护模式： 4GB 物理空间、段长可达 1MB （不用页） /4GB （启动页） 多任务保护机制 虚拟 8086 模式：实模式＋保护功能

（ 4 ）存储地址空间物理地址空间 4GB 虚拟地址空间 64TB

1.2.3 32位微处理器 -i80386 （ 7）

(5) 80386 Family

80386 DX 全 32 位， 80386 原型 80386 SX 外部 DB16 位，外部 AB24 位 80386 SL 采用低功耗和 SMM （系统管理模式）的 80386SX

3.3V 和 5V 电源 , SMI 和静态 CMOS 工艺 ,

系统闲置时工作频率降到 0Hz 进入休眠状态，功耗低于 0.25W

80386 DL 采用 SL 技术的 80386DX ，低功耗和节能型 80386 EX AB 为 26 位的 80386SX ，增加系统管理模式和

能源管理技术，主要应用于嵌入式系统

1.2.3 32位微处理器 -i80486 （ 1）2. Intel 80486 系列（ 1989.4 ）(1) 特点1.0 ～ 0.8μm 工艺 120 万管 25 ～ 120MHz 168 针 P

GA RISC 技术： 40MIPS ，常用指令执行仅 1T微码控制→部分硬布线逻辑，降低指令执行的时钟数突发总线（ Burst BUS ）技术。地址相关的 16B 数据 I/O内部集成了 FPU 和 Cache ，并支持二级 Cache内部结构：总线接口部件 指令预取部件 指令译码部件 控制部件 整数部件 段部件：重定位 页部件：固定页面 Cache ：数据与指令共用 8KB ， 4 路组相联 FPU ：算术运算，超越函数 全 32 位体系结构：地址总线、数据总线和寄存器组 数据总线动态变换： 8/16/32 位

1.2.3 32 位微处理器 -i80486 （ 2 ）总线接口 指令预取 指令译码 控制 整数 分段 分页 Cache

浮点部件

1.2.3 32位微处理器 -i80486 （ 3）（ 2 ） 80486 系列 80486DX ＝ 80386 ＋ 80387 ＋ 8K BCache 及控制器 80486SX ＝ 80386 ＋ 8KBCache 及控制器 80486SL 低功耗节能型 80486DX

能工作在 3.3V ，电源切断电路， SMI ，休眠状态 80486SX2 时钟倍频技术的 80486SX

80486DX2 时钟倍频技术的 80486DX

Intel DX4 时钟 3 倍频技术的 80486DX

0.6μm 工艺， 3.3V ，时钟频率 100NHz,16KBCache

1.2.3 32位微处理器 -Pentium （ 1 ）3. Intel Pentium 系列（ 1 ） Pentium （ 1993.3 ）奔腾 0.8 ～ 0.6μm 静态 BiCMOS 工艺， 310 万管， 273脚 PGA ， 60 ～ 233MHz

主频， RISC 与 CISC 结合产品。 超级流水线： U 、 V两条流水线， 1T 执行 2 条指令，每条流水线都有 ALU 、

地址生成逻辑和数据 Cache 接口， 5 级流水。 高性能 FPU ：浮点数运算高度流水线化， 8 级流水，每 T可完成 1 ～ 2个浮点操作

独立的指令 Cache 和数据 Cache ，都是 8KB ，数据 Cache 有二个接口分别与U 、 V两条流水线相连， 2 路组相联存储器。

分支预测：提高性能到达 90MIPS 分支目标缓冲器（ BTB ）的小 Cache来动态预测程序的分支操作。 64 位外部 DB ：用于同内存以 528MB/S （ 66MHz 钟频）交换数据， 1个突发

总线周期读入 256 位数据。

1.2.3 32位微处理器 -Pentium （ 2 ）600nmBiCMOS 工艺 超级流水线 高性能 FPU

独立指令和数据 CACHE 分支预测 外部 DB64位

1.2.3 32位微处理器 -Pentium Pro （ 1 ）（ 2 ） Pentium Pro （ 1995.11 ）高能奔腾 0.6 ～ 0.25μm 四层 BiCMOS 工艺， 387脚 PGA ， 155 ～ 433MHz 。 CPU 内核：有 8KB代码 L1 Cache ＋ 8KB 数据 L1Cahce ， 550 万管，

与 CPU 同频的 256KB L2 Cache ， 1550 万管， 64 位全速总线相连。 5个并行处理单元：整数（ 2 ）、存储（ 1 ）、装载（ 1 ）、浮点（ 1 ）。 CISC 指令 RISC化：将指令分解为微操作 乱序执行（ Out of order execution ）： CPU 允许指令不按程序顺序

发给处理单元，能提前的立即分发执行，然后重排单元将结果按指令顺序重排，CPU 内电路满负荷，提高其运行速度

动态分支预测和推测执行 (dynamic branch prediction ， speculative exec.) 3 路超标量结构和 14 级流水线结构：提高并行处理能力

1.2.3 32位微处理器 -Pentium Pro （ 2 ）

1.2.3 32位微处理器 -Pentium MMX（ 3 ） Pentium MMX （ Multimedia extension ）（ 1997.1 ）多能奔腾 0.35μmCMOS 工艺， 450 万管， 160 ～ 233MHz ， 4种新的数据类型， 8个 64 位寄存器和 57 条新指令，对 IA-32 指令系统扩展（浮点寄存器 别名映象）， A/V ，图形图象处理，多媒体及通信。 新数据类型：紧缩的字节、字、双字和四字的 64 位数据放在 8个 64 位 寄存器 , 采用 SIMD 技术单指令处理多个数据 饱和运算： 环绕处理： F000H+4000H=3000H 溢出截断，低位返回，进位丢失 饱和运算： F000H+4000H=FFFFH 溢出结果截至数据类型最大 /小位 适用于图形等多媒体处理 积和运算：矢量点积和矩阵乘法是 A/V 和图象数据基本运算 指令： PMADDWD积和运算指令用于压缩 /解压 SIMD 技术：与紧缩数据类型配合提高性能

1.2.3 32位微处理器 -Pentium II

（ 4 ） Pentium II （ 1997.5 ） AMD K6-20.25μm 工艺， 750 万管， 233 ～ 450MHz

PII=Pentium Pro + Pentium MMX

两级 Cache ： L1 为 16KB ＋ 16KB ， L2 为 512KB ，移到片外，运行频率为 CPU核心频率一半， 64 位高速总线。除掉 L2 Cache即为 Celeron （赛扬）处理器，浮点与 PII 持平，后加入高速 128KB Cache 。

动态执行 多分支预测：预测程序流向，加速处理器的工作流程。 数据流分析：分析指令流数据依赖关系，优化指令执行排序。 推测执行：并行推测执行指令，使执行单元始终处于运行状态。双重独立总线结构 DIB

L2 Cache 总线（ L2 Cache 与 CPU 专用总线）和系统总线（用于 Mem. ） 可提供 3倍于单一总线结构处理器的带宽性能。单边接触盒（ SEC ）封装 CPU 和 L2 Cache→SEC →Slot1 → 主板 双 64 位后端总线 非 PGA 242触点

1.2.3 32位微处理器 -Pentium III（ 5 ） Pentium III （ 1999.2 ） AMD K7-Athlon 0.25μm 工艺， 950 万管， 70 条 SSE （ Streaming SIMD Extensions ）指令：

用于语言识别、实时压缩、三位图象处理、 A/V 处理。 L1 Cache ： 16KB 指令 Cache 和 16KB 数据 Cache； L2 Cache ： 512KB ，为 CPU核心速度的一半。 8x128bit单精度寄存器：同时处理 4个单精度（ 4x32 位）浮点变量，

20亿次 /秒浮点运算。 继承了 PII 的动态执行，双重独立总线技术， 100MHz前端总线。

1.2.3 32位微处理器 -PIII Coppermine（ 6 ） Pentium III Coppermine （ 1999.10 ） 0.18μm 工艺，主频 733MHz ，外频 133MHz ， 2800 万管，

1.1 ～ 1.7V 256KB 的 L2 Cache 置于片内，工作在 CPU核心频率下 Cache 转换架构 L2Cache→256b 宽通路，每时钟传 32B ，带宽 11.2GB/S 。 先进的系统缓冲器 填充 Buffer ： 4 → 6 总线队列： 4 → 8 回写缓冲器： 1→ 4 移动 PC 的 SpeedStep 技术 降低速度和电压后，延长运行时间；外接电源时，以全速全压运行。 2000.6 AMD Athlon （ Thunderbird ，雷鸟）与 PIII Coppermine

有相同的缓存特性，同时将 L2 缓存间联合并发处理的通道数从 2个增到 16个，性能提升。

1.2.3 32位微处理器 -Pro PII PIII

1.2.3 32位微处理器 -Pentium 4 （ 1 ）（ 7 ） Pentium IV或 Pentium 4 （ 2000.11 ） 0.18μm 工艺， 6层铝金属层， 4200 万管，面向互联网技术，

内核构架 NetBurst ， IA-32 体系结构 超级流水线技术： 20 级（ PIII是 10 级）， ALU 用内核频率的 2倍，直接加速

了 整数指令的执行速度。将取指、译码、取数、执行和回写 分给指令流水线不同级同时处理

执行跟踪缓存 指令 L1Cache→Exectcion Trace Cache 指令解码→执行跟踪缓存（ 1200 条微操作） →第 1 级流水 出现分支预测错误，可从跟踪缓存中重新获取微操作，减少预测错误影响。 高级动态执行引擎：为 EU 动态提供指令不使其停顿 不等待数据的指令送到 EU去执行 增强的分支预测功能和 BTB （ 4KB ） 高效的乱序推测能力减少预测失败引起的延迟 快速执行引擎： ALU在时钟的上升和下降沿都执行运算，是 CPU 主频的两倍，平均半个时钟周期完成 1 条指令，采用的是时钟缓冲（ Clock buffering ）电路。

1.2.3 32位微处理器 -Pentium 4 （ 2 ）

1.2.3 32位微处理器 -Pentium 4 （ 3 ）

SSE2 指令：对 Internet 、 3D 和多媒体技术 144 组指令 提升多媒体指令的执行性能 128bit 的 MMX 寄存器 128bit 的 SIMD整数运算 128bit 的双精度浮点运算 提升多媒体指令的执行性能，如 DVD/MP3/MPEG-4 的回放

400MHz 系统总线配合 800MHz 的 RDRAM ，其内存带宽，即 3.2GB/s 数据传输率

采用 QDR （ Quad Date Rate ）技术： 4 条 64 位数据流

1.2.4 64位微处理器 -基本术语 指令集 CISC ： X86 、 x86-64 指令集的 Intel 、 AMD等处理器。 RISC ： PowerPC ， SPARC ， PA-RISC ， MIPS ， Alpha等 EPIC ： Itanium ， Itanium II X86-64 ： AMD64 、 EM64T （前身是 IA-32E ） CPU扩展指令集 MMX ： 57 条多媒体指令 SSE ： 70 条： 50 条 SIMD浮点运算、 12 条 MMX 整数运算、 8 条优化数据块传

输 SSE2 ： 144 条： SSE 部分和 MMX 部分 SSE3 ： 13 条：数据传输、数据处理、特殊处理、优化命令、超线程性能增强 超标量和超流水线 超流水线通过流水细化，提高主频，在 1T 内完成多个操作，以时间换取空间； 超标量是内置多路流水线实时执行多处理器，以空间换取时间 封装 针栅阵列（ PGA ）封装的 MPU使用 socket 插座 单边接触盒（ SEC ）封装的 MPU使用 slot X

1.2.4 64位微处理器 -Itanium

1. Itanium （开发代码 Merced ，安腾， Intel 和 HP ）IA-64架构： 64 位寻址能力和 64 位寄存器工艺： Madison 100nm,Montecito 90nm,4.1亿管 ① 指令定长，降低解码复杂度 ② 指令可对寄存器操作 ③ 显式并行指令计算（ EPIC ）技术 编译器：分析指令间依赖关系 无依赖关系的指令组合 执行部件：成组的指令群并行执行 并行调度是编译时由软件决定，硬件调度会增加复杂性和提高成本 3 级高速缓存： L1 32KB （指令和数据）， L2 256KB ， L3 1.5-6MB Itanium 2 的 L3 有 9MB ，其双核的 L3 有 24MB ④ IA-64 的分支预测在编译控制，分支判断与分支语句同时执行。 ⑤ 投机装载：数据预装 数据提前几十个周期放入 L1 Cache ，避免未命中，减少访存 ⑥ 主频高 900MHz~1.5GHz ， 400MHz 系统总线， CPU带宽 6.4GB/s

1.2.4 64 位微处理器 -Itanium II

• IA-64架构：向双核或多核发展• 主要特点： EPIC 指令集 分支预测 推测执行 集束指令• 工作模式：由处理器状态寄存器 PSR决定执行 IA-64 指令集

还是 IA-32 指令集• 5 组部件：指令处理、执行、控制、内存子系统、 IA-32兼容执行引擎• IA-32兼容执行引擎：指令预取、解码、调度和控制、专用执行单元：

通用寄存器、选择器、描述符寄存器、浮点寄存器、MMX 寄存器、 SIMD 流扩展寄存器等

• IA-32EC 技术： IA-32 执行层技术将 IA-32代码译成原始 IA-64代码，充分利用 IA-64 强大资源， IA-32EL软件是与硬件分离的执行层软件，可全面增强 IA-64 系统上 IA-32软件的执行性能

• 争议问题： IA-64 处理器引入了 x86 to IA-64解码器，但不是最有效

2. AMD64 • AMD D 使用使用 x86x86 结构并扩展到结构并扩展到 6464 位来获得位来获得 x86-64x86-64 结构结构

- - 处理器能全速高性能地运行处理器能全速高性能地运行 x86x86 和和 x86-64x86-64 程序程序- 64- 64 位模式不采用分段模式位模式不采用分段模式- - 具有长模式和遗传模式，长模式包括具有长模式和遗传模式，长模式包括 6464 位模式和兼容模式（允许位模式和兼容模式（允许现有程序无需修改就运行在长模式下）现有程序无需修改就运行在长模式下）

• 真正的真正的 6464 位位 x86x86 芯片，增加到芯片，增加到 1616 个个 6464 位位 REG.,8REG.,8 组组 128128 位位 SSE RESSE REG.,G., 给给 SIMDSIMD 提供更多空间提供更多空间

1.2.4 64 位微处理器 -AMD64 （ 1 ）

1.2.4 64位微处理器 -AMD 64 （ 2 ）AMD 64 位 MPU 体系架构“ Hammer”

面向 4 路及 8 路服务器市场。补充 Athlon MP 32 位 MPU 适用于大型数据库，数据挖掘，在线事务处理等企业级应用 集成化的 DDR DRAM 控制器，支持 ECC 内存，检查和纠正内存中的代码错 AMD 的 HyperTransport 总线结构：使 PC 内部芯片之间的数据传输速率达到 12.8Gbps

此技术得到 Apple 、 Cisco 、 Sun 、 Transmeta 、 Nvidia 、 API 、 PMC-Sierra等支持AMD 支持 64 位技术： Athlon 64 系列（速龙）、 Opteron 系列（皓龙）、 Se

mpron 系列（闪龙）、 Turion 系列（炫龙）

1.2.4 64 位微处理器 -Intel EM64T

3.Intel EM64T, 前身是 IA-32E - Intel- Intel 扩展扩展 6464 位内存技术，增强位内存技术，增强 IA-32IA-32 结构，扩展到结构，扩展到 6464 位结构操作位结构操作- - 完全兼容现在的完全兼容现在的 IA-32IA-32 结构和结构和 x86-64x86-64 技术技术- - 具有传统具有传统 IA-32IA-32 模式和扩展模式和扩展 IA-32eIA-32e 模式，扩展模式，扩展 IA-32eIA-32e 模式包括模式包括 6464 位位

模式和兼容模式，由扩展功能激活寄存器模式和兼容模式，由扩展功能激活寄存器 IA-32_EFERIA-32_EFER 选定。选定。- 64- 64 位模式下具有以下特性：位模式下具有以下特性： ※ ※ 6464 位线性平面地址位线性平面地址 ※ 增加 ※ 增加 88 个新的通用寄存器，都扩展到个新的通用寄存器，都扩展到 6464 位位 ※ 增加 ※ 增加 88 个个 128128 位位 SIMDSIMD 流扩展寄存器（流扩展寄存器（ SSE, SSE2SSE, SSE2 和和 SSE3)SSE3) ※ 64 ※ 64 位宽的通用寄存器和指令指针寄存器位宽的通用寄存器和指令指针寄存器

1.2.5 微处理器简介汇总（ 1）

1.2.5 微处理器简介汇总（ 2）时钟频率 体系结构 指令部件

Pentium 60 ～ 233MHz IA-32

RISC ＋ CISC 2 路超标量流水线结构： U 和 V 流水线 Pentium Pro 155 ～ 433MH

z

IA-32

CISC 指令 RISC化

3 路超标量流水线结构； 3个并行译码器

Pentium MMX 160 ～ 233MH

z IA-32

RISC ＋ CISC具有 Pentium 的所有特性并采用多媒体扩

展（ MMX ）和 SIMD 技术

PentiumⅡ 233 ～ 450MH

z Pentium Pro

+MMX MMX 技术融入到 Pentium Pro 中；多媒

体增强技术； SIMD 技术

Pentium Ⅲ 0.45 ～ 1.4GH

z IA-32 在 PⅡ基础上新增 70 条 SSE 指令和 8个

128 位单精度寄存器

P ⅢCoppermine

0.5 ～ 1.33GHz

IA-32 先进的系统缓冲器； 6个填充缓冲器； 8条总线队列； 4个回写缓冲器

Pentium 4 1.3 ～ 2.4GHz IA-32 内核架构 N

etBurst 超级流水线技术；支持双精度 SIMD处理；

SSE2指令集共有 114组指令

Intel Itanium Ⅱ0.9 ～ 1GHz IA-64(64 位 ) 包括显式并行指令计算（ EPIC ）； 328

个寄存器

1.2.5 微处理器简介汇总（ 3）

1.2.5 微处理器简介汇总（ 4）执行技术 总线技术

Pentium 分支预测； 2个 32字节的缓冲区 64位外部数据总线

Pentium Pro 动态分支预测和推测执行、乱序执行 64位外部数据（前端）总线访存；64位全速同步后端总线访 L2Cache

Pentium

MMX 分支预测； 2个 32字节的缓冲区 64位外部数据总线

PentiumⅡ 动态执行技术：多分支预测；数据流分析；推测执行

双重独立总线； 100MHz前端总线；二级高速缓存总线

Pentium Ⅲ 动态执行技术；多分支预测；数据流分析；推测执行 双重独立总线结构；前端总线 100或 133MHz

P ⅢCoppermine

动态执行技术；多分支预测；数据流分析；推测执行

内置二级 Cache与 CPU有 256位宽数据通道；前端总线 133MHz

Pentium 4 高级动态执行引擎；快速执行引擎 400MHz前端总线速度： QDR技术

Intel Itanium Ⅱ 支持超大内存（ VLM）推算功能以及推测功能

前端总线 400MHz四路 DDR（双倍数据传输率）

1.3 微机接口技术微机接口技术 是通过硬件的连接和软件的控制，将微处理器和各种 LSI 、 VLSI 接口芯片有效地结合成微计算机系统的技术。应用接口技术的任务 是对微机系统进行硬、软件设计，使微机能够有效地与 外部世界和用户进行联系，充分发挥它的效能。硬件接口设计的任务 是选择和使用适当的 LSI 、 VLSI 接口芯片构筑微处理器与 系统部件、外部设备间的接口。软件接口设计的任务 是编制相应程序使可编程接口芯片发挥应有的功能和 提高微机系统的性能和效率。

1.3.1 微机接口的类型 -运行辅助

1. 运行辅助接口微机的功能处于最（低）基本水平所需的接口

CPU 芯片总线变换成系统总线的那些接口 地址锁存 数据驱动和收发 时钟和片选等电路

外存通过 EIDE或 SCSI 接口与主机系统连接

1.3.1 微机接口的类型 -用户交互

2. 用户交互接口用户与主机系统交互的接口 表示方法和表现速度的转换

终端、键盘、鼠标、操纵杆、光笔、录入笔、语音识别 显示、打印、语言合成

表示方法的转换：外设进行转换 计算机与外设的不同表示

表现速度的同步：硬件中断或软件轮询使速度匹配 主机与用户交互 主机与外设交互 串并行接口的数据转换、速率匹配

1.3.1 微机接口的类型 -传感和控制

3. 传感和控制接口 微机控制系统应用：传感接口监测状态，控制接口驱操作

传感接口： A/DC ：模拟量 → 数字量 数字量 → 系统总线接口：缓冲、接收、

驱动传送给微机处理 控制接口： D/AC ：数字量转换成模拟量：电压或电流 直接或通过机电接口对外部世界控制 控制接口有时比较复杂

1.3.2 微机接口的基本功能

地址译码 信息交换 数据格式转换 信号变换

多个接口数据 I/O

控制输出状态输入

数据锁存和缓冲控制和状态寄存 数据交换方式查询 中断 DMA I/O 通道数据传递方式 同步、异步

字长串并行编码纠错

信号类型信号电平信号传送方式