3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar...
Transcript of 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar...
![Page 1: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/1.jpg)
戦略的創造研究推進事業(CREST)
平成22年度 第2回領域会議
3次元LSIアーキテクチャ
小柳 光正
東北大学 未来科学技術共同研究センター (NICHe)
3D LSI の利点
① データバンド幅の増大②結線性③ 消費電力の低減④ ヘテロインテグレーション
![Page 2: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/2.jpg)
DRAMデータ転送速度の推移
Source: Samsung
![Page 3: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/3.jpg)
メモリ分割とデータ転送電力
After S. Borkar (Intel), 3D Architecture for Semiconductor Integration andPackaging 2009
![Page 4: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/4.jpg)
80コアプロセッサとSRAMの積層
After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009
256KB SRAM/ Core4x c4 bump density3200 TSVs
21.7
2mm
12.64mm80 Core TFLOP chip
![Page 5: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/5.jpg)
メモリ層
プロセッサ層
診断・修復層(SVP)
3次元積層型デペンダブル画像処理プロセッサの構成
ネットワーク層
![Page 6: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/6.jpg)
3次元積層構造を用いた新しいメモリの構成
3次元積層型共有メモリリコンフィギュラブルメモリ空間を有する適応型キャッシュ
![Page 7: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/7.jpg)
Tohoku University
Cu TSVSi
SiO2Metal wiring
10µm
Active region
Glue layer
Supporting material
3D テストチップのSEM断面観察写真
![Page 8: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/8.jpg)
After E. J. Marinissen et al., International Test Conference 2009, ET1.1
3D DFT アーキテクチャを採用した3D LSIの構成例
![Page 9: 3次元LSIアーキテクチャ - JST...80コアプロセッサとSRAMの積層 After S. Borkar (Intel), 3D Architecture for Semiconductor Integration and Packaging 2009 256KB SRAM](https://reader034.fdocument.pub/reader034/viewer/2022042408/5f244d419487c924b60fd9a5/html5/thumbnails/9.jpg)
出口戦略
・50Fit以下のデベンダビリティを有する運転支援用3D積層型画像処理プロセッサの基本技術開発
-試作する3D 積層画像処理プロセッサ・プロトタイプ
チップとFPGAを用いたシステムの構築
-システム評価用ソフトウェアの構築
・デペンダブル3D技術の確立
-3D LSI のための冗長技術
-3D LSI のための診断・修復技術
・デペンダブル3D メモリ技術の確立
-超ワイドバンドメモリ技術
- 適応型メモリ技術