212traus Darko 1983 93514005.docx) · 2017. 11. 27. · opisane osnove delovanja RFID sistemov in...

Darko Štraus

Razvojno testiranje RFID značke

Diplomsko delo

Maribor, avgust 2009

I

Diplomsko delo univerzitetnega študijskega programa elektrotehnika

RAZVOJNO TESTIRANJE RFID ZNAČKE

Študent: Darko Štraus

Študijski program: Univerzitetni, Elektrotehnika

Smer: Elektronika

Mentor: izr. prof.. dr. Anton PLETERŠEK

Somentor: doc. dr. Iztok KRAMBERGER

Maribor, avgust 2009

III

ZAHVALA

Za pomoč in vodenje pri opravljanju

diplomskega dela se zahvaljujem mentorju dr.

Antonu Pleteršku, somentorju dr. Iztoku

Krambergerju in osebju podjetja IDS d.o.o.

Posebna zahvala velja staršem, ki so mi

omogočili študij.

IV

RAZVOJNO TESTIRANJE RFID ZNAČKE

Ključne besede: izpraševalnik, značka, pametna nalepka, aktivna nalepka, pasivna

nalepka, RFID, EPC-GEN2, parametrični test, funkcionalni test

UDK: 621.396/.398(043.2)

Povzetek

V diplomski nalogi je predstavljeno razvojno testiranje integriranega vezja za

RFID značko, ki ima dodatno funkcionalnost za zajemanje podatkov integriranih in

zunanjih analognih senzorjev in jo imenujemo pametna nalepka SAL. Na kratko so

opisane osnove delovanja RFID sistemov in njihove komponente. Predstavljena je

priprava testnega sistema, ki ga sestavlja testno vezje in programska oprema za

izvajanje meritev. Predstavljene so metode, ki so bile uporabljene za merjenje

integriranega vezja in nekateri rezultati meritev. Zgradba merjenca, integriranega vezja

SAL_UHF, je predstavljena z blokovnimi diagrami. V diplomski nalogi smo se omejili

na testiranje nekaterih funkcij integriranega vezja, saj bi bilo testiranje vseh funkcij za

diplomsko nalogo preobsežna dokumentacija. Namen diplomske naloge je temeljito in

zanesljivo meriti parametre in funkcionalnost integriranega vezja.

V

DEVELOPMENT TESTING OF AN RFID TAG

Key words: reader, tag, smart label, active label, passive label, RFID, EPC-GEN2, parametric test, functional test

UDK: 621.396/.398(043.2)

Abstract

This work describes development testing of integrated circuit for RFID tag,

which is also capable of capturing data with integrated internal or external sensors.

Such devices are called smart active label – SAL. Basics of RFID system and its

components are briefly described. Making of testing system, which is made of testing

circuit and software, is described. Methods used and some measurement results are also

presented. Structure of the measured object, integrated circuit SAL_UHF, is presented

with block diagrams. Only testing of some functions of integrated circuit are described

in this work, since testing all functions would produce too much data for this paper. The

purpose of this work is to thoroughly and reliably measure parameters and functionality

of integrated circuit.

VI

VSEBINA

1. UVOD ...................................................................................................................... 1

2. RADIOFREKVENČNA IDENTIFIKACIJA - RFID ......................................... 5

2.1. PAMETNA ZNAČKA SAL_UHF ........................................................................... 8

3. TESTNO VEZJE ZNAČKE ................................................................................ 13

3.1. ZAHTEVE VEZJA ............................................................................................... 13

3.2. IZDELAVA VEZJA .............................................................................................. 15

4. PROGRAMSKI ALGORITMI ........................................................................... 16

4.1. ZASNOVA PROGRAMSKIH ALGORITMOV ........................................................... 16

5. MERITVE ............................................................................................................. 18

5.1. RFID DEKODER............................................................................................... 18

5.2. OSCILATOR F2X IN F800 ................................................................................. 20

5.3. PSEVDO NAKLJUČNI GENERATOR ..................................................................... 25

6. SKLEP ................................................................................................................... 36

7. LITERATURA ...................................................................................................... 38

8. PRILOGE .............................................................................................................. 39

8.1. SEZNAM SLIK ................................................................................................... 39

8.2. SEZNAM PREGLEDNIC ...................................................................................... 40

8.3. VEZJE FIRO .................................................................................................... 42

8.4. VEZJE LFSR 32 ............................................................................................... 43

8.5. TESTNO VEZJE ................................................................................................. 44

8.6. REZULTATI MERITEV DEKODERJA ..................................................................... 49

8.7. NASLOV ŠTUDENTA.......................................................................................... 58

8.8. VSEBINA ZGOŠČENKE ...................................................................................... 58

VII

UPORABLJENE KRATICE

RFID – Radio Frequency Idnetification

FIRO - Fibonacci Ring Oscillator

LFSR – Linear Feedback Shift Register

EAGLE – Easily Applicable Graphical Layout Editor

PCB – Tiskano vezje (ang. printed circuit board)

Razvojno testiranje RFID značke Stran 1

1. UVOD

Slika 1.1: Pregled sistemov za avtomatsko identifikacijo

V zadnjih letih so postali postopki za avtomatsko identifikacijo zelo razširjeni. Začetek

vsega je vsem dobro znana črtna koda, ki se je na trgu pojavila že leta 1973, vendar zaradi vse

večjih zahtev današnjega sveta počasi izgublja na konkurenčnosti, predvsem pri količini

informacije, ki jo je mogoče zapisati ter dejstvo, da je zapis statičen (neprogramirljiv). Te omejitve

so odpravljene v današnjih pametnih karticah, ki za shranjevanje informacij uporabljajo integrirana

vezja (čip na silicijevem substratu), kar omogoča fleksibilnost uporabe in nudi možnost

programiranja. Njihova slabost pa so mehanski kontakti, ki se lahko obrabijo, poškodujejo,

odlomijo in podobno. To pomanjkljivost odpravlja brezkontaktna radijska identifikacija (RFID). Pri

tej tehnologij se podatki med parom naprav (izpraševalnik, značka) prenašajo z magnetnim ali

elektromagnetnim valovanjem, v nekaterih primerih se s pomočjo radijskih valov prenaša tudi

energija potrebna za delovanje značke. Za boljši pregled nad postopki in metodami avtomatske

identifikacije si oglejmo nekaj primerov sistemov za avtomatsko identifikacijo.


Črtna koda kot prvi takšen sistem je sestavljena iz vzporednih temnih in svetlih črt, ki

predstavljajo binarne znake. Črte so razporejene po v naprej določenih vzorcih, ki predstavljajo

posamezne znake, bodisi številke ali črke. Črtna koda se prebere s pomočjo optičnega čitalnika oz.

laserja, ki preletava temna in svetla polja ter tako na podlagi odboja interpretira zapisane vrednosti.

Poznamo več standardov za generiranje črtne kode, najbolj poznan standard je EAN (European

Article Number), namenjen trgovini in vsebuje do trinajst cifer. Te cifre predstavljajo državo,

podjetje, izdelek in redundantno cifro za preverjanje pravilnosti zapisa. Pomanjkljivost, ki jo pri

črtni kodi takoj opazimo je ta, da so znaki za ljudi nerazpoznavni. Primer črtne kode je prikazan

spodaj, zakodiran je naslov te diplomske naloge „Razvojno testiranje RFID značke“ in sicer v

standardu CODE128.

Slika 1.2: Primer črtne kode narejen z generatorjem na spletni strani

http://www.idautomation.com/java/linearservlet.html

Optično razpoznavanje znakov je bilo razvito z namenom, da bi lahko podatke obravnavali

strojno in ročno. V ta namen so razvili posebne znake, ki so bili prepoznavni tako ljudem kot

napravam. Primer takšnega načina avtomatske identifikacije lahko srečamo pri nas v bankah oz. na

položnicah, kjer so običajno zapisani podatki o plačniku, št. računa in podobno. Ta tehnologija se

zaradi kompleksnih čitalnikov in visokih cen ni razširila v vsakdanjem življenju.

Biometrija je proces, pri katerem izvajamo meritve oz. zajemamo podatke neposredno iz

živih bitij. V procesu avtomatske identifikacije je to običajno postopek, pri katerem s pomočjo

naprav pridobimo podatke posameznika, ki so izključno individualni, ter s tem potrdimo ali

ovržemo pristnost posameznika. Podatke posameznika lahko pridobimo s skeniranjem prstnih

odtisov, preverjanje njegovega glasu ali skeniranje roženice v očesu. Pri glasovni identifikaciji

govorec pove v mikrofon neko v naprej definirano besedo ali stavek, računalnik ta govor posname

in ga pretvori v digitalni signal. Ta signal je nato primerjan z referenco. Računalnik nato na podlagi


izgovorjenega stavka oz. karakteristik govorca odloči ali je govorec pravi ali ne, nato se izvrši

ustrezen ukaz (npr. odklep vrat). Pri identifikaciji s prstnimi odtisi je cilj enak, potrditi ali zavrniti

identificirano osebo, le da namesto glasu uporabimo prstni odtis.

Pametna kartica je elektronski nosilec podatkov, ki s svojo periferijo omogoča zelo raznolike

storitve. Kartica je običajno velikosti kreditne kartice (predplačniške telefonske kartice), lahko pa

je tudi drugih dimenzij (SIM kartica za mobilne telefone). Kartice imajo več kontaktnih ploščic,

preko katerih se prenaša energija potrebna za delovanje in podatki. Glede na interno strukturo in

način delovanja ločimo dve vrsti pametnih kartic, spominske in kartice z mikroprocesorjem.

Spominske imajo enostavnejšo zgradbo in so optimirane za določeno funkcijo, kar je hkrati slabost.

Vendar so zaradi nizkih cen te kartice najbolj razširjene. Kartice z mikroprocesorjem, kot že pove

samo ime, imajo v svoji zgradbi mikroprocesor, zaradi česar so zelo vsestranske. Te kartice je

možno preprogramirati, tako je možno enostavno adaptirati na novo okolje oz. jim prirediti nove

funkcije. Naslednja slika prikazuje tipični arhitekturi pametnih kartic.

Slika 1.3: Tipični arhitekturi pametnih kartic. Spominska (Zgoraj), z mikroprocesorjem (Spodaj)


Sistemi RFID so zelo podobni pametnim karticam, le da se energija potrebna za delovanje in

podatki prenašajo brezkontaktno. Več o samem delovanju RFID bomo predstavili v naslednjih

poglavjih. Danes je na tržišču že nekaj proizvajalcev RFID čipov, med njimi so najbolj znani:

-IDS

-Infineon

-NXP (Philips)

-TI (Texas Instruments)

-IMPINJ - UHF

-Melexis - RF značka s temp. senzorjem

-EM (Electronics Marin)

V tej diplomski nalogi se bomo osredotočili na pripravo ter izdelavo testne plošče za

integrirano vezje in na samo testiranje integriranega vezja za komunikacijo na EPC-GEN 2

protokolu. Pri načrtovanju testne plošče bomo upoštevali funkcije integriranega vezja in funkcijam

primerno načrtali vezje. Pri testiranju integriranega vezja se bomo osredotočili na funkcije čipa,

njihovo delovanje, robustnost in morebitne nepravilnosti. Namen diplomske naloge je temeljito in

zanesljivo testirati integrirano vezje.

V drugem poglavju bomo povzeli osnove delovanja RFID sistemov in nekoliko podrobneje

predstavili testiranca. Načrtovanje in izdelava testne plošče bosta predstavljeni v tretjem poglavju.

Četrto poglavje bo opisovalo programske algoritme potrebne za izvedbo testiranj. V petem poglavju

bodo podrobneje opisane meritve, njihov namen in opis ter razlaga rezultatov. V šestem poglavju

bodo predstavljeni sklepi na podlagi rezultatov.


2. RADIOFREKVENČNA IDENTIFIKACIJA - RFID

Preden opišemo merjenec bi opisali osnovne komponente RFID sistema. RFID sistem je

vedno sestavljen iz dveh komponent in sicer iz izpraševalca in značke. Značka je tista komponenta,

ki vsebuje informacijo, ki jo želimo prebrati. Lahko ima lasten napajalni vir, (značka je aktivna),

lahko pa vso energijo potrebno za delovanje dobi od izpraševalnika, takrat govorimo o pasivni

znački. Izpraševalnik (ang. Reader) je komponenta, ki komunicira z značko v določenem

standardu.

Komunikacija med komponentama poteka brezžično in sicer preko električnih, magnetnih

ali preko elektromagnetnih polj. Značke, ki bi za delovanje uporabljale električno polje (kapacitivni

sklop) na trgu skoraj ni zaslediti, je pa razširjen kapacitivni prenos podatkov, ki zamenjuje

izolacijski optični prenos. Pri magnetnih poljih gre za induktivno povezane zanke in so na tržišču

prisotne v veliki večini. Elektromagnetno valovanje se uporablja predvsem pri ultra kratkih valovih

(UHF). Glede na način delimo komunikacijo v tri skupine, full duplex, half duplex in pulzno. Full

duplex pomeni, da lahko izpraševalnik in značka sočasno komunicirata drug z drugim, nasprotno

kot pri half duplex-u, kjer lahko izpraševalnik in značka v danem trenutku komunicirata samo v eno

smer, izpraševalnik značka ali značka izpraševalnik. Pulzni način je enak kot half duplex le da v

času, ko značka odgovarja izpraševalnik izklopi tudi vir energije. Ta način je možen samo pri

aktivnih značkah.


Slika 2.1: Načini komunikacije glede na smer in sočasnost

Komunikacija v smeri izpraševalnik značka se lahko izvede na več načinov in sicer z amplitudno

modulacijo, frekvenčno modulacijo ali fazno modulacijo. Najpogosteje je uporabljena amplitudna

modulacija, ker so postopki demodulacije najenostavnejši. Komunikacija v smeri značka

izpraševalnik je lahko izvedena z bremensko modulacijo ali modulacijo radarskega preseka. Naš

merjenec deluje v področju UHF (od 860 MHz do 960 MHz) in uporablja half duplex način

komunikacije. Za komunikacijo z izpraševalnikom uporablja modulacijo radarskega preseka, za

komunikacijo v smeri izpraševalnik značka pa je uporabljena 100% amplitudna modulacija.

Na doseg oziroma razdaljo med izpraševalnikom in značko pri kateri je komunikacija še

mogoča vpliva več dejavnikov.

-Oblika antene

-Usmerjenost antene

-Hitrost premikanja značke (npr. tekoči trak v industriji)

-Frekvenca


Doseg je lahko od nekaj mm do več kot 100 m, odvisno od moči izpraševalnika, torej

namena oz. potrebe aplikacije. Za primer vzemimo avtobusno vozovnico. Pri takšnem namenu je

zaželjen doseg približno 10 cm, večji doseg bi povzročal zmedo saj bi lahko bile v

izpraševalnikovem dosegu vozovnice vseh potnikov. Tak primer je sicer tudi rešljiv, uporabljamo

algoritme za reševanje trčenja (ang. Anticollision).

Slika 2.2: Primer 100% (na sredini) in 50% (spodaj) moduliranega signala

Slika 2.3: Simbolni prikaz komunikacije s spreminjanjem radarskega preseka


2.1. Pametna značka SAL_UHF

Naš merjenec, pametna značka SAL_UHF, v nadaljevanju ga bomo poimenovali SAL_UHF,

je narejen tako, da ustreza EPC-GEN2 protokolu. Integrirano vezje SAL_UHF je RFID značka z

integriranim temperaturnim senzorjem in internim spominom velikosti 9k bitov. Poleg internega

temperaturnega senzorja je možno na čip priključiti še kapacitivne in uporovne senzorje. Vse

merjene veličine je možno periodično shranjevati v pomnilnik, saj ima SAL_UHF uro realnega

časa. Napajanje je možno z baterijo od 1.1 V do 3.6 V ali pa preko elektromagnetnih valov. Deluje v

frekvenčnem območju od 860 MHz do 960 MHz. Temperaturno območje delovanja je od -40˚C do

+110˚C. V naslednjih slikah bodo predstavljeni blok diagrami SAL_UHF-a.

Slika 2.4: Osnovni blok diagram SAL_UHF

SAL_UHF je zgrajen iz šestih osnovnih blokov. GEN2 AFE blok vsebuje modulator in

demodulator, izločevalnik ure in smernik za napajanje preko RF signala, njegova funkcija je, da


pravilno izloči vse signale iz RF nosilnega signala. EPC-GEN2 Protocol je osrednji blok sistema in

ustreza standardu ISO18000-6C. Vsebuje dekodirnike/kodirnike za tolmačenje ukazov, končni

avtomat za identifikacijo stanj značke in drugo. EEPROM blok je spominski blok, vsebuje spomin

in pa kontrolno vezje za upravljanje s spominom. Za stabilno napajanje skrbi blok SUPPLY.

Funkcija tega bloka je, da avtomatično izbere ali se bo značka napajala baterijsko ali iz

elektromagnetnega sevanja, poleg tega vsebuje še dvojilce napetosti, napetostne regulatorje,

časovnik in glavni oscilator. V bloku MEASURE je integrirani termometer, analogno/digitalni

pretvornik in kontrolni registri za kalibracijo meritev. SPI blok vsebuje vso potrebno vezje za

komunikacijo čipa z zunanjim svetom preko SPI vodila. Na naslednji sliki je podrobneje

predstavljen RFID del SAL_UHF-a.

Slika 2.5: Blok diagram RFID dela SAL_UHF

GEN2 AFE blok je razdeljen na 3 podbloke. Prvi podblok, gledano od zgoraj navzdol, skrbi

za napajane iz RF signala. RF signal usmeri s pomočjo hitrih schottky diod in ga nato po potrebi


omeji. Če je usmerjen signal zadovoljive jakosti, generira signal POR (Power On Reset), ki resetira

značko v začetno stanje in jo pripravi za nadaljnjo delovanje. Drugi podblok je demodulator in iz

RF signala izločuje binarne signale, te signale pošlje bloku GEN2 Protocol, ki se nato ustrezno

odzove. Tretji blok je modulator, njegova funkcija je obratna funkciji demodulatorja, signale prejete

iz bloka GEN2 Protocol pretvori v takšno obliko, da so primerni za oddajo preko RF signala.

Slika 2.6: Blok diagram bloka GEN2 Protocol

Kot osrednji blok skrbi za usklajeno delovanje z ostalimi bloki. Prvi podblok je Dekoder. Ta

blok iz demoduliranega signala izloči uro, serijske podatke oz. ukaze in kontrolne signale, ki jih

posreduje naslednjemu bloku. Framer dobljene podatke raztolmači na posamezne ukaze in

parametre ukazov. RX state machine izvaja osnovne ukaze oz. ukaze določene s protokolom EPC

GEN2, določa v katerem izmed sedmih stanj je trenutno SAL_UHF in preprečuje možne trke z

drugimi značkami v RF polju. SAL command decoder je blok, ki ima funkcijo dekodiranja SAL

ukazov, ki niso del protokola EPC GEN2. RN16 generator je naključen generator, ki generira 16

bitno število, ki služi za namene določanja trenutne seje ali pa za zaščito podatkov med prenosom.


CLK delilnik je glavni vir ure v SAL_UHF, poleg glavne ure vsebuje tudi frekvenčni delilnik. Blok

TX avtomat pripravi podatke za pošiljanje nazaj k izpraševalniku. Bloku Coder Framer poda uro,

podatke in pa označi začetek, konec, in tip modulacije. Coder Framer nato te prejete signale pretvori

v modulacijski signal.


Slika 2.7: Blok diagram blokov SUPPLY, MEASURE in SPI

Prvi podblok predstavlja logiko za izbiro med baterijskim napajanjem ali napajanjem iz

elektromagnetnega valovanja. Voltage doubler je dvojilec napetosti, vklopi se takrat, kadar je

napajalna napetost prenizka za delovanje čipa. Voltage regulator skrbi za konstantno napajalno

napetost. Bias generator nastavlja optimalno delavno točko tranzistorjev v bloku Main Oscillator.

Main Oscillator je izvor glavne ure v SAL_UHF, frekvenca ure je 1.92 MHz. Timer je blok z nizko

frekvenčnim oscilatorjem, števcem in komparatorjem. Njegova funkcija je periodično prožiti

podblok Sequential start-up, ki nato v bloku MEASURE izvede meritev.

Prvi podblok v bloku MEASURE je Control, ki vsebuje nastavitve merjenja. Blok A/D

converter je analogno/digitalni pretvornik in pretvarja analogne signale iz termometra ali zunanjega

senzorja v digitalni signal primeren za shranjevanje v SAL_UHF. V tem bloku je integriran tudi

termometer ter vezje za priključitev zunanjih senzorjev.


3. TESTNO VEZJE ZNAČKE

Za potrebe testiranja je bilo potrebno načrtati in izdelati vezje, ki bo v povezavi z merilno

opremo omogočalo izvedbo vseh potrebnih meritev.

3.1. Zahteve vezja

Vezje je bilo potrebno izdelati tako, da bo vsebovalo čim več testnih točk oz. priključkov, ki

bodo lahko dostopni z instrumenti potrebnimi za meritve. Hkrati pa vezje ne sme omejevati

funkcionalnosti merjenca.

Vezje vsebuje poleg merjenca še drugo periferijo, ki omogoča izvajanje meritev. Posebnost

testerja je, da je isti merjenec inkapsuliran v treh različnih ohišjih z različnimi priključnimi

shemami. Dejansko gre za enak čip, ki pa ima uporabljene le priključke, ki omogočajo izvajanje

zaključene skupine funkcij Tako imamo na vezju 3 merjence.


SAL_UHF_TEST ima priključke povezane tako, da je na njem mogoče opravljati meritve vseh

analognih signalov in oscilatorjev. SAL_UHF_AFE je povezan tako, da imamo možen dostop do

bloka GEN2AFE in lahko merimo pravilnost moduliranja in demoduliranja signalov. Na

komponenti SAL_UHF_DECODER lahko testiramo pravilnost delovanja dekoderjev. Namen

mikroprocesorja je komunikacija z merjenci preko SPI vmesnika ter avtomatizacijo nekaterih

meritev. FPGA vezje XILINX služi kot dodatno orodje za preverjanje nekaterih komponent

merjencev ter morda za alternativno izvedbo komponente merjenca v primerih dodatnega testiranja.

Stikala, tipke in LED diode nam služijo kot nastavitveni registri oziroma kot indikatorji stanja v

vezju. LUCY2 je EEPROM, ki ima enako arhitekturo kot je uporabljena v SAL_UHF. Celotno

vezje se lahko preko USB povezave priključi na osebni računalnik in tako omogoča še dodatni

vpogled v meritev. Blok diagram testnega vezja je prikazan na naslednji sliki. Na plošči je za

namene testiranja več reguliranih napetostnih izvorov in sicer 5V, 3,3 V in nastavljiv izvor od 1,25

V do 3.9 V. Predstavljeni testni sistem je namenjen evalvaciji testnega vezja. Rezultati evaluacije

bodo osnova za morebitne korekcije in končno verzijo vezja SAL_UHF.

Slika 3.1: Blok diagram vezja za testiranje SAL_UHF


3.2. Izdelava vezja

Za risanje vezja smo uporabili program EAGLE (Easily Applicable Graphical Layout

Editor). Najprej je bilo potrebno načrtati shemo vezja. Pri shemi je bilo posebej paziti, da so

komponente med seboj pravilno povezane, saj v nasprotnem primeru vezje ne bi delovalo kot je

bilo zamišljeno. Shema je narisana na treh straneh, na prvi strani je napajalni del za napetost +5V,

podnožje za XILINX FPGA, EEPROM in letvice s priključki za dostop do posameznih signalov. Na

drugi strani sta napajalna dela za napetost +3,3 V, nastavljivi vir napetosti od +1,25 V do +3,9 V,

komponente za komunikacijo preko USB vodila in merjenec, ki je, kot smo omenili, v treh ločenih

ohišjih. Na tretji strani je komponenta mikroprocesorja s pripadajočimi stikali, tipkami in LED

diodami za izvajanje meritev.

Po končanem risanju sheme je potrebno narisati še fizični razpored komponent. Pri tem

opravilu nam programsko orodje pomaga v tem smislu, da so povezave med komponentami že

nakazane. Naša naloga je, da te komponente smiselno razporedimo po tiskanini in jim določimo

smiselne fizične povezave (zmanjšanje motenj). Preden začnemo z razporejanjem komponent je

potrebno določiti fizične omejitve in ostala pravila (minimalna razdalja med dvema linijama,

minimalni premer luknje, število plasti, ipd. ). V prilogi je predstavljen končni izdelek.


4. PROGRAMSKI ALGORITMI

Za izvajanje meritev je bilo potrebno napisati program, ki bo omogočal komunikacijo med

merjencem in nami. Do SAL_UHF smo dostopali preko SPI vmesnika, na drugi strani pa se s tesno

ploščo povežemo preko USB vodila, ki se na osebnem računalniku predstavi kot običajno serijsko

vodilo. Torej je osnovna naloga našega programa, da prevede ukaze iz enega vodila na drugo. Na

naslednji sliki je predstavljena komunikacijska pot med uporabnikom in merjencem oz. drugimi

komponentami testnega vezja.

Slika 4.1: Komunikacijska pot

4.1. Zasnova programskih algoritmov

Program je napisan v programskem jeziku C v programu MPLAB in preveden s

prevajalnikom C30. Osnovni diagram poteka je prikazan na naslednji sliki.

Zgradba ukazov je enostavna, kadar ni potrebno izvajati kompleksnih meritev. Uporabnik

preko terminala na osebnem računalniku vtipka želen ukaz, nato program izvede proceduro, ki je

potrebna in se vrne v stanje Čakaj ukaz. Kadar pa izvajamo kakšno večjo meritev oziroma meritev z

veliko ponovitvami, pa program samodejno izvaja proceduro ukazov. Ukaz je sestavljen iz več

delov. Vsak ukaz se mora začeti z znakoma 01, nato sledi dolžina ukaza v bajtih, za tem sledita


znaka za izbiro naprave in potem koda in parametri ukaza, če jih ukaz predvideva. Ukaz je zapisan

v šestnajstiškem načinu, dva znaka torej predstavljata en bajt.

Slika 4.2: Diagram poteka


5. MERITVE

5.1. RFID Dekoder

Pri tej meritvi smo opazovali pravilnost delovanja dekoderja. Preverjali smo, če dekoder iz

vhodnega signala pravilno izloči podatke, jih pravilno interpretira in jih pravilno posreduje

nadaljnjim komponentam v merjencu. Pri tej meritvi merjenec ni bil uporabljen testni čip

SAL_UHF, ampak VHDL opis dekoderja, ki smo ga realizirali s pomočjo FPGA vezja. Dekoder

realiziran v SAL_UHF smo sicer testirali vzporedno vendar so bili rezultati informativne narave in

jih zato ne bomo komentirali. Tako smo se odločili, ker dekoder realiziran v testenem SAL_UHF še

ni imel podprte razpoznave vseh ukazov. Za to meritev smo uporabili naslednjo opremo.

-Testno ploščo za testiranje SAL_UHF

-FPGA vezje: Zefant XS3 (Xilinx Spartan 3)

-SAL_UHF_DECODER

-Logični analizator: Link Instruments – LA5540

-Osciloskop: Tektronics TDS 210

-RFID Izpraševalnik: IDS R900

-Osebni računalnik

Komponente smo med sabo povezali kot je prikazano na sliki spodaj. Meritev je potekala

tako, da smo preko osebnega računalnika krmilili izpraševalnik in generirali vhodni signal, zatem

smo z logičnim analizatorjem posneli časovni potek izhodnih signalov in preverili njihovo

pravilnost. Osciloskop je služil kot dodatno orodje za bolj podroben pogled kakšnega od signalov.

Meritev za vsak ukaz smo ponovili deset krat. Opravili smo tudi meritev, kjer smo vhodni signal

namerno spremenili oziroma poškodovali.


Slika 5.1: Vezalna shema meritve

Interpretacija signala se začne s sprejetjem z EPC-GEN2 protokolom določenega ločnega simbola

(ang. Delimiter), ki traja 12,5 µs. Za tem mu sledi simbol la 0; za njim pa simbol za kalibracijo. Ti

trije simboli so prisotni v vsakem ukazu, ukaz Query ima še dodatni simbol za kalibracijo. Podrobni

opisi simbolov in njihov pomen so opisani v EPC-GEN2 protokolu. Za temi simboli je poslana

koda ukaza in parametri ukaza.

Slika 5.2: Posnetek vhodnega signala

Rezultati meritev so v prilogi. V celicah tabel so napisani rezultati meritev, poleg meritev so

celice tudi barvno označene. Celice označene z rdečo pomenijo, da je rezultat meritev drugačen od

pričakovanega in neustrezen. Celice označene z zeleno pomenijo, da je rezultat pričakovan in

ustrezen.


Iz rezultatov je razvidno, da dekoder v večini primerov deluje kot je pričakovano. Občasno

se pojavi kakšna nepravilnost, kar je v realnih razmerah tudi možno pričakovati.

5.2. Oscilator F2X in F800

Pri tej meritvi smo merili prevajalno razmerje in frekvenčno stabilnost v odvisnosti od

napajalne napetosti in temperature dveh oscilatorjev. F2X je ime hitrega oscilatorja, nominalna

frekvenca je 1.92 MHz, F800 je počasnejši oscilator nominalna frekvenca je 800 Hz. Nominalne

frekvence se v merjencih nastavijo med proizvodnim procesom, ta korak je pri našem merjencu

izpuščen, zato so nominalne vrednosti pri meritvah lahko drugačne od navedenih. Uporabili smo

naslednjo opremo.


-SAL_UHF_TEST

-Mikrokontroler: PIC24FJ64GA006

-Osciloskop: Tektronics TDS 784C

-Osebni računalnik

-Za hlajenje je bil uporabljen sprej proizvajalca Kontakt Chemie, FREEZE 75

-Za segrevanje je bil uporabljen fen BOSCH GHG 660 LCD



Rezultati meritev so predstavljeni v naslednjih tabelah in grafih.

Preglednica 5.1: Meritev ohlajenega merjenca

U [V] I [uA] P [uW] F2X [MHz] F2x D.C.[%] F800 [Hz] F800 D.C. [%] 1,2 76 91,2 2,08 45 730 48,5 1,4 86 120,4 2,09 46,4 730 48,5 1,6 98 156,8 2,09 46,4 730 48,5 1,8 109 196,2 2,09 46,4 730 48,5 2 124 248 2,09 46,9 730 48,5

2,2 136 299,2 2,09 47,3 730 48,5 2,4 155 372 2,09 49,8 730 48,5 2,6 162 421,2 2,09 51,5 730 48,5 2,8 176 492,8 2,09 54,2 730 48,7 3 195 585 2,09 56 733 48,7

3,2 220 704 2,09 58,2 733 48,7 3,4 230 782 2,09 59,2 735 48,7 3,6 240 864 2,09 61,5 735 48,7

Preglednica 5.2: Meritev merjenca pri sobni temperaturi

U [V]I [uA]P [uW]F2X [MHz]F2x D.C.[%]F800 [Hz]F800 D.C. [%] 1,2 75 90 2,06 46,9 752 48,9 1,4 86 120,4 2,08 46,9 741 48,5 1,6 98 156,8 2,08 46,9 738 48,7 1,8 109 196,2 2,08 46,9 735 48,5 2 120 240 2,08 46,9 735 48,5

2,2 133 292,6 2,08 48,3 735 48,5


2,4 145 348 2,08 50,8 735 48,5 2,6 158 410,8 2,08 53,1 735 48,5 2,8 170 476 2,08 55,2 735 48,5 3 182 546 2,08 57,3 735 48,5

3,2 195 624 2,08 60,4 735 48,5 3,4 208 707,2 2,08 61,5 738 49,1 3,6 221 795,6 2,08 63,5 741 49

Preglednica 5.3: Meritev segretega merjenca

U [V]I [uA]P [uW]F2X [MHz]F2x D.C.[%]F800 [Hz]F800 D.C. [%] 1,2 77 92,4 2,01 47,6 760 48,5 1,4 89 124,6 2,03 47,6 746 48,5 1,6 100 160 2,01 47,5 741 48,5 1,8 114 205,2 2,02 48 738 48,5

2 122 244 2,04 48,6 738 48,7 2,2 136 299,2 2,02 53 738 48,7 2,4 146 350,4 2,05 54,1 738 48,7 2,6 160 416 2,02 58,7 738 48,7 2,8 170 476 2,06 57,7 738 48,7

3 186 558 2,02 64,4 738 48,7 3,2 197 630,4 2,03 65,6 741 48,9 3,4 209 710,6 2,06 65,2 743 48,9 3,6 222 799,2 2,05 67,2 746 49

Slika 5.4: Graf frekvence oscilatorja F2X v odvisnosti od napajalne napetosti in temperature

Iz grafa na Slika 5.43 lahko vidimo, da je oscilator F2X skoraj povsem neodvisen od

napajalne napetosti. Odvisnost frekvence od napetosti se kaže le pri nizkih napajalnih napetostih.

1 1.5 2 2.5 3 3.5 4

1.96

1.98

2

2.02

2.04

2.06

2.08

2.1

F2X

OhlajenSobna temp.Segret

U [V]

f [M

Hz]


Opazili smo spremembo frekvence od temperature. Za relativno velika odstopanja pri merjenju

frekvence pri segretem oscilatorju je verjetno krivo dejstvo, da samega oscilatorja med zajemanjem

podatkov ni bilo mogoče ohranjati pri konstantni temperaturi. Privzemimo frekvenco pri sobni

temperaturi in napajalni napetosti 2V za nominalno, potem so odstopanja frekvence največ ±3,4%.

Graf prevajalnega razmerja (Slika 5.5) nam prikazuje odvisnost prevajalnega razmerja od

napajalne napetosti in temperature. Opazili smo, da je vpliv temperature na prevajalno razmerje

minimalen, bolj je odvisno od napajalne napetosti. Zaželeno je, da imajo oscilatorji prevajalno

razmerje 50%, zato privzamemo to za nominalno vrednost. Največja odstopanja so ±17,2%.

Slika 5.5: Graf prevajalnega razmerja oscilatorja F2X v odvisnosti od napajalne napetosti in

temperatur

Na Slika 5.6 smo opazili, da je frekvenca oscilatorja F800 pri mejnih napajalnih vrednostih

odvisna od napajalne napetosti in temperature pri vseh napajalnih napetostih. Za razliko od

oscilatorja F2X ima oscilator F800 nasprotni temperaturni koeficient kot oscilator F2X, z višjo

temperaturo smo izmerili višjo frekvenco. Za nominalno frekvenco smo privzeli vrednost,

izmerjeno pri sobni temperaturi in napajalni napetosti 2,6 V. Največje odstopanje od nominalne

vrednosti je ±3,4%.

Slika 5.7 nam prikazuje odvisnost prevajalnega razmerja oscilatorja F800 od napajalne

napetosti in temperature. Opazili smo, da so spremembe prevajalnega razmerja zaradi sprememb

1 1.5 2 2.5 3 3.5 4

0

10

20

30

40

50

60

70

80


U[V]

F2X

Dut

y C

ycle

[%]


temperature ali napajalne napetosti relativno majhne, kar pomeni dobro stabilnost. Manj zadovoljiv

je podatek, da so izmerjene vrednosti okoli 48% in ne 50% kot bi si želeli.

Slika 5.6: Graf frekvence oscilatorja F800 v odvisnosti od napajalne napetosti in temperature

Slika 5.7: Graf prevajalnega razmerja oscilatorja F800 v odvisnosti od napajalne napetosti in

temperature

1 1.5 2 2.5 3 3.5 4715

720

725

730

735

740

745

750

755

760

765

F800


U[V]

f [H

z]

1 1.5 2 2.5 3 3.5 4

48.2

48.3

48.4

48.5

48.6

48.7

48.8

48.9

49

49.1

49.2


U[V]

F8

00

Du

ty C

ycle

[%]


5.3. Psevdo naključni generator

Pri tej meritvi je bilo potrebno izmeriti naključnost psevdo naključnega generatorja.

SAL_UHF ima integriran psevdo naključni generator, ki generira šestnajst bitna naključna števila.

Za primerjavo je bilo z FPGA vezjem izvedeno FIRO vezje (Fibonacci Ring Oscillator). Kot

dodatno vezje za mešanje generiranih števil smo uporabili še vezje LFSR32. Vezji FIRO 15 in

LFSR32 sta opisani v prilogi. Pogoji za uspešno opravljen test so določeni v standardu protokola

EPC GEN2 (ISO 18000-6C) in pravijo:

1. Verjetnost posamičnega generiranja šestnajst bitnega števila (RN16) mora biti omejena z

mejami 0,8/216 < P (RN 16) < 1,25/216 .

2. V populaciji 10000 značk je verjetnost, da dve ali več značk ob istem času generirata enako

zaporedje šestnajst bitnih števil (RN16), manjše kot 0,1 %.

3. Verjetnost predikcije naslednjega šestnajst bitnega števila, 10 ms po vklopu značke, glede na

predhodna števila generirana pri enakih pogojih ne sme biti višja od 0,025 %.

V tej diplomski nalogi bomo preverjali zgolj prvi pogoj. Za drugi pogoj ni bilo na voljo dovolj

merjencev. Tretji pogoj se bo preverjal po doseženem prvem pogoju in zato ne bo obravnavan v tej

meritvi.

Za meritev smo uporabili naslednjo opremo.


-FPGA vezje: Zefant XS3 (Xilinx Spartan 3)

-SAL_UHF_TEST

-Mikrokontroler: PIC24FJ64GA006

-Osciloskop: Tektronics TDS 210

-Osebni računalnik

Komponente smo povezali med sabo kot je prikazano na sliki spodaj. Preko osebnega računalnika

smo v datoteko zajemali generirana števila, nato smo zajete podatke s programsko opremo obdelali,

izrisali histograme in grafe posameznih frekvenc. Histogrami prikazujejo pogostost ponovitve

posameznega števila, grafi frekvenc posameznih frekvenc pa, koliko izmed generiranih števil se je

kolikokrat ponovilo.



Opravili smo več meritev z različnimi nastavitvami.

5.3.1. Meritev oscilatorja KAOS CLK

Meritev kaotičnega oscilatorja imenovanega KAOS_CLK v SAL_UHF_TEST je potekala

tako, da smo za vsak vzorec posebej pognali kaotični oscilator, prebrali šestnajst bitno generirano

število in ugasnili oscilator. Generirali smo 1000000 števil, v idealnih razmerah bi se vsako število

pojavilo 15,26 krat. Za zadostitev kriterijev EPC_GEN2 protokola se lahko število pojavi

največkrat 19.07 krat in najmanjkrat 12.21 krat.

Slika 5.9: Spektralna gostota kod – kodni spekter


Na histogramu (kodnem spektru) predstavlja abscisna os vsa možna generirana števila,

ordinatna os pa število pojavov posamične številke. Iz slike je opaziti simetrično razporeditev okoli

sredine abscisne osi, kar nakazuje na predvidljiv vzorec generiranja števil. Opazili smo tudi, da je

večji del histograma nad teoretično frekvenco 15,26. Največjo frekvenco (389) ima število 35157,

najmanjša frekvenca v grafu je 0, takšno frekvenco ima več števil. Za pregled, koliko števil ima

kakšno frekvenco, smo izrisali naslednji graf.

Slika 5.10: Porazdelitev gostote kod z enakim številom ponovitev

Največ števil se je ponovilo nič krat oz. se niso generirala, teh števil je 40917. Pomeni, da

skoraj 2/3 izmed možnih števil se generiralo. 3204 števil se je generiralo enkrat, 280 števil se je

generiralo 15 krat in 260 števil 16 krat.


Ta generator ne izkazuje naključnosti in kot tak ni primeren za generiranje naključnih števil.

Prav tako generator ne dosega kriterijev EPC_GEN2 protokola.

5.3.2. Meritev oscilatorja KAOS CLK z dodatnim vezjem LFSR32

Meritev kaotičnega oscilatorja v SAL_UHF_TEST z dodatnim LFSR32 vezjem realiziranim

v FPGA je potekala enako kot prejšnja meritev, le da smo generirana števila še dodatno premešali z

LFSR32 vezjem. Generirali smo 1000000 števil, v idealnih razmerah bi se vsako število pojavilo

15,26 krat. Za zadostitev kriterijev EPC_GEN2 protokola se lahko število pojavi največkrat 19.07

krat in najmanjkrat 12.21 krat.


Z dodatnim vezjem za mešanje števil je histogram bistveno bolj enakomeren kot pri

prejšnjem primeru. Maksimalna ponovitev števil je 29 in sicer število 44030, minimalno ponovitev

števil je 0 in sicer število 55671. Iz naslednjega grafa lahko vidimo, da je razporeditev števil


dosti bolj enakomerna kot v prvem primeru, kar pomeni, da so verjetnosti za generiranje

posamičnih števil med seboj dokaj enake. 7512 števil se je ponovilo trinajst krat, 4933 števil 15

krat in 3742 števil 16 krat.

Z LFSR32 vezjem izkazuje tak generator bistveno boljše lastnosti naključnega generatorja,

vendar še vedno ni v mejah, ki bi ustrezale kriterijem EPC_GEN2 protokolu.


5.3.3. Meritev oscilatorja FIRO 15

Meritev oscilatorja FIRO15 s karakterističnim polinomom x15 + x14 + x7 + x6 + x5 + x4 +

x2 + 1 je potekala tako, da smo v FPGA vezju realizirali vezje, ga pognali in v enakih intervalih

vzorčili šestnajst bitov. Generirali smo 655360 števil, v idealnih razmerah bi se vsako število

pojavilo 10 krat. Za zadostitev kriterijev EPC_GEN2 protokola se lahko število pojavi največkrat

12.5 krat in najmanjkrat 8 krat.



Pri tem histogramu smo opazili neenakomerno porazdelitev ponavljanja števil, opazili smo

tudi vzorec, kar nam kot v prvem primeru pove, da verjetnosti generiranja posamičnih števil med

seboj niso enake. Največkrat se je ponovilo število 0 in sicer 91 krat, 571 števil se med izvajanjem

testa ni generiralo.

Največ števil se je ponovilo 6 krat in sicer 5117, 3627 števil se je ponovilo 10 krat.

Generator je v primerjavi s prvim generatorjem sicer boljši, ampak prav tako ne izkazuje

lastnosti naključnega generatorja. Prav tako ne zadosti kriterijem EPC_GEN2 protokola.



5.3.4. Meritev oscilatorja FIRO 15 s periodičnim zagonom iz začetnega stanja


x2 + 1 je potekala kot prejšnja meritev, le da smo po vsakih vzorčenih šestnajstih bitih oscilator

resetirali na začetno stanje in ga ponovno zagnali pred naslednjim vzorčenjem. Generirali smo

655360 števil, v idealnih razmerah bi se vsako število pojavilo 10 krat. Za zadostitev kriterijev

EPC_GEN2 protokola se lahko število pojavi največkrat 12.5 krat in najmanjkrat 8 krat.



Histogram se na prvi pogled od prejšnjega ne razlikuje dosti. Tudi tukaj smo opazili

ponavljajoč vzorec in neenakomerno porazdelitev. Najvišjo frekvenco ima število 1 z 220

ponovitvami, najmanjša frekvenca je 0.

Največ števil se je ponovilo 5 krat in sicer 5377, 2016 števil se ni generiralo, 2647 števil se

je generiralo 10 krat.

Generator ne dosega kriterijev EPC_GEN2 protokola.



5.3.5. Meritev oscilatorja FIRO 15 z dodatnim vezjem LFRS32


x2 + 1 je potekala enako kot meritev FIRO 15, le da so vzorčeni biti dodatno premešani z LFSR32

vezjem. Generirali smo 655360 števil, v idealnih razmerah bi se vsako število pojavilo 10 krat. Za

zadostitev kriterijev EPC_GEN2 protokola se lahko število pojavi največkrat 12.5 krat in

najmanjkrat 8 krat.



Histogram pri tej meritvi je enakomerneje porazdeljen kot pri prejšnjih meritvah.

Maksimalno število ponovitev je 25 in sicer števil 19696, 63643 in 63805. Število, ki se ni

generiralo, je 46671.

Največ, 8281 števil, se je pojavilo 10 krat, kar sovpada z idealnimi razmerami.

Izmed vseh testiranih generatorjev in njihovih variant ta izkazuje še največ lastnosti

naključnega generatorja, vendar kljub temu ni zadovoljil kriterijev EPC_GEN2 protokola.


Med testiranimi generatorji ni bil nobeden, ki bi ustrezal kriterijem protokola EPC_GEN2.



6. SKLEP

Cilj diplomske naloge je bil načrtati in izdelati vezje za testiranje RFID značke SAL_UHF in

s tem vezjem testirati posamezne funkcije SAL_UHF. Načrtati je bilo potrebno vezje, ki bi bilo čim

bolj vsestransko uporabno in prilagodljivo za potrebe merjenja in testiranja. Vezje je bilo načrtano s

programskim orodjem za risanje tiskanih vezij EAGLE. Tiskanino je izdelalo podjetje Lingva

d.o.o., končno sestavo (spajkanje elementov na tiskanino) smo opravili v prostorih podjetja IDS

d.o.o.. Da je vezje postalo funkcionalno, je bilo potrebno napisati program za komunikacijo in

krmiljenje komponent. Pri pisanju programa smo stremeli k čim bolj enostavni uporabi in

prilagoditvi potrebam. Končni izdelek je zadostil potrebam merjenja in testiranja za to diplomsko

nalogo in ostalih meritev in testov, ki v tej diplomski nalogi niso omenjeni.

Pri testiranju dekoderja smo preverjali pravilnost delovanja digitalnega vezja. Preverjali smo

pravilnost tolmačenja vhodih signalov ter signalov in odpornost vezja na napačne in motene vhodne

signale. Dekoder je v večini primerov deloval pravilno. Zelo pomembno je, da se dekoder po

opravljeni operaciji dekodiranja, bodisi pravilnega ali nepravilnega ukaza ni obstal v določenem

stanju, kar bi posledično pomenilo ustavitev delovanja celotnega čipa SAL_UHF.

Testiranje oziroma merjenje oscilatorjev F2X in F800 je bilo pomembno pomembno za stabilno

delovanje SAL_UHF. Oba oscilatorja imata stabilno frekvenco čez vso temperaturno območje, prav

tako ne kažeta velike odvisnosti od napajalne napetosti. Prevajalno razmerje oscilatorja F2X je

izkazovalo predvsem odvisnost od napajalne napetosti, oscilator F800 je imel prevajalno praktično

neodvisno od temperature in napajalne napetosti, vendar je vrednost prevajalnega razmerja nekoliko

pod 50%. Neprimerno prevajalno razmerje je lahko vzrok za nepravilno delovanje čipa. Omeniti

velja tudi dejstvo, da se nobeden od oscilatorjev ni ustavil, kar bi posledično pomenilo nedelovanje

celotnega čipa SAL_UHF.


Meritev naključnosti generatorja naključnih števil je predstavljala eno izmed bolj zanimivih meritev

v tej diplomski nalogi. V SAL_UHF je pomembno,da je naključno generirano število res naključno

v primerih, kadar je v polju izpraševalnika prisotnih več značk hkrati ali kadar se med

izpraševalnikom in značko pošiljajo kodirana sporočila, na primer geslo za ukaz Kill, ki značko

trajno in nepovratno ugasne. Meritve generatorjev števil so pokazale, da je generatorje naključnih

števil težko realizirati. V naših primerih so vsi oscilatorji izkazovali bolj lastnosti psevdonaključnih

kot naključnih generatorjev. Boljše rezultate smo dosegli z dodatnim vezjem, ki je generirana

števila še dodatno premešalo.


7. LITERATURA

[1] Pleteršek Anton, Načrtovanje analognih integriranih vezij v tehnologijah CMOS in

BiCMOS, založba FE in FRI, Ljubljana, 2006

[2] Knaus Finkenzeller, RFID handbook Fundamentals and Applications in Contactless Smart

Card and Identification, Second Edition, Wiley, West Sussex, 2003

[3] EPCglobal, EPCTM RadioFrequency Identity Protocols, Class1 Generation2 UHF RFID

Protocol for Communications at 860 MHz – 960 MHz, Version 1.2.0

http://www.epcglobalinc.org/standards/uhfc1g2/uhfc1g2_1_2_0-standard-20080511.pdf

[4] Understanding the Gen 2 Smart Label Supply Chain: What Retail Supply Chain

Professionals Need to Know, Sheri Phillips, IBM Supply Chain Consulting Peter Bloch,

NCR Corporation – Systemedia Division Tammy Stewart, Texas Instruments,

http://www.ti.com/rfid/docs/manuals/whtPapers/wpGen2_Smart_Label_Supply_Chain.pdf

[5] Tips for RFID Smart Label Printing/Encoding, Best practices for improving performance,

uptime, and encoding success with RFID smart labels, Â©2007 ZIH Corp.

http://www.zebra.com/id/zebra/na/en/documentlibrary/whitepapers/rfid_smart_label.File.t

mp/WP13865L_Tips4RFIDSmartLabel.pdf

[6] http://www.idsmicrochip.com/

[7] M. Dichtl, J. D, Golić, High-Speed True Random Number Generation with Logic Gates

Only,

[8] Texas Instruments, What's An LFSR, 1996, Texas Instruments Incorporated

http://www.fpga.com.cn/freeip/LFSR.pdf


8. PRILOGE

8.1. Seznam slik

Slika 1.1: Pregled sistemov za avtomatsko identifikacijo .................................................................... 1

Slika 1.2: Primer črtne kode narejen z generatorjem na spletni strani

http://www.idautomation.com/java/linearservlet.html ......................................................................... 2

Slika 1.3: Tipični arhitekturi pametnih kartic. Spominska (Zgoraj), z mikroprocesorjem (Spodaj) ... 3

Slika 2.1: Načini komunikacije glede na smer in sočasnost ................................................................ 6

Slika 2.2: Primer 100% (na sredini) in 50% (spodaj) moduliranega signala .................................... 7

Slika 2.3: Simbolni prikaz komunikacije s spreminjanjem radarskega preseka .................................. 7

Slika 2.4: Osnovni blok diagram SAL_UHF ....................................................................................... 8

Slika 2.5: Blok diagram RFID dela SAL_UHF ................................................................................... 9

Slika 2.6: Blok diagram bloka GEN2 Protocol .................................................................................. 10

Slika 2.7: Blok diagram blokov SUPPLY, MEASURE in SPI .......................................................... 12

Slika 3.1: Blok diagram vezja za testiranje SAL_UHF ..................................................................... 14

Slika 4.1: Komunikacijska pot ........................................................................................................... 16

Slika 4.2: Diagram poteka .................................................................................................................. 17

Slika 5.1: Vezalna shema meritve ...................................................................................................... 19

Slika 5.2: Posnetek vhodnega signala ................................................................................................ 19


Slika 5.4: Graf frekvence oscilatorja F2X v odvisnosti od napajalne napetosti in temperature ........ 22

Slika 5.5: Graf prevajalnega razmerja oscilatorja F2X v odvisnosti od napajalne napetosti in

temperatur .......................................................................................................................................... 23


Slika 5.6: Graf frekvence oscilatorja F800 v odvisnosti od napajalne napetosti in temperature ....... 24

Slika 5.7: Graf prevajalnega razmerja oscilatorja F800 v odvisnosti od napajalne napetosti in

temperature......................................................................................................................................... 24


Slika 5.9: Spektralna gostota kod – kodni spekter ............................................................................. 26

Slika 5.10: Porazdelitev gostote kod z enakim številom ponovitev .................................................. 27

Slika 5.11: Spektralna gostota kod – kodni spekter ........................................................................... 28








Slika 8.1: Shema oscilatorja FIRO15, realiziranega s FPGA vezjem ................................................ 42

Slika 8.2: Shema vezja LFSR32, realiziranega s FPGA vezjem ........................................................ 43

Slika 8.3: Shema testne plošče, stran 1 .............................................................................................. 44



Slika 8.6: Končni načrt vezja, zgornja stran ...................................................................................... 47

Slika 8.7: Končni načrt vezja, spodnja stran ...................................................................................... 48

8.2. Seznam preglednic

Preglednica 5.1: Meritev ohlajenega merjenca .................................................................................. 21

Preglednica 5.2: Meritev merjenca pri sobni temperaturi ................................................................. 21

Preglednica 5.3: Meritev segretega merjenca .................................................................................... 22


Preglednica 8.1: Queryrep .................................................................................................................. 49

Preglednica 8.2: Ack .......................................................................................................................... 50

Preglednica 8.3: Query ....................................................................................................................... 50

Preglednica 8.4: Queryadjust ............................................................................................................. 51

Preglednica 8.5: Select ....................................................................................................................... 51

Preglednica 8.6: Nak .......................................................................................................................... 52

Preglednica 8.7: Req_rn ..................................................................................................................... 52

Preglednica 8.8: Read ........................................................................................................................ 53

Preglednica 8.9: Write ........................................................................................................................ 53

Preglednica 8.10: Kill ........................................................................................................................ 54

Preglednica 8.11: Lock ....................................................................................................................... 54

Preglednica 8.12: Access.................................................................................................................... 55

Preglednica 8.13: Blockwrite ............................................................................................................. 55

Preglednica 8.14: Blockerase ............................................................................................................. 56

8.15: Dodan bajt podatkov za CRC ................................................................................................... 57

8.16: Poslan je ukaz z napačnim CRC ............................................................................................... 57

8.17: Nepravilna dolžina ukaza .......................................................................................................... 57

8.18: Neobstoječi ukaz ....................................................................................................................... 57


8.3. Vezje FIRO

Slika 8.1: Shema oscilatorja FIRO15, realiziranega s FPGA vezjem


8.4. Vezje LFSR 32

Slika 8.2: Shema vezja LFSR32, realiziranega s FPGA vezjem


8.5. Testno vezje

Slika 8.3: Shema testne plošče, stran 1

Stran 44



Stran 46


Slika 8.6: Končni načrt vezja, zgornja stran


Slika 8.7: Končni načrt vezja, spodnja stran


8.6. Rezultati meritev dekoderja

V preglednicah so zapisani rezultati testiranja dekoderja. V tej diplomski nalogi so opisani samo ukai , ki so v standardu EPC-GEN2. Ostali

ukazi v tej diplomski nalogi niso obravnavani.

Preglednica 8.1: Queryrep

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok EPC_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 2 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 3 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 4 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 5 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 6 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 7 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 8 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 9 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No 10 Yes Yes Yes Yes Yes No 0 Yes Yes Yes Yes No


Preglednica 8.2: Ack

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok EPC_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 2 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 3 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 4 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 5 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 6 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 7 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 8 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No 9 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No

10 Yes Yes Yes Yes Yes No 1 Yes Yes Yes Yes No

Preglednica 8.3: Query

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok cl_cod EPC_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 2 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 3 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 4 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 5 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 6 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 7 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 8 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No 9 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No

10 Yes Yes Yes Yes Yes No Irregular 2 Yes Yes Yes Yes No


Preglednica 8.4: Queryadjust

Xilinx

Chip



Preglednica 8.5: Select

Xilinx

Chip




Preglednica 8.6: Nak

Xilinx Chip # RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok EPC_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes No No Yes No 5 Yes No No Yes No 2 Yes Yes No No Yes No 5 Yes No No Yes No 3 Yes Yes No No Yes No 5 Yes No No Yes No 4 Yes Yes No No Yes No 5 Yes No No Yes No 5 Yes Yes No No Yes No 5 Yes No No Yes No 6 Yes Yes No No Yes No 5 Yes No No Yes No 7 Yes Yes No No Yes No 5 Yes No No Yes No 8 Yes Yes No No Yes No 5 Yes No No Yes No 9 Yes Yes No No Yes No 5 Yes Yes Yes Yes No 10 Yes Yes No No Yes No 5 Yes No No Yes No

Preglednica 8.7: Req_rn

Xilinx

Chip



Preglednica 8.8: Read

Xilinx

Chip


Preglednica 8.9: Write

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok EPC_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 2 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 3 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 4 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 5 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 6 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 7 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 8 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 9 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes 10 Yes Yes Yes Yes Yes No 8 Yes Yes Yes No Yes


Preglednica 8.10: Kill

Xilinx

Chip


Preglednica 8.11: Lock

Xilinx

Chip



Preglednica 8.12: Access

Xilinx

Chip


Preglednica 8.13: Blockwrite

Xilinx

Chip



Preglednica 8.14: Blockerase

Xilinx

Chip


V nadaljevanju so prikazani rezultati testiranja namerno poškodovanih ukazov.


8.15: Dodan bajt podatkov za CRC

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok SAL_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 1 Yes Yes Yes Yes Yes No 6 Yes Yes Yes Yes No 2 Yes Yes Yes Yes Yes No 6 Yes Yes Yes Yes No

8.16: Poslan je ukaz z napačnim CRC

Xilinx

Chip

# RxstartRES RX_flag d_ser bcl cmd_ok cmd_nok SAL_cmd(x) RX_flag d_ser bcl cmd_ok cmd_nok 3 Yes Yes Yes Yes No Yes 6 Yes Yes Yes No Yes 4 Yes Yes Yes Yes No Yes 6 Yes Yes Yes No Yes

8.17: Nepravilna dolžina ukaza

Xilinx

Chip


8.18: Neobstoječi ukaz

Xilinx

Chip



8.7. Naslov študenta

Darko Štraus

Ulica Ruške čete 2a

2342 Ruše

e-mail: [email protected]

8.8. Vsebina zgoščenke

-UNI_Štraus_Darko_1983_93514005.pdf– ta dokument

-Program\*.* - datoteke programa za izvajanje meritev (za ogled datotek je

potreben program MPLAB)

http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1

406&dDocName=en019469&part=SW007002

-Testno_vezje\*.* - datoteke testnega vezja (za ogled datotek je potreben program

EAGLE)

http://www.cadsoft.de/

212traus Darko 1983 93514005.docx) · 2017. 11. 27. · opisane osnove delovanja RFID sistemov in...

Documents

Transcript of 212traus Darko 1983 93514005.docx) · 2017. 11. 27. · opisane osnove delovanja RFID sistemov in...