1 Non Ideal Op Amps Parameters - Naresuan University 1 Op Amp para.pdf ·...

305426 Medical Electronic Engineering Lab 1 1

ภาควชาวศวกรรมไฟฟา มหาวทยาลยนเรศวร

การทดลองท 1 Non Ideal Op – Amps Parameters

วตถประสงค

1. วดและค านวณคาแรงดนอนพตออฟเซทของออปแอมปได 2. วดหากระแสอนพตออฟเซทและกระแสอนพตไบอสของออปแอมปได 3. วดหาแรงดนอนพตสงสดของออปแอมปได 4. วดหาการเปลยนแปลงแรงดนเอาตพตสงสดของออปแอมปได 5. วดและค านวณคาอตราสลวของออปแอมปได 6. วดและค านวณคา Common-Mode Rejection Ratio (CMRR) ได 7. สามารถเปรยบเทยบความแตกตางระหวางออปแอมปในทางอดมคตกบในทางปฏบตได 8. สามารถใชงาน Voltage Offset Null เพอก าจด Offset Voltage ไดอยางถกตอง

เครองมอและอปกรณการทดลอง

1. ออปแอมปเบอร 741 1 ตว 2. ออปแอมปเบอร LF 351 2 ตว 3. มลตมเตอร 1 เครอง 4. ออสซลโลสโคป 1 เครอง 5. ฟงกชนเจนเนอเรเตอร 1 เครอง 6. แหลงจายแรงดนไฟตรง 1 เครอง 7. ตวเกบประจ 8. ตวตานทาน 100Ωx2, 1MΩ, 10KΩx2,100KΩx2, 1KΩ 1 ชด 9. ความตานทานปรบคาได K100,K10 10. สายตอวงจร

ทฤษฎ

ใน Data Sheet ของออปแอมปแตละเบอรจะมขอมลตาง ๆ ทผผลตก าหนด หรอทดสอบออกมา เพอประโยชนในการออกแบบวงจรของผใชงาน เนองจากในทางปฏบตโครงสรางในสวนอนพตของตวออปแอมปเองสงผลใหเกดคา Input Offset Voltage , Input Bias Current และ Input Offset Current ซงคาทงหมดทกลาวมาท าใหออปแอมปมความไมเปนอดมคต อกทงสรางปญหาขณะน าไปใชงานจรง โดยเมอน าไปใชงานกจะมผลท าใหแรงดนเอาตพตมคาผดพลาด และมผลกระทบอยางมากถาเปนวงจรทใชส าหรบสญญาณขนาดเลกและตองการความเทยงตรงแตกสามารถแกไขหรอลดคาดงกลาวไดโดยอาศยการออกแบบวงจรเพมเตม



Differential Input Resistance: Ri

เปนความตานทานอนพตระหวางขา Inverting Input และขา Non-Inverting Input ในทางอดมคต Z i มคาเทากบอนนต แตในทางปฏบตออปแอมปไมไดมคาดงกลาวออปแอมปบางตวอาจจะมคา 1 เมกกะโอหม หรอสงกวานน อยางไรกตามคานมกจะมก าหนดไวในคมอของโรงงานคมอผผลต ส าหรบออปแอมปทใชในการทดลองนคอเบอร 741 คาอนพตอมพแดนซจะมคาประมาณ 2 เมกกะโอหม

Zi

Zo

AVd

Vo

+VCC

-VCC

Vd

รปท 1 แสดงวงจรเทยบเคยงของออปแอมป

Output Impedance: Z 0

ในทางอดมคตมคาเทากบศนยโอหม แตในทางปฏบตคานอาจมคาไดถงหลายรอยโอหมส าหรบออปแอมป เบอร 741 จะมคาประมาณ 75 โอหม สวนออปแอมปเบอรอน ๆ จะมคาแตกตางกนออกไป

Input Voltage Range

เมออนพตถกตอไวทแรงดนคาเดยวกน แรงดนนจะเรยกวา Common-Mode Voltage (CMV) ส าหรบออปแอมปเบอร741 จะม Input Voltage Range ±13V (Max) หมายถงวาแรงดนอนพตจะสงไดไมเกน +13V หรอวาต าไมเกน –13V

Output Voltage Swing

คอการเปลยนแปลงแรงดนเอาตพตไดสงทสด ส าหรบ 741C จะม Output Voltage Swing = ±13V เมอ RL 2kΩ และ

แรงดน Supply = ±15V

Input Offset Voltage: U ios

เปนความตางศกยระหวางอนพตทง 2 ของออปแอมปซงมผลเนองมาจากการความไมสมพงษ (Mismatch) กนของแรงดน

ไบแอสระหวางขาเบสกบขาอมตเตอรของทรานซสเตอรทภาคอนพตขยายผลตางของตวออปแอมปนนเอง เราสามารถเขยน

วงจรเทยบเคยงของออปแอมปโดยมผลลพธของ Input offset Voltage ดวยการสมมตเปน Error Voltage Source ทอนพต

ของออปแอมปดง



รปท 2 แสดงผลของออปแอมปในทางปฏบต

รปท 2 แสดงผลของออปแอมปในทางปฏบต

รปท 3 รปวงจรสมมลของออปแอมป

คา Input Offset Voltage (U ios ) นจะมคาเปนบวกหรอลบกไดคา U ios นในออปแอมปแตละเบอรจะมคาไมเทากนตวอยางเชน U ios (741C) = 6 mV (Maximum) หรอ U ios (714C) = 150 μV (Maximum) เนองจาก 741C เปนออปแอมป

แบบ Precision



จาก

ถาเราตออนพตลงกราวด (ui = 0) ในทางทฤษฎเอาตพต ua จะตองมคาเทากบศนยดวย แตในทางปฏบตจะไมเปนเชนนน

เนองจาก Input offset Voltage นนเอง แรงดน ua ในขณะท ui = 0 นเราเรยกวา “Output Offset Voltage: uao ”

โดยค าจ ากดความแลว Input offset Voltage (uios ) จะหมายถงขนาดของแรงดนทระหวางขาอนพตของออปแอมปทสงผลให

แรงดนเอาตพต(ua ) มคาเปนศนยหรอแสดงเปนสมการไดวา

( )|

แตเมอเราวเคราะหแลว กจะหมายถง Input offset Voltage เปนขนาดของแรงดนท Input offset Voltage Source ออปแอมปแตละเบอรจะมคา Input offset Voltage แตกตางกนซงกพจารณาไดจาก Data Sheet ของออปแอมปเบอรนนส าหรบขนาดของ Output Offset Voltage นนขนอยกบโครงสรางของวงจรและคาของอปกรณทตออยกบออปแอมปตวนนยกตวอยางวงจรขยายแบบกลบเฟสในรปท 4

รปท 4 วงจรขยายแบบกลบเฟสเมอเกด Input Offset Voltage

จากวงจรเราสามารถหาคาแรงดนเอาตพต (uao) ไดจาก

(

)

ถาก าหนดให R1 = 1k Ω, Rf = 100k Ω และออปแอมปตวนม uios = 6mV จะได

VmVuao 6.0601001



นนคอจะเหนไดวา ในขณะท ui = 0 ทเอาตพตจะมแรงดนออกมาถง 0.6V ซงแรงดนขนาดนจะมผลตอการใชงานจรงเปนอยาง

มาก แตกจะเหนไดวาถาคา Rf ลดลงเหลอ 10 kΩ ขนาดของ uao กจะลดลงเหลอ 60mV เชนเดยวกน ถา Rf = 1MΩ เราจะ

เหนไดวา uao จะมขนาดถง 6V

Offset Voltage Compensation

ออปแอมปโดยทวไปแลวจะมจดตอเตรยมไวเพอตอกบตวตานทานปรบคาไดเพอใชในการปรบ Offset Voltage ดวยแตวธการตอตวตานทานปรบคาได เขากบออปแอมป เพอปรบ Offset Voltage นจะมหลกการทคลายคลงกนแตไมเหมอนกนทงหมด ดงนนเพอความแนนอนจงตองดการตอจากในดาตาชตเปนหลก เชน 741 จะมขาตอเตรยมไวส าหรบปรบแรงดนออฟเซทโดย

การตอ POT ในต าแหนงทระบมาใน Data Sheet เรยกวาขา OFFSET NULL (N1) และขา OFFSET NULL (N2) โดยวธ

ปรบนนจะตองตอวงจรปรบแรงดนเขากบขา N 1 และขา N 2 ชวงระดบแรงดน offset ทปรบไดเรยกวา Offset Voltage Adjustment Range

-

+

N2N1 10kΩ

741

-V

-

+

N2N1

10kΩ

741

+V

รปท 5 รปท 6

ออปแอมปแตละเบอรนนใชคาความตานทานแตกตางกนไปตามรปท 5 และรปท 56 ส าหรบ 741 จะม Offset Voltage Adjustment Range ±15mV เมอใช POT ขนาด 10k โดย การปรบศนย (Null Adjustment) คอการปรบแรงดนออฟเซตดวยการปอนไฟตรงคานอย ๆ คาหนงชดเชยใหกบอนพต (ขา+ หรอขา- กได) เพอใหแรงดนเอาทพตเทากบศนย

-

+

Vo

R2

R1

100Ω

100Ω

50kΩ

+VCC

-VCC

รปท 7 การปรบแรงดนออฟเซตทางขาอนพต + ในกรณทปอนขาสญญาณอนพต Vi ทขาอนพต –



-

+

Vo

R2

R1

50kΩ

+VCC

-VCC 100ΩVi

รปท 8 การปรบแรงดนออฟเซตทางขาอนพต - ในกรณทปอนขาสญญาณอนพต Vi ทขาอนพต +

Input Bias Current: IB and Input Offset Current: Ios

ในการใชงานออปแอมปนนหากเราตออนพตทงสองขางลงกราวดจะพบวามกระแส I(-) ไหลเขาสขา Non-Inverting Input อนเนองมาจากทรานซสเตอรทขาอนพตทงสองของออปแอมปตองการกระแสไบแอสตรงในการท างาน ซงจาก Datasheet ของอปกรณจะพบวา Input Bias Current หรอ IB หาไดจากคาเฉลยของกระแสทไหลเขาขาอนพตทงสองของตวออปแอมป

สวนผลตางของ I(-) และ I(+) จะเรยกวา Input Offset Current หรอ Ios

| |

Input Offset Current หมายถงผลตางของกระแสทไหลเขาสขาอนพตทงสอง ซงยงท าใหแรงดนเอาตพตมคาเปนศนย

โดยทวไป Ios จะอยในชวง pA ถง nA

จากสมการทงสองทกลาวมาจะไดวาทขา Inverting Input จะได Inverting Input Bias Current

และทขา Non-Inverting Input จะได Non-Inverting Input Bias Current



รปท 9 แสดงการค านวณเพอหาคา Output Error Voltage ของวงจรขยายแบบกลบเฟส

จากวงจรก าหนดให uos = 0V, Ios = 0mA และ IB = 100nA เมอท าการหาคา Output Error Voltage; จะได ดงนแรงดน

ทตกครอม R1 จะเทากบ 0V ท าใหไมมกระแสไหลผาน R1ดงนนกระแส I(-) กจะตองไหลจากเอาตพตผาน Rf เขาสขา

Inverting Input ดงนน จะหาไดจาก

ดงนนแสดงใหเหนวาถงแมออปแอมปจะม uos = 0V และ Ios = 0mA กตามแต Input Bias Current (IB) กสามารถท าใหเกด

คาผดพลาดทเอาตพตได ซงการแกไขนนจะท าไดโดยการตอตวตานทาน RP เพมเขาไปในวงจรระหวางขา Non-Inverting และ

กราวดโดยก าหนดให

10kΩ

10kΩ

-

++

-Vo

VA

รปท 10

การวดแรงดนออฟเซตทอนพต (VIOS)

วธท 1 ตอวงจรดงรปท 10 ปรบคาของ VA จนกวา VO มคาเทากบศนยโวลต

การปรบคาของ VA ในทางปฎบตนนกระท าไดยากเนองจากตวออปแอมปมความไวสงนนเอง (เนองจาก Open loop gain

มคาสงมาก) จะสงเกตไดวา VO จะกระโดดอยระหวางแรงดนอมตวตลอดเวลา



วธท 2 ตอวงจรดงรปท 11 ตวตานทาน R1 และ R2 (Feedback Network) ท าหนาทลดความไวของออปแอมปลง

-

+Vo

R2=10kΩ

R1=10kΩ

รปท 11

การวดท าไดโดยอานคาของ VO แลวหลงจากนน ท าการค านวณหาคา VIOS จากสมการดงตอไปน

oVRR

RV

IOS

21

1

โดยทจะสอดคลองตามเงอนไขดงตอไปน OARR 12

IOSIOS IRRRV 212 1

เมอ A 0 = Open Loop Gain

I ios = Input Offset Current

External Compensation of Offset Errors

สาเหตหลกของ Output Error Voltage เปนผลมาจากคาของ IB, IOS และ uios ซงเปนขนาดของกระแสและแรงดนดงนนจงม

ความเปนไปไดทเราจะสามารถใชแหลงจายกระแสตอเชอมในต าแหนงทเหมาะสมของวงจรเพอก าจดคาผดพลาดทอนพตเหลาน โดยวธนจ าเปนอยางยงทจะตองมการจ ากดขนาดคา Output Offset Error Voltage ใหอยในพกดทสามารถควบคมและปรบแตงคาไดโดยงาย ซงการตอวงจรเพมเขาไปจะตองมผลกระทบทเกดกบวงจรนอยทสด และตองสามารถแกปญหาของ Offset Error ไดโดยตรง

การออกแบบ Current Source Compensating Network



รปท 12 แสดงการตอแหลงจายกระแสเพอก าจดคา Offset Error

การตอแหลงจายกระแสเพมเขาไปทโนด A ของวงจรนนเพอก าจด Offset Error ของวงจรทเกดขน โดยกระแส Ik ท

เราจะตองจายเขาไปนนสามารถหาไดจาก

ดงนน

ซงแหลงจายกระแสทเราตองใชนนจะสามารถสรางไดจากแหลงจายแรงดนโดยก าหนดใหน าตวตานทาน Rk มาตออนกรมกบ

แหลงจาย US โดยคาของ Rk ทใชจะตองมคาทสงกวา R ทโหลดอย 10 เทา ดงวงจรตอไปน

รปท 13 เงอนไขของการสรางวงจรแหลงจายกระแส

จากวงจรจะได เมอ



แตเพอใหวงจรนอยในพกดความเพอทสามารถควบคมไดดงนนแรงดน US ควรปรบคาไดในชวง ±200mV ดงนนเราจะไดวงจร

แหลงจายกระแสดงตอไปน

รปท 14 แสดงวงจรแหลงจายกระแสทใชงานในทางปฏบต

จากวงจร ก าหนดใหกระแสทไหลผานตวตานทานปรบคาอยในชวง 1mA -10mA ดงนน

เมอ

แตเลอกใชคาความตานทาน

แรงดนทตกครอม

จะได (

) (

)

เพราะฉะนนจะไดวงจรเทยบเคยงของแหลงจายกระแสดงตอไปน



รปท 15 วงจรสมมลของแหลงจายกระแส

ซงหากพจารณาวงจรเทยบเคยงทไดหากเราน าวงทไดไปตอเพมเขาไปในวงจรขยายแบบไมกลบเฟส นนจะเหนไดวา Rk ของแหลงจายกระแสจะไปขนานกบ R1 ของวงจร ดงนนคา R1 ในวงจรจะเปลยนไปท าใหอตราขยายของวงจรเปลยนแปลงไป

ดวย

รปท 16 ลกษณะสมบตของวงจรขยายแบบไมกลบเฟสเมอชดเชย Offset ดวยแหลงจายกระแส

ซงวธการแกปญหา Offset ทเกดขนในวงจรลกษณะนเราจะอาศยวธการตอแหลงจายแรงดนเขาไปแทนแหลงจายกระแสในวงจรซงสามารถท าไดดงตอไปน

การออกแบบ Voltage Source Compensating Network

ออปแอมปกบ Offset Voltage Compensating Network ดงทแสดงในภาพขางลางน จะประกอบดวยตวตานทานปรบคาได

(Ra) ตวตานทาน Rb และ Rc ถาเราน าไปใชในวงจรขยายแบบกลบเฟส Compensating Network ควรตอกบขาอนพตไมกลบ

เฟสของออปแอมป ในวงจรท สามารถใชเปนวงจรขยายแบบไมกลบเฟสได ดงนน Compensating Network จงถกตอทขา

อนพตกลบเฟสของออปแอมป ซงตวตานทานปรบคาได (Ra) ตออยระหวาง +UCC และ -UEE โดยแรงดนทตกครอม Rc คอแรงดนทขาอนพตไมกลบเฟส U2 เราสามารถท าใหแรงดนท U2 เทากบ U1 ไดโดยการปรบ Ra นนคอ uios สามารถท าใหเปนศนยได และเปนผลให uo มคาเปนศนยดวย



รปท 17 การตอ Offset Voltage Compensating Network เขากบออปแอมป

ตวอยางเชน สมมตให uo มคาเปนบวก ซงบอกเปนนยวา U1 >U2 กรณนหมายความวา U2 ควรถกเพมจนกระทงมคาเทากบ

U1 ซงสามารถเพมไดโดยการปรบ Ra ไปทาง +UCC หรอกลาวอกนยหนงคอ ถา uo มคาเปนลบ กแสดงวา U2 >U1 จากนนจงท าการปรบ Ra ไปทาง –UEE จนกระทง uo ลดลงจนเปนศนย

การสรางความสมพนธระหวาง uios แหลงจายแรงดนและสวนประกอบของการชดเชย (Compensating) อนดบแรก จาก

วงจรเธวนนอยใหมองจากจด T กลบเขาไปหา Ra คาความตานทานสงสดของวงจรสมมลเธวนน Rmax จะปรากฎเมอต าแหนงของตวตานทานปรบคาไดอยกงกลางดงแสดงในรป (a) ดงนนแรงดนสงสดของวงจรสมมลเธวนน Umax จะมคาเทากบ +UCC

และ –UEE เมอตวตานทานปรบคาไดอย ณ ต าแหนงสงทสดและต าทสดตามล าดบ ดงแสดงในรป (b) และ รป (c)

รปท 18 (a) วงจรสมมลเธวนนส าหรบคาความตานทาน Rmax (b) และ (c) วงจรสมมลส าหรบแรงดน max



แหลงจายแรงดน +UCC และ –UEE มขนาดเทากนเพราะฉะนนใหเราแทนขนาดดวยแรงดน U ดงนน Umax=U ตอไปท าวงจร

ชดเชยอกครงโดยใชแรงดนเธวนนสงสดและความตานทานทแสดงในวงจรตอไปน แลวประยกตใชกฎของการแบงแรงดนกบวงจรจะได

U คอฟงกชนของแรงดนเธวนนสงสด Umax และคาความตานทานเธวนนสงสด Rmax แตคาของ U2 สามารถเปนคาเดยวกนกบ

uios ได จาก U1–U2 = uios ดงนนจะไดวา

ในสมการ ยงมตวแปรทยงไมทราบคาอย ใหเราท าการสมมตโดย Rb >Rmax >Rc เมอ

เหตผลของการสมมต

นกคอ กระแสไบอสในออปแอมปจะก าหนดใหคงทและมคาทนอยมาก (อยในชวงนาโนแอมป) เพราะฉะนนกระแสไบอสทขา

กลบเฟสของออปแอมปในวงจรจะมคาคงทและนอยมากตามไปดวย กระแสไบอสทขากลบเฟสและกระแสทไหลผาน Rc ไดมา

จากกระแสทไหลผาน Rb ซงกระแสทไหลผาน Rb จะมคานอยกวากระแสทไหลผาน Rc กตอเมอ Rb > Ra จงบอกเปนนยวา Rb > Rmax ดงนนการสมมตให Rb >Rmax >Rc จงดมเหตผล จากการสมมตสามารถกลาวไดวา

ดงนน สามารถเขยนสมการ uios ใหมไดดงน

เมอ

จากสมการจะเหนไดวา uios นน ไมขนอยกบขนาดของแหลงจายแรงดน +UCC และ -UEE

ตวอยาง ออกแบบ Compensating Network ส าหรบออปแอมปเบอร LM307 โดยจายแรงดนใหกบออปแอมป ±10V



(ก าหนดให LM307 ม Input Offset Voltage : uios สงสด 10mV )

วธท า LM307 ม Input Offset Voltage : uios สงสด 10mV

คาของแหลงจายแรงดนคอ

จากสมการ

ถาเลอก

จะได

เลอก เมอ

ดงนน

ถาไมม Potentiometer คา 4kΩ เราอาจใชคาทนอยกวาได เชน 3kΩ ทงนเนองจาก เงอนไข คอ Rb = 10Rmax เมอ

ดงนนถาเลอกใช Ra = 3kΩ จะยงคงเปนไปตามเงอนไขทก าหนดไว

Slew Rate: SR

เปนอตราสงสดของการเปลยนแปลงแรงดนเอาตพตตอเวลา มหนวยเปน โวลตตอวนาท สามารถแสดงเปนกราฟไดดงรปท 19 และสามารถหาคาไดจาก

|

V/s

คาอตราสลวจะท าการทดสอบท Unity Gain (+1) ซงจะเปนคาคงทของออปแอมปแตละเบอร ในการเลอกออปแอมปใชงานดานความถตองน าคา SR มาพจารณาดวย เพราะถาแรงดนตองการความชนซงมคาสงกวา SR มากกจะเกดความผดเพยนขนได



รปท 19 การเปลยนแปลงแรงดนเอาตพตของออปแอมป 741

รปท 20 ผลของการสลวส าหรบสญญาณสเหลยมและไซน



พจารณาสญญาณอนพต เปลยนแปลงระดบของ V i ขนอยกบความถ (f) และขนาดของ V p ซงอตราการเปลยนแปลง

ระดบสงสดของ V i หาไดจาก pfV2 ถาคาอตราดงกลาวมคามากกวาอตราสลวของออปแอมป ผลจะปรากฏวาสญญาณเอาทพต V o จะเปลยนรป (Distortion) หรอเพยนไปจากสญญาณ V i ทงนเพราะ V 0 ไมสามารถตดตามการเปลยนแปลงระดบของ V i ได เนองจากการเปลยนแปลงของ V 0 จะมคาสงสดไดเทากบอตราสลวของออปแอมปเทานน

ดงนนถา pfV2 มคาสงสดกวาอตราสลวของออปแอมปมากขนเทาใดจะพบวา V 0 จะมรปรางใกลเคยงรปสามเหลยมมากขนเทานน

pmax

Vf2 อตราสลว

ดงนน ความถสงสดท V O ไมเกดการลดทอน (f max ) = อตราสลว / p

V2

Gain-Bandwidth Product: GB

เปนคา Bandwidth ของออปแอมปเมอ Gain ลดลงเปน 1 บางครง Gain-Bandwidth Product อาจเรยกเปน Closed-loop Bandwidth, Unity Gain Bandwidth หรอ Small-Signal Bandwidth

Common-Rejection Ratio: CMRR

CMRR เปนคณสมบตอยางหนงของออปแอมปทไดมาจากภาคอนพต ทเปนดฟเฟอรเรนเชยลแอมป หมายความวาหากสญญาณทเขามายงขวอนพตทงสองมเฟสตรงกนขนาดเทากน (สวนสญญาณแบบนเรยกวาอยในคอมมอนโหมด)

สญญาณทงสองนจะถกก าจดทงไป ดงนนเอาทพตจะเปนศนย (สวนสญญาณทมขนาดตางกนหรอมเฟสแตกตางกนจะเรยกวา อยในดฟเฟอเรนเชยลโหมด)



รปท 21

CM

D

A

ACMRR

AD = Differential Gain, ACM= Common-Mode Gain

คา CMRR ของออปแอมปยงมคาสงเทาไร หมายความวาสญญาณรบกวนจะถกก าจดมากขนเทานน

เอกสารอางอง

[1] มนตร ศรปรชญานนท. เอกสารประกอบการสอนวชา 222210 การออกแบบวงจรอเลกทรอนกส. สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ กรงเทพฯ.

[2] Clayton, George Burbridge. Operational Amplifiers, 2nd ed. Butterworth & Co (Publishers) Ltd, 1979.

[3] Dostál, Jirí. Operational amplifiers. (Studies in electrical and electronic engineering; v. 4). Elsevier scientific publishing company, 1981.

[4] Stata, Ray. User’s Guide to Applying and Measuring Operational Amplifier Specifications (AN – 356

Application Note). Analog Devices.

[5] Ramakant A. Gayakwad , Op-Amps and Linear Integrated Circuits, Prentice Hall International

Edition, 4th Edition, 2000.

การทดลอง

ตอนท 1 Input Offset Voltage, Input Offset Current และ Input Bias Current



รปท 22 วงจรทใชส าหรบหา Input Offset Voltage, Input Offset Current และ Input Bias Current

1.1 ตอวงจรตามรปท 22 โดยใชออปแอมปเบอร 741 จายแรงดน Supply 15 V ใหออปแอมปท างาน 2 – 5 นาทกอนท าการทดลอง

1.2 ลดวงจร R3 และ R4วดแรงดน UO ค านวณหาคาแรงดนอนพตออฟเซทจาก

[

]

บนทกคาลงในตารางท 1

1.3 วดแรงดน UO โดยไมตองลดวงจรตวตานทาน ค านวณหาคากระแสอนพตออฟเซทจาก

[

] [ ]

ใชคา Uios จากขอ 1.2 บนทกคาลงในตารางท 1

1.4 ลดวงจร R3 วดแรงดน UO ค านวณหาคา I(+) จาก

[

] [ ]

ใชคา Uios จากขอ 1.2

1.5 ลดวงจร R4วดแรงดน UO ค านวณหาคา I(-) จาก

[

] [ ]



ใชคา Uios จากขอ 1.2

1.6 ค านวณหาคากระแสอนพตไบแอสจาก

| |

บนทกคาลงในตารางท 1

1.7 เปลยนออปแอมปเปนเบอร LF 351 แลวทดลองซ าขอ 1.1 – 1.6

1.8 เปรยบเทยบคาทไดกบคาทระบใน Data Sheet

ตารางท 1 ตารางบนทกผลการทดลองตอนท 1

Uios Iios IB

Data sheet ทดลอง Data sheet ทดลอง Data sheet ทดลอง 741 351

ตอนท 2 Offset Voltage Adjustment Range

รปท 23 วงจรส าหรบปรบ Offset Voltage

2.1 ตอวงจรตามรปท 23 ใชออปแอมปเบอร 741 ซงก าหนดใหวงจรมอตราขยายเทากบ – 1 จายแรงดน Supply ± 15 V

2.2 วดแรงดน uo แลวท าการปรบ VR จนแรงดนเปน 0 สามารถท าไดหรอไม เพราะเหตใด

………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………



2.3 เปลยนออปแอมปเปนเบอร LF351 แลวทดลองซ าตามขอท 2.1-2.2

………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………

2.4 จากรปท 1.4 ถาท าการตอวงจรโดยทไมก าหนดอตราขยายใหกบออปแอมป (ตอขาอนพตทงสองลงกราวด) กอนท าการปรบ Offset Voltage จะสามารถปรบคา Offset Voltage ไดหรอไม เพราะอะไร

………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………

ตอนท 4 Input Voltage Range

รปท 24 วงจรทใชส าหรบวดหา Input Voltage Range

4.1 ตอวงจรตามรปท 24 โดยใชออปแอมปเบอร 741 และปรบ Ui ไวทแรงดนต า ๆ

4.2 ท าการปรบแรงดน Ui วดแรงดน Ui กอนทแรงดน Uo อมตว

แรงดนอนพตทางดานบวกมคา = …………….. V

4.3 เปลยน Ui เปนคาลบแลวท าการปรบแรงดน Ui วดแรงดน Ui กอนทแรงดน Uo อมตว

แรงดนอนพตทางดานลบมคา = …………….. V

4.4 เปลยนออปแอมปเปนเบอร LF 351 ทดลองซ าขอ 4.2 – 4.3

แรงดนอนพตทางดานบวกมคา = …………….. V

แรงดนอนพตทางดานลบมคา = …………….. V


…………………………………………………………………………………………………………………………………



ตอนท 5 Output Voltage Swing

รปท 25 วงจรทใชส าหรบวดหา Output Voltage Swing

5.1 ตอวงจรตามรปท 25 โดยใชออปแอมปเบอร 741

5.2 วดแรงดน +Usatและ -Usat

+Usat = ……………. V

-Usat = ……………. V


+Usat = ……………. V

-Usat = ……………. V


…………………………………………………………………………………………………………………………………

ตอนท 6 อตราสลว

6.1 วดคาอตราสลว ( Slew Rate)

-

+

Vo

10kΩ

10kΩ +15V

-15V

2

34

76

CH1

CH2

Vin = Sine 5 Vpp 1kHz

Vi



รปท 26

6.2 ตอวงจรตามรปท 26 โดยใชออปแอมปเบอร 741 ปอนไฟ V15Vcc

ท Vi ปอน Square Wave ใหไดความถ 10 KHz Amplitude = 5 Vp-p

ΔVO

Δt

VO

Vi

รปท 27

6.3 สงเกต iV และ OV ท OSCILLOSCOPE บนทก Wave Form iV และ OV ลงในกราฟ

6.4 วดคา Vp-p OUTPUT และค านวณคา OV , OV = …………………… Vp-p

6.5 วดคา T ของ VO และบนทกคา T , T = …………………………. S

6.6 จาก V และ T ทวดไดค านวณหาคา SLEW RATE TV SLEW RATE = ………………………. SV /




OV = …………………… Vp-p

T = …………………………. S

SLEW RATE = ………………………. SV /


…………………………………………………………………………………………………………………………………



ตอนท 10 หาคา Common-Mode Rejection Ratio [CMRR]

-

+

Vo

R2=100kΩ

R1=100kΩ +12V

-12V

2

34

76

R3=100kΩ

R4=100kΩ

Vi

รปท 28

สตรการค านวณเบองตน Differential Gain = 3412 RRRRAd

Common-Mode Gain 1VVA Ocm

Common-Mode Rejection Ratio )A/Alog(20]dB[CMMRond

10.1 ตอวงจรตามรปท 28 ปอนไฟ VVcc 12 และปอน Vi เปน Sine Wave ใหไดความถ 100 ZH

10.2 ปรบคา Amplitude ของ Vi โดยใชโวลทมเตอรวด rmsV อยางนอยทสด 2 rmsV

10.3 วดคา OV โดยใช AC โวลทมเตอร

OV = ………………………… rmsV

10.4 ค านวณคา Common Mode Gain iOcmVVA

Acm = ……………………………………….

ค านวณคา CMRR ของวงจร

12 RRAd ………………………….

CMRR = ……………………….dB

10.5 เปรยบเทยบคาทไดกบทระบใน Data Sheet

…………………………………………………………………………………………………………………………………



สรปผลการทดลอง

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

…………………………………………………………………………………………………………………………………

ค าถามทายการทดลอง

1. วเคราะหผลการทดลองคา PARAMETER ตาง ๆ ของ OP-AMP เบอร 741A เปรยบเทยบกบขอมลจาก Datasheet ของ OP-AMP เบอรนวาคาแตละคาททดลองนนอยในพกด (RATED) ของมนหรอไม ถาไมถกตองตามพกด จงใหเหตผลของสงของสงทผดพลาด

2. วเคราะหผลการทดลองคา PARAMETER ตาง ๆ ของ OP-AMP เบอร LF351 เปรยบเทยบกบขอมลจาก Datasheet ของ OP-AMP เบอรนวาคาแตละคาททดลองนนอยในพกด (RATED) ของมนหรอไม ถาไมถกตองตามพกด จงใหเหตผลของสงของสงทผดพลาด

1 Non Ideal Op Amps Parameters - Naresuan University 1 Op Amp para.pdf ·...

Documents

Transcript of 1 Non Ideal Op Amps Parameters - Naresuan University 1 Op Amp para.pdf ·...