1 Microeletrônica Germano Maioli Penello germano/Microeletronica%20_%202015-1.html Sala 5145 (sala...
-
Upload
marco-antonio-de-sequeira-castilho -
Category
Documents
-
view
233 -
download
14
Transcript of 1 Microeletrônica Germano Maioli Penello germano/Microeletronica%20_%202015-1.html Sala 5145 (sala...
1
Microeletrônica
Germano Maioli Penellohttp://www.lee.eng.uerj.br/~germano/Microeletronica%20_%202015-1.html
Sala 5145 (sala 17 do laboratorio de engenharia elétrica)
2
Visão geral do curso
• Introdução CMOS• Substrato• Cálculo de resistência• Junção PN• Regras de design – poço• Camada metálica• Regras de design – camada metálica• Resistência de contato• Exemplos de leiaute• Camada ativa e de polisilício• Conectando os fios• Regras de design – MOSIS• Dispositivos (resistores, capacitores, MOSFETs)• Características do MOSFET• Técnicas de fabricação e processamento
Níveis de abstração
3
Lei de Moore
http://en.wikipedia.org/wiki/Moore%27s_law
286386
Pentium 4
Transistores com dimensões menores que 20 nm!
4
Lei de Moore
http://en.wikipedia.org/wiki/Moore%27s_law
286386
Pentium 4
Transistores com dimensões menores que 20 nm!
http://cvseventh.com/111569/images-bacteria-viruses/
5
Projetando CMOSEspecificação do circuito
(entradas e saídas)
Cálculos e esquemático
Simulação do circuito
Leiaute
Simulação com parasitics*
Circuito dentro das especificações?
Fabricação do protótipo
Testes e avaliações
Circuito dentro das especificações?
Produção
Circuito dentro das especificações?
*Parasitics – capacitância e indutância parasíticas; junções pn e seus problemas
Problemaespec.
Problemafabricação.
6
Fabricação
• Circuitos integrados CMOs são fabricados em bolachas (wafers) de Si.
• Cada bolacha contém diversos Chips (die)
http://en.wikipedia.org/wiki/Wafer_%28electronics%29
O diâmetro mais comum de bolacha de Si é de 300 mm (12 in)
Ex. de bolachas de 2, 4, 6 e 8 in
7
Processamento – diodo
http://jas.eng.buffalo.edu/education/fab/pn/diodeframe.html
8
CMOS - Presente
• 95% dos CIs são de tecnologia CMOS• Fabricados em área pequena• Baixo consumo• Alta frequência• Manufaturabilidade (baixíssimos defeitos
de fabricação)• Baixo custo• Escalonamento
9
SPICESimulation program with an integrated circuit enphasis
Simulador open source (licença BDS*) de circuitos analógicos desenvolvido na Universdade da Califórnia, Berkeley
Usado em projetos de circuitos integrados e também de dispositivos discretos para prever o funcionamento do circuito
Projeto de CI-Não é possível usar um breadboard-Alto custo de etapas fotolitográficas e outras etapas de manufatura-SPICE é importante para diminuir os custos de processamento. Verifica-se o funcionamento do circuito antes da sua fabricação.
*http://pt.wikipedia.org/wiki/Licen%C3%A7a_BSD
10
Fabricação de dispositivosResistores
Capacitores
MOSFET
11
Etapas recorentes
12
Sala limpaTodas as etapas recorrentes são feitas em um ambiente controlado chamado de sala limpa.
A sala limpa foi inventada para determinar a idade da terra! (quantidade de chumbo em meteoritios)
http://www.astropt.org/2014/08/21/cosmos-setimo-episodio/
Indispensável na fabricação de CI, ela também é usada na industria farmacêutica, em áreas de biotecnologia, e outras áreas sensíveis à contaminação.
http://www.motherjones.com/environment/2014/04/cosmos-neil-tyson-lead-industry-science-denial
13
Sala limpa
Turbulenta Laminar
http://en.wikipedia.org/wiki/Cleanroom
Ambiente normal - 35,000,000 partículas/m3 com tamanhos acima de 0.5m
Sala limpa (ISO 1) – 12 partículas/m3 com tamanhos abaixo de 0.3m
14
Sala limpaAmbiente controlado: temperatura, umidade, fluxo de ar, descargas eletrostáticas, baixa quantidade de poluentes, poeira, partículas suspensas, vapores químicos
A roupa é para proteger a sala limpa do usuário!
Os móveis são feitos de materiais que não liberem partículas (teflon, aço inox)
15
Sala limpa (sala amarela)
Sala onde a luz ambiente não contém radiação UV.
O fotorresiste é sensível à radiação UV e pode ser manuseado nesta sala sem preocupação.
16
Substrato – processamento
5 cm
2 cm2 cm
3 mm
Apenas como exemplo! Estes substratos não são de Silício!
17
Poço
http://jas.eng.buffalo.edu/education/fab/invFab/index.html
18
Poço
Primeira camada a ser fabricada no circuito integrado CMOS
19
Substrato e poçoOs circuitos CMOS são fabricados num substrato de Si.Dopante tipo-n (P - fósforo)Dopante tipo-p (B - Boro) – substrato mais comum de ser usado em CI CMOS
No substrato tipo-p, NMOS são fabricados diretamente, enquanto PMOS são fabricados em um poço-n.
O substrato ou o poço são chamados de corpo do MOSFET.
Normalmente, uma camada epitaxial de Si é crescida antes do processamento. Não faremos distinção entre essa camada e o próprio substrato.
Um processamento que usa o substrato tipo-p com um poço-n é chamado “processo poço-n” (“n-well process”). Um processamento que usa o substrato tipo-n com um poço-p é chamado “processo poço-p” (“p-well process”).
20
Diodo parasíticoUm poço-n num substrato tipo-p forma um diodo
Para evitar que este diodo seja polarizado diretamente (conduza corrente), o substrato é normalmente o ponto de menor tensão do circuito (aterrado).Idealmente, não existe corrente fluindo no substrato.
21
Resistor (poço-n)
Além de ser usado como o corpo do PMOS, o poço pode ser usado como um resistor.
Se as tensões nos terminais do resistor forem maiores que a tensão do substrato, podemos evitar que o diodo parasítico seja polarizado diretamente.
22
Procesamento do poçoAcompanhe os três primeiro passos do applet
• Oxidação• Depósito de fotorresiste• Iluminação seletiva• Remoção seletiva do fotorresiste• Remoção do óxido• Dopagem
http://jas.eng.buffalo.edu/education/fab/invFab/index.html
23
ProcesamentoAcompanhe os três primeiro passos do applet
Com o substrato completamente limpo, a primeira etapa é a de crescimento de óxido (SiO2 – também chamado de vidro! Excelente isolante elétrico).
24
ProcesamentoAcompanhe os três primeiro passos do applet
Com o substrato completamente limpo, a primeira etapa é a de crescimento de óxido (SiO2 – também chamado de vidro! Excelente isolante elétrico).
Si puro em contato com O2 tem como resultado:
Si + O2 SiO2
Para que o SiO2 tenha excelentes propriedades elétricas e para controlar precisamente a sua espessura, existem dois métodos de crescimento de óxido.
Método molhado – crescimento mais rápido, mas pior qualidade elétricaMétodo seco – crescimento mais lento, mas melhor qualidade elétrica
25
Crescimento de SiO2
Requer um ambiente com altas temperaturas (~1000 oC)
Consome Si do substrato durante o processo de crescimento
26
Crescimento de SiO2
Requer um ambiente com altas temperaturas
Consome Si do substrato durante o processo de crescimento
Pro efeito de interferência de luz, dá para se estimar a espessura do óxido apenas analisando a sua cor! Mesma explicação do efeito de coloração observada quando existe óleo derramado sobre a água na rua.
27
FotorresisteSpin coating - spinner
https://www.youtube.com/watch?v=CyExUbrWT9A
28
Fotorresiste (PR)•Pre-cozimento
Substrato sem umidade facilita a aderência do PR
•Spin coating
Camadas bem homogêneas de PR por todo o substrato (~m)
•Cozimento suave
Remover o solvente do PR. Converter PR de líquido para sólido.
•Iluminação seletiva
PR iluminado se torna solúvel (revelação positiva)
•Revelação
PR iluminado é removido (revelação positiva)
•Cozimento duro
Fortalecer o PR para não ser removido com ácido
29
Remoção do óxidoApenas a região exposta (sem fotorresiste), é atacada pelo ácido!
Normalmente utiliza-se ácido fluorídrico (HF) para a remoção do óxido.Buffered oxide etch (BOE) – H20:HF - 6:1
Desenho fora de escala!
Tanto o óxido quanto o fotorresiste servem para proteger o substrato na etapa de difusão que seguirá no próximo slide.
30
Difusão Difusão de átomos doadores (tipo-n). Qual o elemento químico utilizado?
31
Difusão
Difusão de átomos doadores (tipo-n).
Elemento da coluna V da tabela periódica
P - Fósforo.
Note que a difusão ocorre também embaixo do fotorresiste protetor
32
Difusão Note que a difusão ocorre também embaixo do fotorresiste protetor
O tamanho final do poço-n não é exatamente igual ao da máscara fotolitográfica.
As companhias que fabricam os chips podem aumentar ou diminuir as máscaras para compensar este efeito.
Após a remoção do fotorresiste, ficamos apenas com o substrato e o poço-n
33
Leiaute do poço-nO leiaute das máscaras fotolitográficas é feita consideranto a visão superior. Um dos pontos chaves do leiaute é o fator de escala. Ex.:Dimensões mínimas = 50nmQuadrado de 10x10 (adimensional) tem seus lado de 500nm desprezando a difusão lateral e outras imperfeições.
Usar números inteiros para desenhar o leiaute simplifica o processamento.
Vista superior
Seção reta
34
Regras de design (poço-n)Existem regras que determinam o espaçamento e tamanho mínimos requerido para todas as camandas do processamento CMOS!
O engenheiro de processo é quem especifica essas regras e também quem projeta o CI. As regras variam dependendo da tecnologia usada (processos com fator de escala 1m tem diferentes regras de processos com fator de escala de 50nm)
35
Regras de design (poço-n)A medida que o leiaute fica mais e mais complicado, programas computacionas que verificam se as regras de design não são violadas são fundamentais.
O tamanho mínimo pode ser devido à qualidade de criar padrões no fotorreste enquanto que o espaçamento mínimo pode ser devido ao transistor npn parasítico.
Veremos as regras de design mais adiante no curso!
36
ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.
Lembrando:
A resistência de um material depende do propriedades intrínsecas do material e da sua geometria.
Propriedade do mateiral: ResistividadeGeometria: Comprimento e área de seção reta
37
ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.
A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.
38
ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.
A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.
E o fator de escala?
39
ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.
A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.
E o fator de escala?O valor projetado não é alterado pelo fator de escala!
40
Resistência de folhaUma grandeza comum é a resistência de folha de um material. Ela é utilizada em sistemas de filmes finos e implica que o fluxo de corrente se dá ao longo do plano da folha, e não perpendicular a ela.
Unidade de Rs : /sq ou /
Esta unidade serve para evitar a confusão entre a resistência de folha e a resistência
Ex. Um quadrado com Rs = 100 /sq tem resistência de 100 .Um retângulo de lado 3 e comprimento 1 do mesmo material tem resistência de 300
41
Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?
Qual a resistência desta configuração se Rs = 100 /sq?
42
Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?
Qual a resistência desta configuração se Rs = 100 /sq?
Seria 100 x 3 = 300
Mas se pensarmos no caminho que a corrente percorre neste plano, perceberemos que ela não preenche todo o quadrado da quina!
43
Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?
Qual a resistência desta configuração se Rs = 100 /sq?
Seria 100 x 3 = 300
Mas se pensarmos no caminho que a corrente percorre neste plano, perceberemos que ela não preenche todo o quadrado da quina!
44
Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?
Qual a resistência desta configuração se Rs = 100 /sq?
A resistência da quina é aproximadamente 0.6 Rs
A resistência total entre os pontos A e B é de 2.6 /sq
Mas o valor de resistência de folha não é tão preciso! Dependendo do processo, a resistência pode variar significativamente!
45
Leiaute de quinasPara evitar os problemas mostrados no slide anterior, evita-se fazer resistências com quinas (cantos). Um método preferível é de conectar resistores retangulares com fios.
Desta maneira, podemos ter uma maior confiabilidade no valor dos resistores projetados.
Ex.: Ganho de um op-amp depende da razão de resistores. Se os valores das resistências projetadas não fo igual ao da resitência medida no circuito, o projeto não será bem sucedido.
46
Resistor de poço-nAo longo do curso veremos as diversas camadas, não se preocupe por agora.
Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.
47
Resistor de poço-nAo longo do curso veremos as diversas camadas, não se preocupe por agora.
Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.
48
ExemploCalcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k/sq.
49
ExemploCalcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k/sq.
50
ExemploCalcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k/sq.
51
ExemploCalcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k/sq.
Note como o valor do resitor não é muito preciso!
52
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
53
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
Por que a seção reta não é perfeitamente retangular?
54
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
55
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
56
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
Por que a seção reta não é perfeitamente retangular?
57
ExercícioPara o leiaute abaixo, faça um esboço da seção reta nas duas linhas indicadas. Existe junção pn parasítica? Se sim, onde? E transistor parasítico? Se sim, onde?
58
ExercícioProjete um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.
Largura mínima do poço-n = 12
Distância mínima entre poço-n = 6
59
ExercícioProjete um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.
60
Trabalho para o dia 08/09Projete um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.
http://www.staticfreesoft.com/index.html
Programa gratuito para criar leiautes e esquemáticos. Simula o leiaute em conjunto com o SPICE.
Façam este exercício seguindo as regras de design do programa! Me apresentem os resultados na aula depois do feriado. Farei perguntas sobre o software e sobre as regras de design do programa. Utilizem a tecnologia MOCMOS que segue a regra de design do MOSIS.
61
https://www.mosis.com/files/scmos/scmos.pdf
http://cmosedu.com/videos/electric/electric_videos.htm
Tutoriais do electric:
https://www.youtube.com/watch?v=9XkMwzGdE_k&list=PL9CB40DA3A8B7BCA2&index=1
http://cmosedu.com/videos/electric/tutorial1/electric_tutorial_1.htmSiga este tutorial para ajustar as configurações que usaremos ao longo do curso!
Vídeos:
Regras de leiaute do MOSIS