``ÿ ÿ ' ææðóðµóµ^^ ' ' úúû÷û¶÷¶RTOS ççHH Presentation.pptx Author maruyama...

Copyright©KERNELON SILICON 2010 All right reservedCONFIDENTIAL

RTOS

Exploiting Virtual Queue for Implementing a High Performance RTOS in Hardware


1.  CPU

 

  TCP/IP

2.  TCP/IP TOE)

>  LSI

> 

>  TCP/IP

→

TCP/IP

我我々々のの実実験験　　50MHzののARMででののTCP/IP性性能能

・・・・・・・・・・わわずずかか11Mbps

　　400MHz （（ARMのの限限界界））ででもも 88Mbps


TCP/IPフファァーームムウウェェアアのの分分析析

3

RTOS処理

市販Firmware TCP/IP実行時の各プロセスのCPU占有時間

TCP チェックサムプロトコル処理

プロトコル処理以外の処理をハードウェア化し高速化

プロトコル処理

ARTESSO

11%10%

15%TCP

32%

RTOS

32%

93%

3%

RTOS4%

ARTESSO

CPUがプロトコル処理に専念できる

プロトコル処理は　全体の処理時間の10%程度


従従来来のの方方法法ととARTESSOのの比比較較

4

CPU (ARM etc.)

リアルタイムOS

従来の方法

メモリコピー


TCPチェックサム

ヘッダ並べ替え

アプリケーション

処理

CPU

ハードウェアリアルタイムOS

ARTESSO メモリコピー


TCPチェックサム

ヘッダ並べ替え


処理

CPU

RTOS

Full HW TOE

TCP/IP ハードウェアモジュール


処理

ハードウェア

ソフトウェア


ARTESSO RTOSのの内内部部構構造造

5


�   RTOS 32 32 192 16

(32 + 32 + 192) x 16 = 4,096

FIFO

�   RTOS

FIFO

6


0

0

1 2 3

1

2

3

4

5

6

7

1

8 4 8

06 3

54

7

( × )

7

2


�  – – 

8


仮仮想想キキュューーのの動動作作（（１１））

9

2 3 4 5 6 710

Task 0 Register

Task 1 Register

Task 2 Register

Task 3 Register

Task 4 Register

Task 5 Register

Task 6 Register

Task 7 Register

S_104

S_001

NonNonNon

S_106

S_010

S_015

S_002

S_013

6

0 1High ← → Low

7 25

30

1

4

4 5 1 2 6 7 0 1 5 6 2 33 4

S_100

_1

_0


仮仮想想キキュューーのの動動作作（（２２））

10

2 3 4 5 6 710

Task 0 Register

Task 1 Register

Task 2 Register

Task 3 Register

Task 4 Register

Task 5 Register

Task 6 Register

Task 7 Register

S_105

S_002

S_100

S_107

S_011

S_016

S_003

S_014

6

0 1High ← → Low

7 5

30

1

2

5 4 7 6 6 5

NonNon

4 Non

4_1

_0


ARTESSO RTOSのの性性能能

NORTi (ARM926)

/tslp_tsk 628

/wup_tsk 496

/rcv_mbx 224

/rcv_mbx 591

/snd_mbx 360

/snd_mbx 541

/wai_sem 216

/wai_sem 558

/sig_sem 344 /sig_sem 536

11


LSIにによよるる試試作作

ARTESSO

HOST InterfacePCI Express

1.1

PCI 33.3MHz

USB2.0 Device

I2C

UART

UART

Debugger Port

GPIO

SPI

Giga bit Ethernet MAC

IP Sec Engine Cipher/Auth.

On Chip RAM

Instruction

Data

Packet Buffer

PLL for System

PLL for USB

8

GMII

150MHz TCP/IP 515Mbps

90nm ASIC


ASIC

�   RTOS –  32 –  32 –  32 –  192 –  16

�   4,096. �  

–  RTOS 170,000 –  Virtual Queue 38,300

Area (µm2)

27,601,284

RAM 14,851,332

ARTESSO 2,919,025

RTOS 540,170

372,964

30,213

342,751

RAM 167,206

(CPU, , DMA, , etc.) 2,378,855

(Ethernet, USB, Bus Interface) 9,830,927

90nm ASIC


�   TCP/IP CPU RTOS

�   RTOS TCP/IP

�   RTOS RTOS

�  

�  

14


仮仮想想キキュューーのの動動作作（（１１））

15

Task 0 Register

Task 1 Register

Task 2 Register

Task 3 Register

Task 4 Register

Task 5 Register

Task 6 Register

Task 7 Register

0S_1

04

1S_0

01

4NonNonNon

3S_1

06

5S_0

10

6S_0

15

7S_0

02

2S_0

13

_1

_0 6

0 1High ← → Low

7 25

30

1

7 2

0S_1

04

3S_1

06

1S_0

01

5S_0

10

6S_0

15

7S_0

02

2S_0

13

``ÿ ÿ ' ææðóðµóµ^^ ' ' úúû÷û¶÷¶RTOS ççHH Presentation.pptx Author maruyama...

Documents

Transcript of ``ÿ ÿ ' ææðóðµóµ^^ ' ' úúû÷û¶÷¶RTOS ççHH Presentation.pptx Author maruyama...