Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

ダブルテールラッチ型コンパレータと

プリアンプを用いたコンパレータの性能比較

○ 浦野 達也 *, 浅田 友輔 **, 宮原 正也 **,

岡田 健一 **, 松澤 昭 **

* 東京工業大学工学部電気電子工学科** 東京工業大学大学院理工学研究科

04/20/23

T.Urano, Tokyo Tech

2

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

発表内容

• 研究背景• コンパレータの動作• 設計方針• シミュレーション結果• 結論

04/20/23

T.Urano, Tokyo Tech

3

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

近年の ADC の性能

近年、 ADC の高速化、低消費電力化が求められている

sf

ENOB2

PowerFoM

sf: サンプリング 周波数

ENOB: 有効ビット

今回は flash 型 ADC を想定している

04/20/23

T.Urano, Tokyo Tech

4

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

二つのコンパレータの回路図[1] [2]

[1] D. Schinkel, et al., Dig. Tech. of ISSCC, Feb. 2007.[2] M. Choi and A. Abidi, IEEE JSSC, vol. 36, no. 12, 2001.

04/20/23

T.Urano, Tokyo Tech

5

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

ダブルテール型（ Reset ）

VDDCLKB

Vout+ Vout-

VDD

CLK

Vin+ Vin-

CLK

Di- Di+

Reset mode

ノード Di はともに VDD になり、Vout はともに GND に落ちている

CLK

Di

Vout

CLKLow

CLKLow

CLKHigh

04/20/23

T.Urano, Tokyo Tech

6

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

ダブルテール型 (Regeneration)

VDDCLKB

Vout+ Vout-

VDD

CLK

Vin+ Vin-

CLK

Di+ Di-

Regeneration mode

ノード Di の電荷を引き抜くスピードの違いにより出力が決まる

Vin+ > Vin-

CLK

Di+

Vout+

CLKLow

CLKLow

CLKHigh

Di-

Vout-

04/20/23

T.Urano, Tokyo Tech

7

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

プリアンプ型 (Reset)

CLK

VDD

CLKVout+Vout-

CLK

VDD

Vin+ Vin-

Vbn

Reset mode

GND へのパスが切れて、 Vout はともに VDD に引き上げられる

CLK

Vout

CLKLow

CLKLow

CLKHigh

04/20/23

T.Urano, Tokyo Tech

8

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

プリアンプ型 (Regeneration)

CLK

VDD

CLKVout+Vout-

CLK

VDD

Vin+ Vin-

Vbn

Regeneration mode

プリアンプで増幅された信号を後段のラッチ部で比較する。

CLK

CLKLow

CLKLow

CLKHigh

Vout+

Vout-

Vin+ > Vin-

04/20/23

T.Urano, Tokyo Tech

9

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

入力段のステージの比較

VDD

CLK

Vin+ Vin-

CLK

ダブルテール型

• クロックで動作（貫通電流なし）

• 貫通電流あり

動作周波数が高ければ消費電力も上がる

動作周波数が高くても　消費電力は上がらない

VDD

Vin+ Vin-

Vbn

プリアンプ型

04/20/23

T.Urano, Tokyo Tech

10

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

設計方針 ( プリアンプ型 )

ばらつきを持たせた部位 VoffsetmV

M1,M2 17.1

M3,M4 1.84

M5,M6 1.79

M7,M8,M9 0.29

• オフセットの値を最小化するように Tr のサイズを決定

04/20/23

T.Urano, Tokyo Tech

11

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

オフセットキャンセル

プリアンプを使用することによりラッチ部のオフセットが次式のように見える

os_amposl

in_os VA

VV

Vin_os ：入力から見たオフセット

Vosl ：ラッチ部のオフセット

Vos_amp ：プリアンプのオフセット

A ：アンプのゲインまた、プリアンプのオフセットには補償技術[3] を用いている

[3] Y. Shimizu, et al., Dig. Tech. of ISSCC, 2008.

04/20/23

T.Urano, Tokyo Tech

12

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

設計方針 ( ダブルテール型 )

入力差動対

バラつきを持たせた部位 VoffsetmV

入力段のみ 15.58

ラッチ部のみ 4.28

入力段 入力差動対のみ 15.51

入力段 入力差動対以外 1.68

04/20/23

T.Urano, Tokyo Tech

13

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

消費電力の比較結果

動作周波数をあげるとプリアンプ型のほうが低消費電力を実現

=21.5mV

VDD=1.2V

CMOS90nm プロセス

04/20/23

T.Urano, Tokyo Tech

14

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

各部位の消費電力の比較

• 入力段の動作の違いにより、全体の消費電力の増加率が決まっている

• 入力段の消費電力は 3.5GHz あたりで同等になる

04/20/23

T.Urano, Tokyo Tech

15

Matsuzawa& Okada Lab.

Matsuzawa Lab.Tokyo Institute of TechnologyMatsuzawa

& Okada Lab.Matsuzawa Lab.Tokyo Institute of Technology

結論

• 二つのコンパレータのオフセットの値を同程度にしたとき周波数を変化させて比較し、ある周波数より高周波の点ではプリアンプ型の方が低消費電力を実現できる可能性があることを示した。

• ラッチスピード、ノイズの影響に関しては今後検討していく必要がある。