模块四 集成触发器 —— 项目 5 带锁存的抢答器

工作任务任务 1 ：消抖电路的设计与制作任务 2 ：带锁存的抢答器的设计与仿真学习目标重点掌握 RS 、 JK 、 D 、 T 、 T’ 触发器的功能熟练掌握不同触发器之间的转换及触发器的应用

主要要求：

了解触发器的基本特性和作用。

了解触发器的类型和逻辑功能的描述方法。

4.1 概　述

一、触发器的基本特性和作用 Flip - Flop ，简写为 FF ，又称双稳态触发器。

基本特性

(1) 有两个稳定状态 ( 简称稳态 ) ，正好用来表示逻辑 0 和 1 。(2) 在输入信号作用下，触发器的两个稳定状态可相互转换 ( 称为状态的翻转 ) 。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。

一个触发器可存储 1 位二进制数码

触发器的作用

　　触发器有记忆功能，由它构成的电路在某时刻的输

出不仅取决于该时刻的输入，还与电路原来状态有关。

而门电路无记忆功能，由它构成的电路在某时刻的输

出完全取决于该时刻的输入，与电路原来状态无关；

触发器和门电路是构成数字电路的基本单元。

二、触发器的类型 根据逻辑功能不同分为

RS 触发器 D 触发器 JK 触发器 T 触发器

T 触发器

根据触发方式不同分为 电平触发器 边沿触发器 主从触发器

根据电路结构不同分为 基本 RS 触发

器 同步触发器 主从触发器 边沿触发器

三、触发器逻辑功能的描述方法 　　主要有特性表、特性方程、驱动表 ( 又称激励表 ) 、状态转换图和波形图 ( 又称时序图 ) 等。

主要要求：掌握与非门结构基本 RS 触发器的电路、逻辑功能和工作特点。 了解同步触发器的结构、工作特点和存在问题。

4.2 触发器的基本形式

掌握触发器的 0 态、 1 态、置 0 、置 1 、触发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。 掌握 RS 触发器、 D 触发器、 JK 触发器的逻辑功能及其特性方程。

双稳态电路（ Bistate Elements）

问题：由于电路没有输入，无法控制或改变它的状态。

电路有两个稳定工作状态：

1

0

Q

Q

0

1

Q

Q

1

1

Q

Q

一、基本 RS 触发器

( 一 ) 由与非门组成的基本 RS 触发器 1. 电路结构及逻辑符号

Q Q

SD RD

G1 G2

QQ

SD RD

S R

SD RD

Q Q

Q = 1 ， Q = 0 时，称为触发器的 1 状态，记为 Q = 1 ；Q = 0 ， Q = 1 时，称为触发器的 0 状态，记为 Q = 0 。

RDSD

置 0 端，也称复位端。 R 即 Reset

置 1 端，也称置位端。 S 即 Set

Basic Flip - Flop

信号输入端

互补输出端，正常工作时，它们的输出状态相反。

低电平有效

工作原理Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

2. 工作原理及逻辑功能

01

1

1 1

0 触发器被置 0

触发器置 010

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

10

0

1 1

1 触发器被置 1

触发器置 010 触发器置 101

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

11

触发器置 010 触发器置 101 触发器保持原状态不变不 变

& &

G1 门输出QSQ D

QQ 1

G2 门输出QRQ D

QQ 1

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

输出状态不定 ( 禁用 )不 定

11011000SDRD

功 能 说 明输 入QQ

输 出

触发器置 010 触发器置 101 触发器保持原状态不变不 变

00

11　　输出既非 0 状态，也非 1 状态。当 RD

和 SD 同时由 0 变 1 时，输出状态可能为 0 ，也可能为 1 ，即输出状态不定。因此，这种情况禁用。

特性表3. 逻辑功能的特性表描述

次态

现态 指触发器在输入信号变化前的状态，用 Qn 表示。

指触发器在输入信号变化后的状态，用 Qn+1 表示。

　　触发器次态与输入信号和电路原有状态之间关系的真值表。

00

00

1 ×触发器状态不定0 ×

1010

10

0 触发器置 00

0101

10

1 触发器置 11

1111 00

11 触发器保持原状态不变

说 明Qn+1QnSDRD基本 RS 触发器

特性表的简化表示

Qn11101010

不定00Qn+1SDRD

与非门组成的基本 RS 触发器特性表

置 0 端 RD 和置 1 端 SD 低电平有效。

禁用 RD = SD = 0 。 称约束条件

注意

波形分析举例

解：

[ 例 ] 设下图中触发器初始状态为 0 ，试对应输入波形 画出 Q 和 Q 的波形。

Q

Q

SD

RD

S

R

SD

RD

保持初态为 0 ，故保持为 0 。

置

0保持

Q

Q

置

1

&& &&

QQ QQ

RRSS =0=0=0=0

11 11

RR

SS

QQ

QQ

不 定 状 态 出现 在 ： 两 个输 入 有 效 后同 时 变 为 无效

结论：不允许在两个输入端同时加输入信号结论：不允许在两个输入端同时加输入信号

aa 、信号同时存在时，两输出端均为高电平；、信号同时存在时，两输出端均为高电平；

bb 、信号同时撤消时，、信号同时撤消时， FFFF 的状态无 法确定；的状态无 法确定；

cc 、信号分时撤消时，、信号分时撤消时， FFFF 的状态由后撤消的的状态由后撤消的 信号决定： 信号决定： 若 若 S S 后撤消，后撤消， Q=1Q=1 ；否则；否则 Q=0Q=0 。。

( 二 ) 基本 RS 触发器的两种形式

特性表 Qn11

101010

不定00Qn+1SDRD

不定11001110

Qn00Qn+1SDRD

QQ

SD RD

S R

QQ

SD RD

S R

逻

辑

符

号

置 0 、置 1 信号低电平有

效

置 0 、置 1 信号高电平有

效 注意

　　弄清输入信号是低电平有效还是高电平有效。

( 三 ) 基本 RS 触发器的优缺点

优点

缺点

电路简单，是构成各种触发器的基础。

1. 输出受输入信号直接控制，不能定时控制。

2. 有约束条件。

触发器的状态 小结

0 态、 1 态、不正常态

现 态 和 次态 现态（ Present State ）：触发器在接收信号之前所处

的状态，用 Qn 表示；次态（ Next State ）：触发器在接收信号之后建立的新的稳定状态，用 Qn+1 表示。

称 为 “ 0” 态，

1

0

Q

Q 称 为 “ 1” 态，

0

1

Q

Q

或

0

0

Q

Q

1

1

Q

Q称为不正常态。

基本 RS 触发器的应用

作为存储单元，可存储 1 位二进制信息。

其它功能触发器的基本组成部分。

构成单脉冲发生器

应用举例 　利用基本 RS 触发器的记忆功能　消除机械开关振动引起的干扰脉冲。

图 4-4 机械开关 （ a ）电路 (b) 　输出电压波形

干扰　干扰　脉冲脉冲

AA 有有 00就置就置 11

BB 有有 00就置就置 00

图 4-5 　利用基本 RS 触发器消除机械开关振动的影响

（ a ）电路 （ b ）电压波形

集成基本 RS 触发器

(a) 74LS279的引脚图

16 15 14 13 12 11 10 9

74LS279

1 2 3 4 5 6 7 8

VCC 4S 4R 4Q 3SA 3SB 3R 3Q

1R 1SA 1SB 1Q

2R 2S 2Q GND

(b) CC4044的引脚图

16 15 14 13 12 11 10 9

CC4044

1 2 3 4 5 6 7 8

VDD 4S 4R 1Q

2R

2S 3Q 2Q

4Q NC

1S

1R EN

1R

1S VSS

EN ＝ 1 时工作EN ＝ 0 时禁止

1S

2S

二、同步触发器 Synchronous Flip - Flop

　　实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP 。

CP 即 Clock Pulse ，它是一串周期和脉宽一定的矩形脉冲。

　　具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。

同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。

( 一 ) 同步 RS 触发器

Q Q

G1 G2

S R

G3 G4

CP

Q3 Q4

( 一 ) 同步 RS 触发器

工作原理

★ CP = 0 时， G3 、 G4

被封锁，输入信号 R 、S

不起作用。基本 RS 触发

器的输入均为 1 ，触发器

状态保持不变。 ★ CP = 1 时， G3 、 G

4

解除封锁，将输入信号 R 和 S 取非后送至基

本 RS 触发器的输入端。

0

1 1

1

S R

1. 电路结构与工作原理 基本 RS 触发器

增加了由时钟 CP 控制的门 G3 、G4

Q Q

1S C11R

Q Q

G1 G2

S R

G3 G4

CP

Q3 Q4

不定110011 10Qn00

Qn+1SR

RS 功能

R 、 S 信号高电平有效

S

SD

R

RD

RDSD

2. 逻辑功能与逻辑符号

　　异步置 0 端 RD 和异步置 1 端 SD 不受 CP 控制。

　　实际应用中，常需要利用异步端预置触发器值( 置 0 或置 1) ，预置完毕后应使 RD = SD = 1 。

RD

CP

RQ

Q1SSC1CP

R 1RR

S

VCC

RD

S

解：

[ 例 ] 试对应输入波形画出下图中 Q 端波形。

原态未知

Q

VCC

RD

RD

3. 同步 RS 触发器的特性表与特性方程

00

00

1

0

1

0

1010

10

11

0101

10

00

1111 ×0

×1

Qn+1QnSR

特

性

表同步 RS 触发器 Qn+1 的卡诺

图

RSQn

0

1

00 01 11

10

× ×

1 1 1

特性方程nn QRSQ 1

RS = 0( 约束条件 )

RS 触发器功能也可用特性表与特性方程来描述。

　　特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。

( 二 ) 同步 D 触发器( 二 ) 同步 D 触发器 1. 电路结构、逻辑符号和逻辑功能

D

QQ

1S 1RC1

CP

QQ

1D

D

C1

CP

CP D Qn+1 说明1

01

01

置 0置 1

0 Qn 不变

同步 D 触发器功能表

称为 D 功能

特点： Qn+1 跟随 D 信号

解：

[ 例 ] 试对应输入波形画出下图中 Q 端波形 ( 设触发器 初始状态为 0) 。

QQ

1D

D

C1

CP

D

CP

Q

CP = 0 ，同步触发器状态不变

触发器初始状态为 0 CP = 1 ，同步 D 触

发器次态跟随 D 信号

同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为空翻

2. D 触发器的特性表、特性方程、驱动表和状态转换图

由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。

用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。

它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。

0 00 11 01 1

D Qn Qn+1

特性方程 Qn+1 = D

0011

0101

0011

Qn+1QnD

D 触发器特性表

00

0011

11

D 触发器驱动表

0 00 11 01 1

0

01

1

无约束

Qn+1 在 D = 0 时就为 0 ，与 Qn 无关。

0 00 11 01 1

0 1

D = 1

D = 0

D = 0 D = 1

Qn+1 在 D = 1 时就为 1 ，与 Qn 无关。

2. D 触发器的特性表、特性方程、驱动表和状态转换图

同步 D 触发器状态转换图

( 三 ) 同步 JK 触发器( 三 ) 同步 JK 触发器

QQ

1S 1RC1

CP 功能表

J K

电路结构 QQ

1J

J

C1

CP

1K

K

逻辑符号

1

说明Qn+1KJCP

称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J K 时 Qn+1 值与 J 相同。

不变Qn00置 0010

翻转11置 1101

不变Qn××0Qn

0 00 11 01 1

J K Qn Qn+1

特性表

特性方程

驱动表

0 ×

无约束条件

状态转换图

0 1J = 0K =×

10

01

11

11

11

01

00

11

00

01

11

00

00

K01

01

00

Qn+1QnJ

nnn QKQJQ 1＋

1 × × 1 × 0

0 0

0 1

1 1

0 1

1 0

1 11 0

0 0

J = 1K =×

J =×K = 0

J =×K = 1

解：

[ 例 ] 设触发器初始状态为 0 ，试对应输入波形画出 Q 端波形。

触发器初始状态为 0

J

CP

Q

Q1JJ

C1CP

K 1KK

Q

CP = 0 时，同步触发器状态不变。

CP = 1 时，触发器根据 J 、K 信号取值按照 JK 功能工作。

(四 ) 同步触发器的特点 同步触发器的触发方式为电平触发式

同步触发器的共同缺点是存在空翻

　　触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。

指时钟脉冲信号控制触发器工作的方式

CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。

例：已知触摸开关电路如图所示，试分析电路的工作原理。判断 S1、 S2中哪一个是开？哪一个是关？

&4011

AC220V

J

&

S1

VDD

S2

VDD

触摸开关电路

&4011

AC220V

J

&

S1

VDD

S2

VDD

关

开

Q

R

S

S1 按下：

S1 弹起：

结论：

&4011

AC220V

J

&

S1

VDD

S2

VDD

关

开

Q

R

S

S2 按下：

S2 弹起：

结论：

主要要求：

了解无空翻触发器的类型，掌握其工作特点。

能根据触发器符号识别其逻辑功能和触发方式，

并进行波形分析。

4.3 无空翻触发器

Master - Slave Flip - Flop

Edge - Triggered Flip - Flop

一、无空翻触发器的类型和工作特点 　　工作特点： CP = 1 期间，主触发器接收输入信号； CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。 (详见链接) 这种触发方式称为主从触发式。

　　工作特点：只能在 CP 上升沿 ( 或下降沿 ) 时刻接收输入信号，因此，电路状态只能在 CP 上升沿 ( 或下降沿 ) 时刻翻转。　　这种触发方式称为边沿触发式。

无空翻触发器

主从触发器

边沿触发器

主从触发器和边沿触发器有何异同？

　　只能在 CP 边沿时刻翻转，因此都克服了

空翻，可靠性和抗干扰能力强，应用范围广。

相同处

　　电路结构和工作原理不同，因此电路功能

不同。为保证电路正常工作，要求主从 JK 触

发器的 J 和 K 信号在 CP = 1 期间保持不变；而

边沿触发器没有这种限制，其功能较完善，因

此应用更广。

相异处

单击此处将跳过刚才讲过的主从 RS 触发器内容

Q

从

Q

从

FF2

S R

FF1

CP

Q

主

Q

主

CP1S 1RC1

1S 1RC1 　　给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。

主从 RS 触发器电路、符号和工作原理主从 RS 触发器电路、符号和工作原理

QQ

1S

S

C1

CP

1R

R

表示时钟触发沿为下降沿

从触发器

主触发器

Q = Q 从

综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保

持不变 .至于状态如何翻转， 则由 CP 之前最后的 输入信号 值决定。

Q

从

Q

从

FF2

S R

FF1

CP

Q

主

Q

主

CP1S 1RC1

1S 1RC1

主从 RS 触发器工作原理

★ CP = 1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。

★ CP 到达时， CP = 0 ， CP = 1 。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作， S 从 = Q 主， R 从 = Q 主，因此 Q 主 = 0 时， Q 从置 0 ； Q 主 = 1 时， Q 从置

1 ，即 Q 从 = Q 主，从触发器翻转到与主触发器相同的状态。

1

工作

封锁

0

BACK

工作

封锁

1

0 ★ CP = 0 期间，主触发器被封锁，保

持 CP 到达之前的状态不变， Q 从

= Q 主， 因此，主从 RS 触发器状态保持不变。

Q = Q 从

无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。

二、常用无空翻触发器及其符号

主从 RS 触发器

主从 JK 触发器

主从触发器

QQ

1J

J

C1

CP

1K

K

边沿触发器 TTL 维持阻塞 D 触发器 (通

常上升沿触发 )

TTL 边沿 JK

触发器 (通常下降沿触发 )

CMOS 边沿 D 触发器和边沿 JK 触发器 (通常上升沿

触发 )

QQ

1S

S

C1

CP

1R

R

QQ

C1

CP

1D

DCP 触发的边沿 D 触发器

C1

QQ

C1

CPD具有异步端的边沿 D 触发

器

1DS

SD

R

RD

R

RD

S

SD

执行 Qn+1 = D11↑11

在 CP 时刻00↑11Qn×111

保持不变Qn×011禁 用不定态××00异步置 11××01异步置 00××10说 明Qn+1DCPSDRD

异步端低电平有效的上升沿触发式 D 触发器功能

表

QQ

1J

J CP

1K

K

C1

CP 触发的边沿 JK 触发

器

C1

QQ

1J

J CP

1K

K

C1

CP 触发的边沿 JK 触发

器

C1

具有异步端的边沿 JK 触发

器

QQ

1J

J CP

1K

K

RSC1

RDSD

QQ

1J

J CP

1K

K

RSC1

RDSD

异步端低电平有效

异步端高电平有效

R

RD

R

RD

S

SD

S

SD

Qn11↓00101↓00010↓00

在 CP↓时刻执行 JK 功能

Qn00↓00Qn××100 保持不变Qn××000

禁用不定× ××11置 11×××10置 00×××01

说 明Qn+1KJCPSDRD

异步端高电平有效的下降沿触发式 JK 触发器功能表

注意

(1) 弄清时钟触发沿是上升沿还是下降沿？

(2) 弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？

(4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿 ( 或下降沿 ) 成立。

(3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1 。触发器工作时，应保证异步端接非有效电平。

Q1

Q1

CP

D

C1

1D

(a)

(b)

SC1

R1D

CP

Q2

Q2

三、边沿触发器工作波形分析举例

解：

[ 例 ] 设触发器初态为 0 ，试对应输入波形画出 Q1 、 Q2 的波形。

D

CP

Q1

Q2

nQD 22

D 触发器特性方程为 Qn+1 = D

功能是翻转因此 nn QDQ 221

2

C1 1 0

触发器初态为 0

C1

　　该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。

J

CP

K

T

解：

[ 例 ] 设触发器初态为 1 ，试对应输入波形画出 Q1 、 Q2 的波形。触发器初态为 1

Q1

Q1

CP

J

C1

1J

(a)

(b)

S

C1

R1K

CP

Q2

Q2

K 1K

1JT

VCC

C11

1

0

0

1

0

0

1

S

VCC

R

C1CP1JT

1K

1 010

CP 之前 J 、K最后取值为 1

CP 之前 J 、K最后取值为 0

触发器初态为 1

Q1

Q2　　 T = 0 时， Qn+1 = Qn ； T = 1 时， Qn+1 = Qn 。这种功能称 T 功能，相应触发器称 T 触发器。

1. 集成主从 JK 触发器

14 13 12 11 10 9 8

7472

1 2 3 4 5 6 7

VCC SD RD K3 K2 K1

Q

(b) 7472 的引脚图

(a) 74LS76 的引脚图

16 15 14 13 12 11 10 9

74LS76

1 2 3 4 5 6 7 8

1K 1Q 1Q GND 2K 2Q 2Q 2J

1CP 1SD 1RD 1J VCC2CP 2SD 2RD

NC CP J1 J2 J3 Q GND

321 KKKK

321 JJJJ 低电平有效

低电平有效

CP 下降沿触发

四、集成 触发器

与输入主从 JK触发器的逻辑符号

2. 集成边沿 JK 触发器

(a) 74LS112 的引脚图

16 15 14 13 12 11 10 9

74LS112

1 2 3 4 5 6 7 8

VCC 1RD 2RD 2CP 2K 2J 2SD 2Q

1CP 1K 1J 1SD 1Q 1Q 2Q GND

(b) CC4027 的引脚图

16 15 14 13 12 11 10 9

CC4027

1 2 3 4 5 6 7 8

VDD 2Q 2Q 2CP 2RD 2K 2J 2SD

1Q 1Q 1CP 1RD 1K 1J 1SD VSS

① 74LS112 为 CP 下降沿触发。② CC4027 为 CP 上升沿触发，且其异步输入端 RD 和 SD 为高电平有效。

注注意意

SDJ CP K RD

Q Q

SD RD

J K

J CP K

Q Q

曾用符号 国标符号

CP

RDSD

S 1J 1K R

Q Q

C1

带清零端和预置端的主从JK 触发器的逻辑符号

例：画出上升沿翻转的 D触发器的输出端 Q的波形。解：在波形图时，应注意以下两点：（ 1 ）触发器的触发翻转发生在 CP的上升沿。（ 2）判断触发器次态的依据是 CP 上升沿前一瞬间输入端 D的状态。

2 41 3 5

CP

D

Q

Q

Q

边沿触发器只有 CP的上升沿或下降沿瞬间才能接受控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了空翻的现象。

例：一上升沿触发的 D 触发器，设初态为 1 ，试在给定 CP、 D 下，画出 Q 和 Q 波形。

CP

D

(a) 74LS375 的引脚图

16 15 14 13 12 11 10 9

74LS375

1 2 3 4 5 6 7 8

VCC 4D 4Q 4Q 2G 3Q 3Q 3D

1D 1Q 1Q 1G 2Q 2Q 2D GND

(b) CC404 的引脚图

16 15 14 13 12 11 10 9

CC4042

1 2 3 4 5 6 7 8

VDD 4Q 4D 3D 3Q 3Q 2Q 2Q

4Q 1Q 1Q 1D CP POL 2D VSS

1. 集成同步 D 触发器

CP1 、 2

CP3 、 4

POL ＝ 1时， CP＝ 1有效，锁存的内容是 CP下降沿时刻 D的值；

POL ＝ 0时， CP＝ 0有效，锁存的内容是 CP上升沿时刻 D的值。

集成 D 触发器

14 13 12 11 10 9 8

74LS74

1 2 3 4 5 6 7

VCC 2RD 2D 2CP 2SD 2Q 2Q

1RD 1D 1CP 1SD 1Q 1Q GND

14 13 12 11 10 9 8

CC4013

1 2 3 4 5 6 7

VCC 2Q 2Q 2CP 2RD 2D 2SD

1Q 1Q 1CP 1RD 1D 1SD VSS

(a) 74LS74 引脚排列图 (b) CC4013 引脚排列图

2. 集成边沿 D 触发器

注意注意： CC4013 的异步输入端 RD 和 SD 为高电平有效。

CP 上升沿触发

1．边沿触发器采用了边沿触发方式，克服了空翻现象； 2 ．不同的触发方式是采用不同的触发器结构来实现的。

如果维持阻塞 D 触发器的输入信号刚好在 CP 脉冲的上升沿发生改变是否允许？如不允许，对输入信号有什么要求？

结论

思考

TsetTh

D

CP

Q

建立时间（ Setup Time ）—— Tset ，输入端数据 D 在时钟上升（下降）沿到来之前应稳定的时间。对于维持阻塞D触发器， Tset=2tPD 。

建立时间和保持时间

保持时间（ Hold Time ）—— Th ，输入端数据 D 在时钟上升（下降）沿过去以后应稳定的时间。对于维持阻塞D触发器， Th=1tPD。

将 JK 触发器的输入端 J 、 K 连在一起作为一个输入（即 T ）引出，则称为 T 触发器。T 触发器具有保持和翻转的功能，其特征方程是：

1n nQ T Q

若令 T 始终为 1，则 T 触发器称为 T’触发器，它仅具有翻转的功能，其特征方程为：

1n nQ Q

5.4 T 和 T’ 触发器

逻辑符号：QQ

T

dS dR

CP

T '触发器

QQ

特征方程：1n nQ T Q 1 nnQ Q cp↓ cp↓

功能：维持、翻转 功能： 翻转

特征方程：

特性表

0 1

T=1/

T=1/

T=0/

T=0/

CP

T

Q

Q

状态图

时序图

Ｔ触发器

CP

Q

Q

0 1状态图

时序图

Ｔ’　触发器

主要要求：掌握常用触发器的工作特点、符号、逻辑功能

和特性方程，会画工作波形。

了解触发器各种逻辑功能间的转换方法。

5.4 触发器的应用

理解触发器及其简单应用电路的分析方法。

4.5 4.5 时钟触发器的功能分类及转换4.5.1 时钟触发器功能分类一、 RS-FF 和 JK-FF 触发器( 一 ) RS 型触发器符号

特性表

R S Q n+1 功能 0 0

0 1

1 0

1 1

Q n

1

0

不用

保持置 1置 0

不许

特性方程nn QRSQ 1

0RS 约束条件

CP 下降沿 时刻有效

QQ

CP

C11S IR

SS RR

延迟输出 ( 主从 )

( 二 ) JK 型触发器

符号 特性表

J K Q n+1 功能 0 0

0 1

1 0

1 1

Q n

01

保持置 0

置 1

翻转

特性方程 nnn QKQJQ 1

CP 下降沿 时刻有效

QQ

CP

C11J IK

JJ KK Q n

( 一 ) D 型触发器

符号 特性表

特性方程CP 上升沿 时刻有效

QQ

CP

C11D

DD

D Q n+1 功能 0 0

1 1

置 0

置 1

DQn 1

二、 D 型、 T 型和 T 型触发器

( 二 ) T 型触发器

QQ

CP

C11T

TT

T Q n+1 功能 0 Q n

1 Q n

保持翻转

n

nnn

QTQTQTQ

1

CP 下降沿时刻有效

( 三 ) T 型触发器

QQ

CP

C1

Q n Q n+1 功能 0 1 1 0

翻转

nn QQ 1

CP 下降沿时刻有效

4.5.2 不同类型时钟触发器间的转换一、转换方法( 一 ) 转换要求

CPCP

已有 触发器

转换逻辑

Q

Q

待求触发器

输入

( 二 ) 转换步骤：1. 写已有、待求触发器的特性方程；2. 将待求触发器的特性方程变换为与已有触发器一致；3. 比较两个的特性方程，求出驱动方程；4. 画电路图。

已有集成触发器： D 、 JK

二、 JK D 、 T 、 T 、 RS

“JK” 的 特性方程：nnn QKQJQ 1

( 一 ) JK D“D” 的 特性方程：

DQn 1 nn DQQD

DKDJ ,

转换图转换图

驱动方程：

Q

Q

CP

D

C1

1J

1K

二、 JK D 、 T 、 T

“JK” 的 特性方程：nnn QKQJQ 1

转换图转换图

( 二 ) JK T“T” 的 特性方程：

nnn QTQTQ 1

TKJ

驱动方程：Q

Q

C1

1J

1K

T

CP

( 三 ) JK Tnnn QKQJQ 1

“T ” 的特性方程：

nn QQ 1 nn QQ 11

1KJ即： T = 1

转换图转换图驱动方程：

Q

QCP1

C11J

1K

转换图转换图( 一 ) D T

T ： nnn QTQTQ 1

nnn QTQTQTD

三、 D T 、 T

D ： DQn 1

Q

Q

CP C1

1DT

( 三 ) D T

T ：

nQD

nQnQ 1

转换图转换图

Q

Q

CP C1

1D

二、触发器的应用与分析举例 ★ 触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如， TTL 触发器的输入端悬空相当于输入高电平，而 CMOS 触发器的输入端不允许悬空。

应用注意 ★ 实际工作中，应根据需要选定触发器的功能

和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。

Q2Q1

1D 1D

FF1 FF2

石英方波振荡器4MHz C1C1

CP

[ 例 ] 下图为分频器电路，设触发器初态为 0 ，试画出 Q1 、 Q2 的波形并求其频率。

CP解：

C1CP

fQ1 = fCP/2 = 2 MHz ， fQ2 = fCP/4 = 1 MHz

CP

Q1 0

Q2 0

Q1

C1

对 CP 二分频对 CP 四分频

两个 D 触发器均构成 CP 触发的计数触发器

1

01

0RD

SDQ

1JSD

C1CP1KR

S

RD CP

解：

[ 例 ] 试对应输入波形画出下图电路的输出波形。

C1CP

SD S

RRD

Q 1

Qn+1 = JQn + KQn = Qn · Qn+Qn · Qn = Qn

当异步端无信号时，触发器将在 CP 时翻转。

RD 和 SD 为非有效电平

例：电路如图，已知 D触发器为正边沿翻转的边沿触发器， JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为 Q=0 。

CP

0t

Qa

0t

1 2 3 4

78

.

Qb

0t

Qc

0t

Qd

0t

CP CP

加入瞬时高电平，将使所有的Q端复位为0

R

温度限制开关

S

20

复位开关

Q

+5V

23 22 21

+5V 23 22 21 20

选通门电路

4位寄存器

用于表示一天中特定时间的输入数据

高电平时将输入数据输送到寄存器S输入端

Q

&

R

S Q

Q R

S Q

Q R

S Q

Q

& & &

二、 RS 触发器的应用RS 触发器用作寄存器

加入瞬时高电平，将使所有的Q端复位为0

R

温度限制开关

S

20

复位开关

Q

+5V

23 22 21

+5V 23 22 21 20

选通门电路

4位寄存器

用于表示一天中特定时间的输入数据

高电平时将输入数据输送到寄存器S输入端

Q

&

R

S Q

Q R

S Q

Q R

S Q

Q

& & &

项目 5 带锁存的抢答器

● ● 工作原理工作原理

该电路具有如下功能：该电路具有如下功能： （（ 11 ）开关）开关 S S 作为总清零及允许抢答控制开关（可由主持作为总清零及允许抢答控制开关（可由主持人控制），当开关人控制），当开关 S S 被按下时抢答电路清零，松开后则允许抢被按下时抢答电路清零，松开后则允许抢答。输入抢答信号由抢答按钮开关答。输入抢答信号由抢答按钮开关 SS11 ～～ SS33 实现。实现。 （（ 22 ）若有抢答信号输入（开关）若有抢答信号输入（开关 SS11 ～～ SS33 中的任何一个开关中的任何一个开关被按下）时，与之对应的指示灯被点亮。此时再按其他任何一被按下）时，与之对应的指示灯被点亮。此时再按其他任何一个抢答开关均无效，指示灯仍“保持”第一个开关按下时所对个抢答开关均无效，指示灯仍“保持”第一个开关按下时所对应的状态不变。应的状态不变。

该电路作为抢答信号的接收、保持和输出的基本电该电路作为抢答信号的接收、保持和输出的基本电路。路。 S S 为手动清零控制开关，为手动清零控制开关， SS11 ～～ SS3 3 为抢答按钮开为抢答按钮开关。 关。

电路中，电路中， 66 个二输入与非门采用两个个二输入与非门采用两个 74LS0074LS00 ，， 33 个三个三输入与非门采用两片输入与非门采用两片 74LS2074LS20 。。

4 人智力竞赛抢答器VCC

+5V

&

&

连续脉冲

单脉冲

扩展元件

GND

3Q CP

蜂鸣器

1D2D3D4D

1Q

2Q

3Q

4Q

CR CP

S1

S2

S3

S4

74LS175

S5

74LS20

74LS00

&74LS001 2 3 4 5 6 7 8

1011121314 916 15

74LS175

3Q3D4D4Q4QVCC

2Q2Q2D1D1Q1QCR

VCC

+5V

&

&

连续脉冲

单脉冲

扩展元件

GND

3Q CP

蜂鸣器

1D2D3D4D

1Q

2Q

3Q

4Q

CR CP

S1

S2

S3

S4

74LS175

S5

74LS20

74LS00

&74LS001 2 3 4 5 6 7 8

1011121314 916 15

74LS175

3Q3D4D4Q4QVCC

2Q2Q2D1D1Q1QCR

VCC

+5V

&

&

连续脉冲

单脉冲

扩展元件

蜂鸣器

1D2D3D4D

1Q

2Q

3Q

4Q

CR CP

S1

S2

S3

S4

74LS175

S5

74LS20

74LS00

&74LS00

Q1

Q2

Q3

Q4

GND

3Q CP

1 2 3 4 5 6 7 8

1011121314 916 15

74LS175

3Q3D4D4Q4QVCC

2Q2Q2D1D1Q1QCR

例 1：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。

电路的核心是 74LS175 四 D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。

三、触发器应用举例

CLRD CP

QQCLR

D CP

Q Q

CLRD CP

QQCLR

D CP

Q Q

1Q Q1 1D 2QQ22D GND

4Q Q4 4D 3QQ33D 时钟

清零

USC

公用清零

公用时钟

74LS175 管脚图

+5V 1Q

1Q

2Q2Q

3Q3Q

4Q

4Q

D1

D2

D3

D4

CLR CP

赛前先清零

0

输出为零发光管不亮

CP

& 1

& 2

& 2清零

1Q

1Q

2Q2Q

3Q3Q

4Q

4Q

D1

D2

D3

D4

CLR CP

+5V1

反相端都为 1

1开启CP

& 1

& 2

& 2清零

1Q

1Q

2Q2Q

3Q3Q

4Q

4Q

D1

D2

D3

D4

CLR CP

+5V

若有一按钮被按下，比如第一个按钮。

=1

=0

0

被封这时其它按钮被按下也没反应。0

CP

& 1

& 2

& 2清零

◆ ◆

实训电路

实训电路

74LS14774LS147

二—十进制二—十进制 (8421)(8421)优先编码器 优先编码器

74LS4874LS48

与共阴极数码管配合使与共阴极数码管配合使用字符显示译码器 用字符显示译码器

七段显示器七段显示器

实验中用的型号实验中用的型号为为 WT5101BSDWT5101BSD是共阳极数码管是共阳极数码管由由 74LS4874LS48 驱动 驱动 ？如何与抢答器电路联接，显示抢

答成功者的编号。

F

Q1

1DFF =1C1CP

[ 例 ] 下图为分频器电路，设触发器初态为 0 ，试画出 Q1 、 Q2 的波形并求其频率。

CP解：

C1CP

CP

Q1 0

Q2 0

Q

某同学用图 4.35(a) 所示集成电路组成电路，并从示波器上观察到该电路波形如图 4.35(b) 所示，试问该电路是如何连接的？请画出电路的连线。

Y

＝1

J KCP

J CP K

CP

Q

Y

(a) 逻辑符号 (b) 电路的波形

SD RD RDSD

图 4.35 逻辑符号及电路波形

CP

Q

Y

CP

Q

YY

＝1

KDSD

Y

J CP

J K

SD RD RSD

“ 1”

CP

Q Q

例 2：用 JK 触发器构成多路开关电路

例 3：用 D触发器组成分频电路

工作原理 :请参见教材

触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。

本章小结

触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。

触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图 ( 又称时序图 ) 等。

★ 触发器根据逻辑功能不同分为 D 触发

器 T 触发

器 RS 触发

器 JK 触发

器 T′ 触发器

1 0

Qn+1

10D

Qn+1 = D

Qn

Qn

Qn+1

10T

nn QTQ 1不定01 Qn

Qn+1

11011000SR

Qn+1 = S + RQn

RS = 0( 约束条件 )

Qn

10 Qn

Qn+1

11011000KJ

Qn+1 =JQn + KQn

只有 CP 输入端，无数据输入端。来一个 CP 翻转一次

Qn+1 = Qn

电平触发器 边沿触发器 主从触发器

★ 根据触发方式不同分为

例如QQ

1J

J

C1

CP

1K

K

QQ

1J

J

C1

CP

1K

K

QQ

1J

J

C1

CP

1K

K

★ 根据是否受时钟控制分为

异步触发器 钟控触发器

　　基本 RS 触发器是构成各种触发器的基础。它的输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置 0 或直接置 1 。　　使用时须注意弄清它的有效电平，并满足约束条件。

基本 RS 触发器

同步触发器、主从触发器和边沿触发器

不同触发方式的工作特点

正电平触发式触发器的状态在 CP = 1 期间翻转，在 CP = 0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。 主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发器和从触发器构成，通常只能在 CP 下降沿时刻状态发生翻转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。

分析触发器时应弄清楚触发器的功能、触发方式和触发沿 ( 或触发电平 ) ，并弄清楚异步输入端是否加上了有效电平。

边沿触发器只能在 CP 上升沿 ( 或下降沿 ) 时刻接收输入信号，其状态只能在 CP 上升沿 ( 或下降沿 ) 时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。

( 一 ) 触发器五种逻辑功能的比较

无约束，但功能少

无约束，且功能强

令 J = K = T即可

令 J = K = 1即可

D 功能

1 0

Qn+1

10D

Qn+1 = D

T 功能

Qn

Qn

Qn+1

10T

nn QTQ 1

RS 功能

不定01 Qn

Qn+1

11011000SR

Qn+1 = S + RQn

RS = 0( 约束条件 )

JK 功能

Qn

10 Qn

Qn+1

11011000KJ

Qn+1 = JQn + KQn

T′ 功能(计数功能 )

只有 CP 输入端，无数据输入端。来一个 CP 翻转一次 Qn+1 = Qn