第 5 单元 集成触发器 第 5 单元 集成触发器

5.1 概述

5 ． 2 集成触发器的基本形式

退 出

5.3 各种功能的触发器

在计算机系统和数字电路系统中，要具有记忆功能的基本逻辑单元。能够记忆（存储） 1 位二值信号的基本单元统称为触发器（Flip Flop ，简写 FF ）。

5.1 概述

触发器的模型

图中 A 、 B 表示两个输入信号。对应不同逻辑功能的触发器有不同的名称，通常称为触发端。Q 端状态作为触发器的输出状态

5 ． 2 集成触发器的基本形式

基本 RS 触发器又称直接复位—置位（ Reset Set ）触发器，是构成各种触发器的最基本单元。

（ 1 ）电路结构 :

5.2.1 基本 RS 触发器

1 ．用与非门组成的基本 RS 触发器 （ 1 ）电路结构 : 由两个门电路交叉连接而成。

置 0端

置 1端

低电平有效

& &G G

QQ

1 2

RD SD

Q

SR

Q

RD SD

5 ． 2 集成触发器的基本形式 5.2.1 基本 RS 触发器

触发器有两个互补的输出端，

Q

G G

Q

SD

0 0

& &

RD

1 2

当 Q=1 ， =0 时，称为触发器的 1 状态。Q

当 =1 ， Q=0 时，称为触发器的 0 状态。

Q

0 1

1

1

1

0

置 000

01

1

R 称为置 0 输入端

低电平有效

Qn+1RD SD 功能Qn

功能表

（ 2 ）工作原理

& &G G

QQ

1 2

SD

Qn+1RD SD 功能Qn

功能表

0 1 置 000

01

触发器有两个互补的输出端，当 Q=1 ， =0 时，称为触发器的 1 状态。

Q

当 =1 ， Q=0 时，称为触发器的 0状态。

Q

1 01 0

0

0

1

1

1

置 111

01

S 称为置 1 输入端低电平有效

RD

& &G G

QQ

1 2

RD SD

Qn+1RD SD 功能Qn

功能表

0 1 置 010

01

触发器有两个互补的输出端，当 Q=1 ， =0 时，称为触发器的 1 状态。Q

当 =1 ， Q=0 时，称为触发器的 0 状态。

Q

1 0 置 111

01

1 11 11

1 0

00

01

0

1 1保持

& &G G

QQ

1 2

RD SD

Qn+1RD SD 功能Qn

功能表

0 1 置 000

01

触发器有两个互补的输出端

当 Q=1 ， =0 时，称为触发器的 1 状态。

Q

当 =1 ， Q=0 时，称为触发器的 0 状态。

Q

1 0 置 111

01

1 10 01

1 1

1000

0

1 1保持

0 0 不定××

01

这种输入状态会造成 Q=Q=1 ，既不是 0 态也不是1 态，而且若 R=S=1 同时变成 R=S=0 时无法预测Q 的变化，所以这种输入组合应避免

（ 3 ）．基本 RS 触发器的功能描述

触发器的主要描述方式与组合电路的逻辑功能描述相似。触发器特有的描述方法是状态转换图、激励方程、激励表等。

触发器与组合电路的逻辑功能描述比较

组合电路 触发器

真值表 状态转换真值表

表达式 特征方程

波形图 波形图

（ 1 ）状态转换真值表（又称“状态表”） 触发器的次态不仅与触发信号有关 , 还与触发器的原来状

态有关；将它们与次态的关系用表格的形式来描述，这种表格称为状态转换真值表（又称触发器的特性表）。

基本 RS 触发器状态表

说明

00

11

01

00

置 0

11

00

01

11

置 1

11

11

01

01

保持

00

00

01

不 定态

应 避免

DR DSnQ

1nQ

基本 RS 触发器状态简表

0 1 置 0

1 0 置 1

1 1 保持

0 0 不定态

DR DS1nQ

（ 2 ）特性方程（又称状态方程）

基本 RS 触发器的特性方程：

约束条件 1

1

DD

nDD

n

SR

QRSQ

特性表和特性方程，全面地描述了触发器的逻辑功能。其中 是基本 RS 触发器的约束条件，表示 、

不能同时为 0 。1 DD SR DR DS

例 5.1 在基本 RS 触发器电路中，已知和的电压波形如图所示，试画出和端对应的电压波形。

Q

Q

RD

SD

基本 RS触发器的特点总结：（ 1）有两个互补的输出端，有两个稳定的状态。（ 2）有复位（ Q=0 ）、置位（ Q=1 ）、保持原状态三种功能。

（ 3） R为复位输入端， S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。

（ 4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。

（ 4 ）集成基本 RS 触发器 74LS279

输入端所标的小尖角相当于带圈的输入符号，为输入端低电平有效

（ 5 ）．基本 RS 触发器的应用

利用基本 RS 触发器的记忆作可以消除上述开关振动所产生的影响。用触发器输出的信号作为开关信号就不会导致误动作。

5.2.2 触发器的各种触发方式的实现

触发脉冲 CP 的组成

脉冲不同时刻触发的符号

高电平

低电平

上升沿 下降沿

1 ．电平触发方式

电平触发方式：在 CP=1 或 CP=0 期间，输入信号可以控制输出信号。

（ 1 ） 同步 RS 触发器只有在时钟控制 CP 端上出现时钟脉冲时，触发器的状态才能改变。这

种触发器称为同步触发器。

1 ．同步 RS 触发器的电路结构

& &G G

QQ

1 2

& &

R SCP

3G4G

QQ

1S1R C1

CP

2 ．逻辑功能当 CP ＝ 0 时，控制门 G3 、 G4 关闭，触发器的状态保持不变。

当 CP ＝ 1 时， G3 、 G4 打开，其输出状态由 R 、 S 端的输入信号决定。

同步 RS 触发器的状态转换分别由 R 、 S 和 CP 控制，其中，R 、 S 控制状态转换的方向； CP 控制状态转换的时刻。

& &G G

QQ

1 2

& &

R SCP

3G4G

Qn+1R S 功能Qn

功能表

0 1 0 1

输出状态同 S 状态

10

01

1 0 1 0

输出状态同 S 状态

10

01

1 11 1

01

×× 不定

0 00 0 保持0

101

10

01

01

1

0 1

3. 波形图 已知同步 RS 触发器的输入波形，画出输出波形图。

S

R

CP

Q

Q

2 ．边沿控制触发 电平触发在 CP=1 期间，只要输入信号状态变化，可能造成一个时钟周期内翻转两次或两次以上，以致逻辑动作混乱。利用只在控制信号的上升沿或下降沿那一时刻翻转的边沿触发器就可以解决这个问题。边沿触发又分为上升沿触发和下降沿触发。

在集成电路内部，通过电路的反馈控制就可以实现边沿触发。常用的电路形式有主从型和维持阻塞型。

想一想：计算机系统中有哪些时钟？改变 CPU 的主频会有什么效果？

5.3 各种功能的触发器

RS 触发器具有“置 1” 、“置 0” 和“保持”的功能。还有具有其他功能的触发器。

市面上触发器的类型除了 RS 触发器外，还有 JK触发器、 D触发器、 T触发器和 T’触发器，其中 JK触发器的功能是最全面的，除具有“置 1” 、“置0” 和“保持”功能外，还有“翻转”功能。掌握各种触发器的符号及功能是正确使用触发器的基础。

5 ． 3． 1 JK触发器

1 ． JK触发器的基本特性 JK 触发器具有“置 1” 、“置 0” 、“保持”和“翻转”的功能。

JK 触发器在脉冲下降沿到来时刻触发。 CP

1K

Q

1J

Q

C1

JK 触发器逻辑功能的几种表示方法

(1 ）功能表： （ 2 ）特性方程：

Qn+1J K 功能Qn

JK 触发器功能表

0 1 0 1

输出状态同 J 状态

00

01

1 0 1 0

输出状态同 J 状态

11

01

1 11 1

01

10

0 00 0 保持0

101

Qn+1=Qn

nnn QKQJQ 1

1101

00

J00

1 1

1

K n

0

10

0

QQ n+1

1 0 1

（ 3 ）状态转换图

0 00 11 01 1

Qn→ Qn+1

0 ×1 ×× 1× 0

J K

JK 触发器的驱动表

0 1J=K=

0×

J= K=1 ×

K=×

J=K= 0

×

1J=

图中圈内是 Q 的状态，箭头的起点对应的圈表示触发器的现态 Qn ，箭头指向的圈表示触发器的次态 Qn+1

。箭头旁边 J、 K表示获得箭头所示翻转所需的 JK 取值组合。

2 ．典型的 JK 触发器集成电路 7473

例 5.3 ：设下降沿触发的 JK 触发的时钟脉冲和 J 、 K 信号的波形如图，画出输出端 Q 的波形。设触发器的初始状态为 0 。

3 ． JK 触发器的波形分析

61

K

CP

J

542 3

Q

4. JK 触发器连接成计数器

5.3.2 T 触发器和 T’触发器将 JK 触发器的 J 和 K 相连作为 T 输入端就构成了 T 触发器。

CP

Q

1J1K

Q

C1

T

QQ

C1 1T

nnn QTQTQ 1

T 触发器特性方程：

0 00 11 01 1

T Qn

0 1 1 0

Qn+1 功能

T 触发器的功能表

Qn+1= Qn

Qn+1= Qn

当 T 触发器的输入端为 T=1 时， 称为 T’ 触发器。

nn QQ 1

T’ 触发器的特性方程：

CP

Q

QQ

C11T

1

5.3.3 D触发器

D 触发器的特性方程为： Qn+1=D

1.D 触发器的基本特性

D触发器具有“置 1” 、“置 0” 和“保持”的功能。

Qn+1

0011

D

0101

Qn

0011

输出状态同 D 状态

功能

D 触发器的功能表

R

D

C1

S

∧

Q

S

R

Q

D

1D

RD—— 直接置 0 端，低电平有效；SD—— 直接置 1 端；低电平有效。

RD 和 SD 不受 CP 和 D 信号的影响，具有最高的优先级。

2 ．波形分析

例 5.4 ：画出上升沿翻转的 D触发器的输出端 Q 的波形。解：在波形图时，应注意以下两点：

（ 1 ）触发器的触发翻转发生在 CP 的上升沿。（ 2 ）判断触发器次态的依据是 CP 上升沿前一瞬间输入端 D 的状态。

2 41 3 5

CP

D

Q

3 ． D触发器 74175

4 ． D 触发器的应用

（ 1 ）构成计数器 构成的 4进制计数器。

想一想 :比较用 JK触发器构成的 4进制计数器和用 D触发器构成的计数器，其连接方法主要差异是什么？

设触发器的初态为 Q2

Q1=01 ，其后输入数据发生变化，在脉冲的上升沿变为 D2D1=11

，使得存储的数据 Q2

Q1=11 。

（ 2 ）构成寄存器

（ 3 ）抢答电路

实验

本单元学习指导 触发器由于具有记忆存储作用，它可以将各种数字信息存储起来，供信息处理时使用，从而在数字系统中运用极为广泛。触发器的类型，从逻辑功能上区分，有 RS触发器， D触发器， JK触发器， T触发器， T’触发器。从结构上区分，有：基本 RS触发器，钟控触发器，主从触发器，边沿触发器。触发器的结构往往包含反馈结构，这一结构使得电路的输出不仅与当前的输入信号有关，而且与电路原来的输出状态有关。为表征不同时间段的相互影响，在触发器的分析过程中，通常会用到 Qn来表示于某一状态，而用 Qn+1

来表示其下一种状态。

本单元学习指导 触发器运用于数字电路中时，其工作通常要按一定的时钟频率进行，控制触发器工作频率的脉冲称为时钟脉冲。有时钟脉冲作控制信号的触发器可以通过时钟脉冲控制触发器的翻转时刻，常见的翻转时刻有 CP=1或 CP=0期间、上升沿或下降沿四种，翻转时刻可以从触发器逻辑符号中 CP输入线的表示方法中了解。

本单元学习指导

对一个触发器逻辑功能的分析，通常通过状态转换真值表、特征方程、状态转换图和工作波形几种形式。常用的几种触发器性能方程。

CP 触发方式

各种触发器的特性方程、触发方式名称 特性方程

基本 RS 触发器

同步 RS 触发器

同步D触发器

JK 触发器

D 触发器

T 触发器

T’触发器

)( 1SR

QRSQ

DD

nDD

1n

约束条件

)( 0SR

RQSQ n1n

约束条件

DQ 1n

nn1n QKQJQ

DQ 1n

nn1n QTQTQ

DQ 1n

实验五 基本 RS 触发器的构成 ,抢答器和二—四分频电路

一、实验目的

1. 熟悉并掌握 RS 触发器的构成，工作原理和功能测试方法。

2. 学会正确使用触发器集成芯片。

二、实验仪器及材料

1. 双踪示波器。

2. 器件： 74LS00 二输入端四与非门 1片 74LS175 4D 触发器 1片 74LS74 双 J—K触发器 1片

三、实验内容

1. 基本 RSFF 功能测试

基本 RS连接图

2．四人抢答电路

参见实验电路，试用不同的时钟频率输入，用手按动按钮，说明为保证报答成功，输入时钟脉冲的频率为什么要大于 10KHz以上。

3. 利用 JK触发器触发器实现四分频电路 （ 1 ）实验电路参照下 , 图有两种接法，实现输出脉冲的频率只有输入脉冲频率的四分之一。比较两种接法的不同之处。然后画出实际利用 74LS73的实际连接线图。注意 CLR 端的连接。认真观察灯变化的规律。

（ 2 ）画出波形图，注意翻转时刻。比较两种接法画波形的依据有何不同。

四进制计数器

4 ．利用 2 个 D触发器连接成四进制计数器

要求自行画出两种连接电路。其中一种是2 个 D触发器的 CP 端连接在一起接外来 CP ，另一种是分开连接不同的 CP 脉冲。观察实现现象并分析。

四、实验报告

1. 整理实验数据、图表并对实验结果进行分析讨论。

2. 写出实验内容 2 的实验步骤及表达式。

3. 画出实验 2 的电路图及相应表格，画出实验 3、 4 的电路连线图与及电路原理分析及波形图。

4. 接单脉冲时，为什么有时按动一下，输出端可能会翻转几次？而接 1Hz 输入脉冲时没有这种现象？

五、想想做做

设计一块利用 JK触发器或 D触发器构成八进制计数器，同时，在实现每次八分频的同时输出一个脉冲信号给后续电路。

本单元结束返回本单元目录

退出