Post on 28-Jan-2021
www.upct.es
• Circuitos digitales combinacionales (y secuenciales) en LTSpice• Generación de pulsos para componentes de potencia• Elementos de control automático (PID, PWM, Soft Limiter, etc.)• Nuevos elementos digitales en LTSpice
ETSII. Dpto. de Tecnología Electrónica. Pedro Díaz Hernándezpedro.diaz@upct.es
LTSPICELinear Technology Simulation Program with IntegratedCircuits Emphasis (Programa de simulación con énfasis en circuitos integrados).
3
Circuitos digitales en LTSpice
TecnologíaHCT
ParasimplificarelinterfacedelassalidasTTLalasentradasCMOSdealtavelocidad,TexasInstrumentsintrodujoloscircuitosHCTcomounsubgrupodelafamiliaHC.LatecnologíaHCTesidénticaencaracterísticasyfuncionalidadesalosdispositivosHC,aexcepcióndelcircuitodeentrada,elcualhacelatensiónumbraldeentradacompatibleconloscircuitosTTL.LassalidasHCTsonsimilaresalafamiliaHC.
LastensionesdesalidaTTLylastensionesdeentradaHCsonincompatibles.
LoscircuitosHCpuedentrabajardesde2Va6VdeVCC.SilosdispositivosHCTtrabajanpordebajode4.5Vlosmárgenesderuidoseincrementan,empezandoaserincompatiblesconlosnivelesTTL.
4
Circuitos digitales en LTSpice
Catálogodepuertasdigitales (Lógicacombinacional)
Función Símbolo ANSI Símbolo IEC Notación Tabla de verdad
AND C = A ∙ B
OR C = A + B
NOT B = A
NAND C = A ∙ B
NOR C = A + B
XOR C = A∙B + A∙BC = A B
XNORC = A∙B + A∙B
C = A B
0001
0 00 11 01 1
B CA
B
0 00 11 01 1
CA
0111
0 11 0
BA
A
0 00 11 01 1
C
1110
B
A
0 00 11 01 1
C
1000
B
0 00 11 01 1
A B C
0110
0 00 11 01 1
CB
1001
A
5
Circuitos digitales en LTSpice
Función Símbolo ANSI Símbolo IEC Notación Tabla de verdad
AND C = A ∙ B
OR C = A + B
NOT B = A
NAND C = A ∙ B
NOR C = A + B
XOR C = A∙B + A∙BC = A B
XNORC = A∙B + A∙B
C = A B
0001
0 00 11 01 1
B CA
B
0 00 11 01 1
CA
0111
0 11 0
BA
A
0 00 11 01 1
C
1110
B
A
0 00 11 01 1
C
1000
B
0 00 11 01 1
A B C
0110
0 00 11 01 1
CB
1001
A
U1
74HCT08
U1
74HCT32
U1
74HCT04
U1
74HCT00
CatálogodepuertaslógicasenLTSpice (74HCT)BasadoenlalibreríadeGaryHecht
http://www.spot.pcc.edu/~ghecht/LTspice.html
U1
74HCT02
U1
74HCT86
U1
74HCT266
LibreríaPDHparasímbolosymodelos
Circuitos digitales en LTSpice
Ejemplodesimplificacióndefuncioneslógicas
6
= + + +
= +
= + + += + + += + += + += += ( + ) · ( + ) · ( + )
U1
74HCT04
U2
74HCT04
U3
74HCT04
U4
74HCT08
U5
74HCT11
U6
74HCT11
U7
74HCT11
U8
74HCT32
U9
74HCT32
U10
74HCT32
U13
74HCT04
U15
74HCT08
U16
74HCT32
PulsoTime=800ns
PulsoTime=400ns
PulsoTime=200ns
Salida
A
B
C
Simplificada
.tran 1.7us
Simplificación de funciones
Los circuitos digitales no es necesario alimentarles con VCC y GND, sólo con señales de entrada.
U1
74HCT04
U2
74HCT04
U3
74HCT04
U4
74HCT08
U5
74HCT11
U6
74HCT11
U7
74HCT11
U8
74HCT32
U9
74HCT32
U10
74HCT32
U13
74HCT04
U15
74HCT08
U16
74HCT32
PulsoTime=800ns
PulsoTime=400ns
PulsoTime=200ns
Salida
A
B
C
Simplificada
.tran 1.7us
Simplificación de funciones
Circuitos digitales en LTSpice
Ejemplodesimplificacióndefuncioneslógicas
7
= +
0 0 0 0 1 1 1 1 1
8
Circuitos digitales en LTSpice
Diferenciasentreambassalidas• Existetiempodepropagación(tp=10‐13ns)entrepuertasyesdiferenteentreambassalidas.
9
Circuitos digitales en LTSpice
Diferenciasentreambassalidas
• Elmenortiempoderespuestadelasalida“simplificada”hacequesenotencambios,quedeotraformapasaríandesapercibidos.
Seproducendoscambiosenlasentradasalmismotiempo,nosigueelcódigoGray.
10
Circuitos digitales en LTSpice
Diferenciasentreambassalidas (mejora…)
• SimodificamoslaentradaB(400ns 396ns),el“Hazard”delcircuitodesaparece.
11
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh
A B C D Q0 0 0 0 0 01 1 0 0 0 02 0 1 0 0 03 1 1 0 0 04 0 0 1 0 05 1 0 1 0 06 0 1 1 0 07 1 1 1 0 08 0 0 0 1 09 1 0 0 1 010 0 1 0 1 111 1 1 0 1 012 0 0 1 1 013 1 0 1 1 014 0 1 1 1 115 1 1 1 1 0
Tabla de verdadTabla de verdad
Unodenuestrosclientesnoshaenviadoelcircuitosiguiente,delcualnoshasuministradolatabladeverdad.Requierenuestrosserviciosparaobtenerlamáximasimplificacióndelmismo.Nossolicitalasimulaciónelectrónicaparalacomprobación/verificacióndelcorrectofuncionamientodelresultado.
12
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh
A B C D Q0 0 0 0 0 01 1 0 0 0 02 0 1 0 0 03 1 1 0 0 04 0 0 1 0 05 1 0 1 0 06 0 1 1 0 07 1 1 1 0 08 0 0 0 1 09 1 0 0 1 010 0 1 0 1 111 1 1 0 1 012 0 0 1 1 013 1 0 1 1 014 0 1 1 1 115 1 1 1 1 0
Tabla de verdadTabla de verdad
CD00 01 11 10
AB
00 0 0 0 001 0 1 1 011 0 0 0 010 0 0 0 0
13
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh
A B C D Q0 0 0 0 0 01 1 0 0 0 02 0 1 0 0 03 1 1 0 0 04 0 0 1 0 05 1 0 1 0 06 0 1 1 0 07 1 1 1 0 08 0 0 0 1 09 1 0 0 1 010 0 1 0 1 111 1 1 0 1 012 0 0 1 1 013 1 0 1 1 014 0 1 1 1 115 1 1 1 1 0
Tabla de verdadTabla de verdad
CD00 01 11 10
AB
00 0 0 0 001 0 1 1 011 0 0 0 010 0 0 0 0
CD00 01 11 10
AB
00 0 0 0 001 0 1 1 011 0 0 0 010 0 0 0 0
= +
14
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh
A B C D Q0 0 0 0 0 01 1 0 0 0 02 0 1 0 0 03 1 1 0 0 04 0 0 1 0 05 1 0 1 0 06 0 1 1 0 07 1 1 1 0 08 0 0 0 1 09 1 0 0 1 010 0 1 0 1 111 1 1 0 1 012 0 0 1 1 013 1 0 1 1 014 0 1 1 1 115 1 1 1 1 0
Tabla de verdadTabla de verdad
CD00 01 11 10
AB
00 0 0 0 001 0 1 1 011 0 0 0 010 0 0 0 0
CD00 01 11 10
AB
00 0 0 0 001 0 1 1 011 0 0 0 010 0 0 0 0
= + AND=
15
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Comprobarambasfuncionalidades)
= · ( ) + ·x5
= x2
16
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Comprobarambasfuncionalidades)= · ( ) + ·
17
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Comprobarambasfuncionalidades)= · ( ) + ·
= Implementamoslanuevafunción
18
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Conpuertasde2entradas)
=
19
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Conpuertasde2entradas)
=
Conpuertasdedosentradaselcircuitoesmásrápido
20
Circuitos digitales en LTSpice
EjemplodesimplificaciónporKarnaugh (Conpuertasde2entradas)
SimodificamoslaentradaB(200ns 195ns),el“Hazard”delcircuitodesaparece.
21
Circuitos digitales en LTSpice
Ejemploconbusesdigitales Place BUS tap
•Nombre_del_Bus[LSB:MSB]•Nombre_del_Bus[Bit]
22
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Señalesdeentradaalcircuito)
23
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Señalesdeentrada/salidadelcircuito)
24
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Conectandodosbuses)
No es necesario nombrar el bus, pero si no se hace, al menos una vez, desaparecerá el “concepto” de bus línea gruesa.
25
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Señalesdeambosbuses)
26
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Uniendodosbusessinnombrarles)
El circuito funciona de igual forma
27
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Arraydecomponentes)
28
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Arraydecomponentes)
29
Circuitos digitales en LTSpice
Ejemploconbusesdigitales (Arraydecomponentes:Señalesdeentrada/salida)
30
Circuitos digitales en LTSpice
Simulaciónhíbrida (AnalógicayDigitalsimultáneamente)
Tabla de verdad del SN74LS74A
31
Circuitos digitales en LTSpice
Simulaciónhíbrida (EntradasysalidasparaelBC547B)
32
Circuitos digitales en LTSpice
Simulaciónhíbrida (Entradasysalidasparael2N2222)
BC547B
2N2222
33
Circuitos digitales en LTSpice
Circuitosecuencial(Sumador)
34
Circuitos digitales en LTSpice
Circuitosecuencial(Sumador)
74HCT283
35
Circuitos digitales en LTSpice
Circuitosecuencial(Sumador)
Suma decimal4 + 14 = 18
Suma binaria
0100+ 1110------10010
36
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)Enelcircuitodelafigurasemuestraelesquemadellenadodeunpantano.Elpantanosellenaatravésdeunabombaysecontrolacontressensores.Unodellenadomáximo(Mx),otrodecantidadmínima(Mn)yunsensorcrepuscular(Cr)paraaprovechar,enloposible,latarifaeléctricanocturna.Lascondicionesdeactivacióndelabombaylossensoressonlassiguientes:• Bomba(B)=0Paro,1Marcha.• Sensoresalturaagua(Mx,Mn)=0Nodetecta,1Sídetecta.• Sensorcrepuscular(Cr)=0Día,1Noche.Lascondicionesdetrabajosonlassiguientes:• Día=Pantanodebeconteneralmenoselmínimodeagua.• Noche=Elpantanosellenaráalmáximo.Suposicionesdepartida:• Labombapuedesuministraralaguaqueseanecesariaeneltiempoqueseanecesario.• Noseconsideralaevaporacióndelaguaporlaincidenciasolar.• Noseconsideraelaumentodelaguaalmacenadaporlluvia.• Noexistenfugasporparedesosuelo.• Otroscasos…
Circuitoyrevisión:JoséAlfonsoVera
37
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)a) Serealizalatabladelaverdadconlasespecificacionesdelossensoresydefuncionamiento.Mx Mn Cr Bomba
0 0 0 0 11 0 0 1 12 0 1 0 03 0 1 1 14 1 0 0 X5 1 0 1 X6 1 1 0 07 1 1 1 0
• Esdedíaylossensoresnoindicanagua.• Esdenocheylossensoresnoindicanagua.• Esdedíayelaguamínimasísecumple.• Esdenoche,elaguamínimasecumple,perolascondicionesdetrabajono.• Dedía.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Denoche.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Elpantanoestállenodedía.• Elpantanoestállenodenoche.
38
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)a) Serealizalatabladelaverdadconlasespecificacionesdelossensoresydefuncionamiento.
b) SerellenalatabladeKarnaughconlosdatosdelatabladeverdadqueson“1”→Minterm.
Mx Mn Cr Bomba0 0 0 0 11 0 0 1 12 0 1 0 03 0 1 1 14 1 0 0 X5 1 0 1 X6 1 1 0 07 1 1 1 0
Mn, Cr00 01 11 10
Mx 0 1 1 1 01 X X 0 0
• Esdedíaylossensoresnoindicanagua.• Esdenocheylossensoresnoindicanagua.• Esdedíayelaguamínimasísecumple.• Esdenoche,elaguamínimasecumple,perolascondicionesdetrabajono.• Dedía.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Denoche.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Elpantanoestállenodedía.• Elpantanoestállenodenoche.
39
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)a) Serealizalatabladelaverdadconlasespecificacionesdelossensoresydefuncionamiento.
b) SerellenalatabladeKarnaughconlosdatosdelatabladeverdadqueson“1”→Minterm.
c) Seagrupanlosunosenpotenciasdedos:1,2,4,8,16…Losunosqueesténdesagrupadosnosonsimplificables,sedejalafunciónBooleanacomoestá.Cuantomayorsealaagrupación,mayorserálasimplificación.
Mx Mn Cr Bomba0 0 0 0 11 0 0 1 12 0 1 0 03 0 1 1 14 1 0 0 X5 1 0 1 X6 1 1 0 07 1 1 1 0
Mn, Cr00 01 11 10
Mx 0 1 1 11
• Esdedíaylossensoresnoindicanagua.• Esdenocheylossensoresnoindicanagua.• Esdedíayelaguamínimasísecumple.• Esdenoche,elaguamínimasecumple,perolascondicionesdetrabajono.• Dedía.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Denoche.Elmáximosecumpleyelmínimono.X=Casoindeterminado.(Imposiblesalvoavería).• Elpantanoestállenodedía.• Elpantanoestállenodenoche.
Mn, Cr00 01 11 10
Mx 0 1 1 11
40
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)d) Seescribenlasfuncionesdelatabladeverdaddelos“unosadyacentes”.Siestáa“0”seniegalavariable,sia“1”sedeja sinnegar.
Mn, Cr00 01 11 10
Mx 0 1 1 11
Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1000→ 001→ 001→ 011→
41
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)d) Seescribenlasfuncionesdelatabladeverdaddelos“unosadyacentes”.Siestáa“0”seniegalavariable,sia“1”sedejasinnegar.SerealizaunaANDlógica aestasfunciones. AND
Mn, Cr00 01 11 10
Mx 0 1 1 11AND
Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1000→ 001→ 001→ 011→
42
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)d) Seescribenlasfuncionesdelatabladeverdaddelos“unosadyacentes”.Siestáa“0”seniegalavariable,sia“1”sedejasinnegar.SerealizaunaANDlógicaaestasfunciones.Minterm=Sumadeproductos. AND
Mn, Cr00 01 11 10
Mx 0 1 1 11AND
Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1000→ 001→ 001→ 011→ B = MxMn + MxCr
43
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)d) Seescribenlasfuncionesdelatabladeverdaddelos“unosadyacentes”.Siestáa“0”seniegalavariable,sia“1”sedejasinnegar.SerealizaunaANDlógicaaestasfunciones.Minterm=Sumadeproductos.
e) Implementarelcircuitoycomprobarsusresultados.
ANDMn, Cr
00 01 11 10
Mx 0 1 1 11AND
Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1000→ 001→ 001→ 011→ B = MxMn + MxCr
44
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)
B = MxMn + MxCr • ORdedosentradas• ANDdedosentradas• ANDdedosentradas·
·
45
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1
46
Circuitos digitales en LTSpice
Ejerciciodigitalresuelto(Circuitocombinacional)Mx Mn Cr Bomba0 0 0 10 0 1 1
0 1 1 1
Mx
Mn
Cr
47
Generación de pulsos para componentes de potencia
Inversornomoduladomonofásicoenpuentecompleto (Pulsoscomplementarios)
MóduloparagenerarlasseñalesdedisparoparaMOSFETdepotenciamediantepulsoscomplementarios
• Tiempodeactivación(Time)dedisparoON.• Elciclodetrabajo(Duty).• El“delay”entrepulsos(Retraso).• Latensióndedisparodeldispositivo(Vout).
Circuitoyrevisión:JacintoJiménezMartínez
48
Generación de pulsos para componentes de potencia
Inversornomoduladomonofásicoenpuentecompleto (Señalesdedisparo/salida)
49
Generación de pulsos para componentes de potencia
FFT de la señal de salida
Inversornomoduladomonofásicoenpuentecompleto (Señalesdedisparo/salida)
50
Generación de pulsos para componentes de potencia
Código del Subcircuito
* ---- Pulsos complementarios. Para semipuente y puente completo.* Subcircuito basado en la idea de Kurt Moermann (http://home.scarlet.be/nap0/ltspice/)* Genera pulsos complementarios, con posibilidad de desfase temporal entre módulos,* para montaje en puente completo.* TIME: Período de los pulsos a generar (ms).* DUTY: Relación cíclica entre unos pulsos y los complementarios (0 -> 1).* RETRASO: Si se colocan dos módulos (puente completo), se pueden retrasar* los pulsos entre los módulos (us).* VOUT: Tensión de salida de los pulsos (V)..SUBCKT Pulsos_Compl OUT_A OUT_B OUTN_A OUTN_B PARAMS: TIME=2ms DUTY=0.5 RETRASO=0ms VOUT=10VV1 N002 0 PULSE(0V {VOUT} {RETRASO} 0.2us 0.2us {TIME*DUTY} {TIME}) Rser=1mV2 N001 0 PULSE(0V {VOUT} {RETRASO + (TIME*DUTY)} 0.2us 0.2us {TIME*(1-DUTY)} {TIME}) Rser=1mE1 OUTN_A OUTN_B N001 0 1E2 OUT_A OUT_B N002 0 1.ENDS Pulsos_Compl
Inversornomoduladomonofásicoenpuentecompleto (Señalesdedisparo/salida)
51
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenmediopuente(PWM)
MóduloparagenerarlasseñalesdedisparoparaMOSFETmediantePWM
• Tensióndedisparodelosdispositivos(V_Out)• Frecuenciaytensiónparaondatriangular(Freq_Tri yV_Tri).• Frecuenciaytensiónparaondasenoidal(Freq_Sine yV_Sine).• Desfase,engrados,deunasalidaconrespectoaotra(Phi_deg).
52
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenmediopuente(PWM)
SeñalesdedisparodelosMOSFET,tensiónalasalidayseñalesTriangular/Senoidal
53
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
= 2= = 2 ·
MóduloparagenerarlasseñalesdedisparoparaMOSFETmediantePWMenpuentecompleto
• Tensióndedisparodelosdispositivos(V_Out)• Frecuenciaytensiónparaondatriangular(Freq_Tri yV_Tri).• Frecuenciaytensiónparaondasenoidal(Freq_Sine yV_Sine).• Desfase,engrados,deunasalidaconrespectoaotra(Phi_deg).Unmódulopuedetenerdesfasadaslasseñalesfrenteaotromódulo.
54
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
SeñalesdedisparodelosMOSFET,tensiónalasalidayseñalestriangularysenoidales desfasadas(Sinfiltro)
= 2= = 2 ·
55
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
FFT de la señal de salidasin filtro
= 4702 · · 200 = 374Fundamental Armónicomásimportante
= · · sin 2 == 100 · __ · sin 1202 == 100 · 0,5 · 0,866 == 43,301 = 30,618
= → 0 < < 1= → > 21
56
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
SeñalesdedisparodelosMOSFET,tensiónalasalida(sinfiltro),disparosincronizado,señalalasalida(confiltro)yseñalestriangularysenoidales desfasadas
57
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
FFT de la señal de salidasin filtro
FFT de la señal de salidacon filtro
58
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivo
SeñalesdedisparodelosMOSFET,tensiónalasalida(sinbobina),disparosincronizado,señalalasalida(confiltro)yseñalestriangularysenoidales desfasadas
Código del Subcircuito
* ---- Generación PWM. Para semipuente y puente completo.* Subcircuito basado en la idea de Kurt Moermann http://home.scarlet.be/nap0/ltspice/)* Genera pulsos PWM, con posibilidad de desfase entre módulos, para montaje en puente completo.* V_OUT: Tensión de salida (disparo) de los pulsos (V).* FREQ_TRI: Frecuencia onda triangular (Hz).* V_TRI: Tensión señal triangular (V).* FREQ_SINE: Frecuencia onda senoidal (Hz).* V_SINE: Tensión señal senoidal (V).* DESFASE: Si se colocan dos módulos (puente completo), se pueden retrasar temporalmente* los pulsos entre los módulos (us).* Tri_O: Salida de la señal triangular de comparación.* Sin_O: Salida de la señal senoidal de comparación..SUBCKT PWM TRI_O SIN_O OUT_A OUT_B OUTN_A OUTN_B GND PARAMS: V_OUT=10V FREQ_TRI=2kHz V_TRI=1V REQ_SINE=50Hz V_SINE=0.5V Phi_deg=0V1 TRI_O GND PULSE({-V_TRI} {V_TRI} 0s {0.5/FREQ_TRI} {0.5/FREQ_TRI} 0s {1/FREQ_TRI})V2 SIN_O GND SINE(0V {V_SINE} {FREQ_SINE} 0 0 {Phi_deg})V3 V+ GND 15VV4 V- GND -15VXU1 TRI_O SIN_O V+ V- N001 LT1007E1 OUTN_A OUTN_B N001 0 TABLE=(-1mV,{-V_OUT},1mV,{V_OUT})XU2 SIN_2 TRI_O V+ V- N004 LT1007E2 OUT_A OUT_B N004 0 TABLE=(-1mV,{-V_OUT},1mV,{V_OUT})V5 SIN_2 0 SINE(0V {V_SINE} {FREQ_SINE} 0 0 {Phi_deg}).lib LTC.lib.ENDS PWM
59
Generación de pulsos para componentes de potencia
Inversormoduladomonofásicoenpuentecompleto(PWM)confiltroinductivoCódigo del Subcircuito
* ---- Generación PWM. Para semipuente y puente completo.* Subcircuito basado en la idea de Kurt Moermann http://home.scarlet.be/nap0/ltspice/)* Genera pulsos PWM, con posibilidad de desfase entre módulos, para montaje en puente completo.* V_OUT: Tensión de salida (disparo) de los pulsos (V).* FREQ_TRI: Frecuencia onda triangular (Hz).* V_TRI: Tensión señal triangular (V).* FREQ_SINE: Frecuencia onda senoidal (Hz).* V_SINE: Tensión señal senoidal (V).* DESFASE: Si se colocan dos módulos (puente completo), se pueden retrasar temporalmente* los pulsos entre los módulos (us).* Tri_O: Salida de la señal triangular de comparación.* Sin_O: Salida de la señal senoidal de comparación..SUBCKT PWM TRI_O SIN_O OUT_A OUT_B OUTN_A OUTN_B GND PARAMS: V_OUT=10V FREQ_TRI=2kHz V_TRI=1V REQ_SINE=50Hz V_SINE=0.5V Phi_deg=0V1 TRI_O GND PULSE({-V_TRI} {V_TRI} 0s {0.5/FREQ_TRI} {0.5/FREQ_TRI} 0s {1/FREQ_TRI})V2 SIN_O GND SINE(0V {V_SINE} {FREQ_SINE} 0 0 {Phi_deg})V3 V+ GND 15VV4 V- GND -15VXU1 TRI_O SIN_O V+ V- N001 LT1007E1 OUTN_A OUTN_B N001 0 TABLE=(-1mV,{-V_OUT},1mV,{V_OUT})XU2 SIN_2 TRI_O V+ V- N004 LT1007E2 OUT_A OUT_B N004 0 TABLE=(-1mV,{-V_OUT},1mV,{V_OUT})V5 SIN_2 0 SINE(0V {V_SINE} {FREQ_SINE} 0 0 {Phi_deg}).lib LTC.lib.ENDS PWM
60
Librería de componentes de control (PID, PWM, Soft Limiter, etc.)
LibreríadeKurt Moerman (http://home.scarlet.be/nap0/ltspice/)
61
Nuevos elementos digitales en LTSpice
Libreríademodelosysímbolosnuevosparacircuitosdigitales
* ---- Nivel alto digital.SUBCKT HIGH OUTV1 OUT 0 5V Rser=1m.ENDS HIGH** ---- Nivel bajo digital.SUBCKT LOW OUTV1 OUT 0 0V Rser=1m.ENDS LOW** ---- Pulso digital, inicialmente bajo* Pulso digital de anchura "Time", inicialmente parte de nivel digital bajo.* Con un retraso inicial (Delay) de "Time".* Se repite cíclicamente cada "2 x Time"..SUBCKT PULSO_D OUT PARAMS: TIME=100nsV1 OUT 0 PULSE(0V 4.5V {Time} 1ns 1ns {Time} {2*Time}) Rser=1m.ENDS PULSO_D** ---- Reloj digital, inicialmente alto* Reloj digital de anchura "Time/2", inicialmente parte de nivel digital alto.* Se repite cíclicamente cada "Time"..SUBCKT RELOJ_D OUT PARAMS: TIME=200nsV1 OUT 0 PULSE(0V 4.5V 0s 1ns 1ns {Time/2} {Time}) Rser=1m.ENDS RELOJ_D** ---- Impulso digital, inicialmente bajo* Pasado un "Delay" ofrece un único pulso alto de "Time".SUBCKT IMPULSO_H OUT PARAMS: DELAY=300ns TIME=100nsV1 OUT 0 PULSE(0V 4.5V {Delay} 1ns 1ns {Time} {2*Time} 1) Rser=1m.ENDS IMPULSO_H** ---- Impulso digital, inicialmente alto* Pasado un "Delay" ofrece un único pulso bajo de "Time".SUBCKT IMPULSO_L OUT PARAMS: DELAY=300ns TIME=100nsV1 OUT 0 PULSE(4.5V 0V {Delay} 1ns 1ns {Time} {2*Time} 1) Rser=1m.ENDS IMPULSO_L
62
Nuevos elementos digitales en LTSpice
Libreríademodelosysímbolosnuevosparacircuitosdigitales
* ---- Escalón digital (Step Down), inicialmente alto* Pasa de alto a bajo transcurrido "Time"..SUBCKT ESCALON_HL OUT PARAMS: TIME=100nsV2 OUT 0 PWL(0 4.5 {Time} 4.5 {Time+1ns} 0) Rser=1m.ENDS ESCALON_HL** ---- Escalón digital (Step Up), inicialmente bajo* Pasa de bajo a alto transcurrido "Time"..SUBCKT ESCALON_LH OUT PARAMS: TIME=200nsV2 OUT 0 PWL(0 0 {Time} 0 {Time+1ns} 4.5) Rser=1m.ENDS ESCALON_LH** ---- Palabra digital de 4 bits.SUBCKT PALABRA_4B A0 A1 A2 A3 PARAMS: BIT3=0 BIT2=0 BIT1=0 BIT0=0V1 A0 0 {4.5*Bit0} Rser=1mV2 A1 0 {4.5*Bit1} Rser=1mV3 A2 0 {4.5*Bit2} Rser=1mV4 A3 0 {4.5*Bit3} Rser=1m.ENDS PALABRA_4B** ---- Puerta NOR Exclusiva de 2 entradas.SUBCKT 74HCT266 A B YXU1 A B salida VCC 0 74HCT86 VCC=5 SPEED=1.0 TRIPDT=1e-9XU2 salida Y VCC 0 74HCT04 VCC=5 SPEED=1.0 TRIPDT=1e-9.lib PDH\74HCT.LIB.ENDS 74HCT266
63 Fin
BIBLIOGRAFÍA
BIBLIOGRAFÍA
• LTspice IV(SwitcherCAD III).www.linear.com/software• Kurt Moerman,Libreríadecomponentesdecontrol(PID,PWM,Soft Limiter,etc.),http://home.scarlet.be/nap0/ltspice/• GaryHecht,Libreríadecomponentesdigitales74HCTXXX,http://www.spot.pcc.edu/~ghecht/LTspice.html• TexasInstruments,SN54/74HCTCMOSLogicFamilyApplicationsandRestrictions,SCLA011May1996.• LTspiceWorldTour2009,Arrow Nu Horizons Electronics,http://www.nuhorizons.com/LTspice• TexasInstruments,DataSheetSN74LS74A,http://www.ti.com• NXP,74HCT2834‐bitbinaryfulladderwithfastcarry,http://www.nxp.com